CN111665434A - 一种soc芯片内部时钟的补偿方法及装置 - Google Patents

Abstract

本公开提供了一种SOC芯片内部时钟的补偿方法及装置，所述补偿方法包括：S10，通过外部低速晶振连接至SOC芯片的通用输入输出管脚，获取SOC芯片内部时钟的补偿值，其中外部低速晶振的频率小于SOC芯片内部时钟的频率；S20，根据所述补偿值，对工作状态下的SOC芯片内部时钟进行补偿。本公开针对未设计时钟驱动电路和时钟选择电路的低成本SOC芯片，实现了精度高通讯场景的应用，解决了低成本SOC芯片不能外接晶振提高精度的问题。

Description

一种SOC芯片内部时钟的补偿方法及装置

技术领域

本公开涉及芯片领域，尤其涉及一种SOC芯片内部时钟的补偿方法及装置。

背景技术

目前SOC芯片的内部时钟源，一般采用片上振荡器实现，通过可调电容C实现晶振可调。由于受到芯片成本和芯片制造工艺的约束，一般芯片在测试工厂对内部时钟源进行校准后，内部时钟源的精度只能达到0.5％～2％的程度。由于内部时钟源精度水平的限制，进行芯片之间的通讯时，需要异步通信或者对于时钟精度要求较高的***，往往不能满足其精度要求。因此通常的做法是，SOC芯片使用外接晶振，外接晶振的时钟精度高，可以达到0.1ppm～20ppm(0.1*10^-6～20*10^-6)；采用外接晶振作为SOC的时钟源，不使用内部时钟源。

上述方法适用于SOC芯片内部已经设计了时钟驱动电路和时钟选择电路的芯片。图1为通过外部晶振提升SOC芯片内部时钟源精度的***示意图。如图1所示，外部晶振通过SOC芯片的XTAL_IN和XTAL_OUT引脚，连接到SOC芯片内部的时钟驱动电路和时钟选择电路，给串行通讯单元和其他数字单元，提供时钟。但是，如图2所示，一些SOC芯片出于成本和芯片面积的考虑，未设计时钟驱动电路和时钟选择电路，无法通过外接晶振作为时钟源。因此，针对没有时钟驱动电路和时钟选择电路的SOC芯片，如何提高精度，满足实际应用需求是亟需解决的问题。

发明内容

(一)要解决的技术问题

本公开提供了一种SOC芯片内部时钟的补偿方法及装置，以至少部分解决以上所提出的技术问题。

(二)技术方案

根据本公开的一个方面，提供了一种SOC芯片内部时钟的补偿方法，包括：

S10，通过外部低速晶振连接至SOC芯片的通用输入输出管脚，获取SOC芯片内部时钟的补偿值，其中外部低速晶振的频率小于SOC芯片内部时钟的频率；

S20，根据所述补偿值，对工作状态下的SOC芯片内部时钟进行补偿。

在一些实施例中，所述步骤S10包括：

S101，通过GPIO口获取外部低速晶振的第一次上升边沿，同时获取SOC芯片的内部定时器的计数值，记录该状态计数值为Count1；

S102，通过GPIO口获取外部低速晶振的第二次上升边沿，同时获取SOC芯片的内部定时器的计数值，记录该状态计数值状为Count2；

S103，获取定时器步骤S101与S102中两个状态的计数值的差值ΔCount＝Count2-Count1；

S104，循环进行N次所述步骤S101-S103的测试，测试完成后，计算N次测试计数值差值的平均值ΔCount_avg；

S105，求取补偿值Fcal并存储，补偿值Fcal的求取根据以下计算公式，

Fcal＝Fcpu-Ftarget，

其中，内部频率Fcpu＝ΔCount_avg*Fref，Fref为外部低速晶振的频率；Ftarget为内部时钟源的设计频率。

在一些实施例中，设置补偿值Fcal的计算结果取32位整数数值，如果Fcal值为负数，最高位设置为1；如果Fcal值为正数，最高位设置为0。

在一些实施例中，所述步骤S20包括：

S201，程序开始后，读取存储单元存储指定字段存储的值；

S202，判断所述该指定字段的值是否为预定值；

S203，如果该指定字段的值为预定值，则返回步骤S10，进入SOC芯片补偿流程；

S204，如果该指定字段的值非预定值，则采用该值来补偿内部时钟源的频率，公式如下：

Freal＝Ftarget+Fcal

其中，Freal为内部时钟源的实际频率；Ftarget为内部时钟源的设计频率；Fcal为补偿值。

在一些实施例中，所述预定值与补偿值所在的数值区间相区别。

在一些实施例中，所述预定值大于补偿值所在的数值区间的最大值。

在一些实施例中，所述步骤S101之前包括：

S100，将标志位字段的值置为第一值。

在一些实施例中，所述步骤S105之后包括：

S106，将标志位字段的值置为第二值。

在一些实施例中，所述步骤S20包括：

S201，程序开始后，读取存储单元存储标志位字段存储的值；

S202，判断所述该标志位的值是否为第一值；

S203，如果该标志位字段的值为第一值，则返回步骤S10，进入SOC芯片补偿流程；

S204，如果该标志位字段的值为第二值，则采用存储单元存储的补偿值来补偿内部时钟源的频率，公式如下：

Freal＝Ftarget+Fcal

其中，Freal为内部时钟源的实际频率；Ftarget为内部时钟源的设计频率；Fcal为补偿值。

根据本公开的另一个方面，还提供了一种采用如前所述的SOC芯片内部时钟的补偿方法的装置，包括：

外部低速晶振，连接至待补偿的所述SOC芯片的通用输入输出管脚，所述外部低速晶振的频率小于SOC芯片内部时钟的频率。

(三)有益效果

从上述技术方案可以看出，本公开SOC芯片内部时钟的补偿方法及装置至少具有以下有益效果其中之一：

(1)针对未设计时钟驱动电路和时钟选择电路的低成本SOC芯片，实现了精度高通讯场景的应用，解决了低成本SOC芯片不能通过外接晶振提高精度的问题；

(2)根据SOC芯片的定时器和GPIO高低电平的测试时间，得到一个补偿值，补偿内部时钟源的精度，达到高精度的需求；

(3)本公开的补偿方法普遍适合于各种SOC芯片，具有通用性强、成本低等优势。

附图说明

图1为通过外部晶振提升SOC芯片内部时钟源精度的***示意图。

图2为未设计时钟驱动电路和时钟选择电路的SOC芯片的结构示意图。

图3为本公开实施例SOC芯片内部时钟的补偿装置结构示意图。

图4为本公开实施例获取SOC芯片内部时钟的补偿值的方法流程图。

图5为本公开实施例对工作状态下的SOC芯片内部时钟进行补偿的方法流程图。

具体实施方式

本公开提供了一种SOC芯片内部时钟的补偿方法及装置，通过外部采用低成本的低速晶振，连接到SOC芯片的任意GPIO引脚。通过软件算法，根据SOC芯片的定时器和GPIO高低电平的测试时间，补偿内部时钟源的精度，从而满足串行通讯高精度的需求。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

本公开某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本公开的各种实施例可以由许多不同形式实现，而不应被解释为限于此处所阐述的实施例；相对地，提供这些实施例使得本公开满足适用的法律要求。

在本公开的一个示例性实施例中，提供了一种SOC芯片内部时钟的补偿装置。图3为本公开实施例SOC芯片内部时钟的补偿装置结构示意图。如图3所示，该补偿装置包括SOC芯片和外部低速晶振。SOC芯片内部包括了内部时钟源，定时器单元，CPU处理单元，通用输入输出(GPIO)单元，FLASH存储单元。外部低速晶振连接到SOC芯片的通用输入输出单元。

具体地，SOC芯片中的内部时钟源，一般通过可调电容C实现晶振可调，频率精度一般达到0.5％～2％的程度。SOC芯片中的定时器单元，其作用是随着时钟源输出进行计数，每个时钟源的上升沿，计数值加一。SOC芯片中的CPU处理单元，其作用是实现程序的运行，数据的运算等处理。SOC芯片中的通用输入输出(GPIO)单元，其作用是检测外部信号的高电平或者低电平。SOC芯片中的存储单元，例如FLASH存储单元，其作用是用来储存代码和内部时钟源的补偿参数。上述模块都是SOC芯片通用的单元，因此本公开实施例的补偿方法适用于所有SOC芯片。

通过外部采用低成本的低速晶振，连接到SOC芯片的任意GPIO引脚。通过软件算法，根据SOC芯片的定时器和GPIO高低电平的测试时间，补偿内部时钟源的精度，从而满足串行通讯高精度的需求。

在本公开的另一个示例性实施例中，提供了一种SOC芯片内部时钟的补偿方法。图4为本公开实施例获取SOC芯片内部时钟的补偿值的方法流程图。如图4所示，所述补偿方法包括：

S10，通过外部低速晶振获取SOC芯片内部时钟的补偿值，其中外部低速晶振的频率小于SOC芯片内部时钟的频率，其连接至SOC芯片的通用输入输出管脚；

S20，根据所述补偿值，对工作状态下的SOC芯片内部时钟进行补偿。

具体地，所述步骤S10包括：

S101，通过GPIO口获取外部低速晶振的第一次上升边沿，同时获取SOC芯片的内部定时器的计数值，记录计数值状态为Count1；

S102，通过GPIO口获取外部低速晶振的第二次上升边沿，同时获取SOC芯片的内部定时器的计数值，记录计数值状态为Count2；

S103，获取定时器上述两个状态的计数值的差值，其计数值的差值对应外部低速晶振的周期时间，ΔCount＝Count2-Count1；

S104，循环进行N次所述步骤S101-S103测试，测试完成后，计算N次测试计数值差值的平均值ΔCount_avg；

S105，求取补偿值Fcal并存储，补偿值Fcal的求取根据以下计算公式，

Fcal＝Fcpu-Ftarget，

其中，内部频率Fcpu＝ΔCount_avg*Fref，外部低速晶振的频率为Fref，其是一个确定的值；Ftarget为内部时钟源的设计频率。

补偿值Fcal的计算结果取32位整数数值，如果Fcal值为负数，最高位设置为1，如果Fcal值为正数，最高位设置为0。

在公开一实施例中，待补偿的SOC芯片内部晶振时钟设计是60MHz，采用外部低速晶振时钟频率是Fref＝32.768khz，表1是N＝10次的测试数据，计算得出平均值ΔCount_avg＝1853.7。

表1

测试次数	Count1	Count2	ΔCount<sub>avg</sub>
				1	92	1948	1856
2	91	1945	1854
				3	52	1903	1851
4	60	1914	1854
				5	97	1949	1852
6	84	1940	1856
				7	40	1894	1854
8	89	1944	1855
				9	82	1932	1850
10	20	1875	1855
				计算平均值			1853.7

根据上述描述的公式计算得出：

Fcpu＝ΔCount_avg*Fref＝1853.7*32.768khz＝60742.0416khz；

Fcal＝Fcpu-Ftarget＝60742.0416khz-60000khz＝742。

最后将补偿值742存储到FLASH存储单元当中。

在所述步骤S20中，对于时钟精度要求较高的***，采用步骤S10获取的补偿值对内部时钟进行实时补偿。

在一实施例中，采用计算的补偿值对工作状态下的SOC芯片内部时钟进行补偿，所述补偿方法包括：

S201，程序开始后，读取存储单元存储指定字段存储的值；

S202，判断所述该指定字段的值是否为预定值；

S203，如果该指定字段的值为预定值，则返回步骤S10，进入SOC芯片补偿流程；

S204，如果该指定字段的值非预定值，则采用该值来补偿内部时钟源的频率。公式如下：

Freal＝Ftarget+Fcal

其中，Freal为内部时钟源的实际频率；Ftarget为内部时钟源的设计频率；Fcal为补偿值。

在一个具体实施例中，将存储单元的指定字段为存储补偿值的字段，设置该字段的初始值置为预定值0xFFFF。可以理解的是，该种情况下，预定值应当与补偿值可能的数值区间相区别，从而使得判断指定字段的值为预定值时，可以确定其未进行过SOC芯片补偿流程。例如，本实施例中，预定值0xFFFF大于补偿值任何可能的数值，因此可以区分两者。

图5为本公开实施例对工作状态下的SOC芯片内部时钟进行补偿的方法流程图。如图5所示，具体地，所述SOC芯片的应用场景为异步通信，所述补偿方法包括：

S201，程序开始后，读取存储单元指定字段的储器的补偿值；

S202，判断该指定字段是否为0xFFFF；

S203，如果该指定字段为0xFFFF，，进入SOC芯片补偿流程；

S204，如果该指定字段不是0xFFFF，采用该值来补偿内部时钟源的频率。根据上述的实例，当前频率计算得出是：

Freal＝60000+742＝60742Mhz。

S205，完成内部时钟源的补偿，采用经过补偿的内部时钟源进行异步通信。

最后经过补偿的内部时钟源，其数字是准确的，能够达到0.1ppm～20ppm(0.1*10^-6～20*10^-6)精度，该***能够满足异步通信或者对于时钟精度要求较高的应用场景，最终整个***的通讯效果与外接高精度晶振的效果是一致的。

在本公开再一个实施例中，存储单元的指定字段为一标志位字段，其与存储补偿值的字段不重叠。具体地，所述补偿方法中S10包括：

S100，将标志位字段的值置为第一值，例如0；

S101，通过GPIO口获取外部低速晶振的第一次上升边沿，同时获取SOC芯片的内部定时器的计数值，记录计数值状态为Count1；

S102，通过GPIO口获取外部低速晶振的第二次上升边沿，同时获取SOC芯片的内部定时器的计数值，记录计数值状态为Count2；

S103，获取定时器上述两个状态的计数值的差值，其计数值的差值对应外部低速晶振的周期时间，ΔCount＝Count2-Count1；

S104，循环进行N次所述步骤S101-S103测试，测试完成后，计算N次测试计数值差值的平均值ΔCount_avg；

S105，求取补偿值Fcal并存储，补偿值Fcal的求取根据以下计算公式，

Fcal＝Fcpu-Ftarget，

其中，内部频率Fcpu＝ΔCount_avg*Fref，外部低速晶振的频率为Fref，其是一个确定的值；Ftarget为内部时钟源的设计频率；

S106，将标志位字段的值置为第二值，例如1。

所述步骤S20包括：

S201，程序开始后，读取存储单元存储标志位字段存储的值；

S202，判断所述该标志位的值是否为第一值；

S203，如果该标志位字段的值为第一值，则返回步骤S10，进入SOC芯片补偿流程；

S204，如果该标志位字段的值为第二值，则采用存储单元存储的补偿值来补偿内部时钟源的频率。公式如下：

Freal＝Ftarget+Fcal

其中，Freal为内部时钟源的实际频率；Ftarget为内部时钟源的设计频率；Fcal为补偿值。

至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。

再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

在此提供的算法和显示不与任何特定计算机、虚拟***或者其它没备固有相关。各种通用***也可以与基于在此的示教一起使用。根据上面的描述，构造这类***所要求的结构是显而易见的。此外，本公开也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本公开的内容，并且上面对特定语言所做的描述是为了披露本公开的最佳实施方式。

本公开可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。本公开的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本公开实施例的相关设备中的一些或者全部部件的一些或者全部功能。本公开还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本公开的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。

类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种SOC芯片内部时钟的补偿方法，其特征在于，包括：

S10，通过外部低速晶振连接至SOC芯片的通用输入输出管脚，获取SOC芯片内部时钟的补偿值，其中外部低速晶振的频率小于SOC芯片内部时钟的频率；

S20，根据所述补偿值，对工作状态下的SOC芯片内部时钟进行补偿。

2.根据权利要求1所述的SOC芯片内部时钟的补偿方法，其特征在于，所述步骤S10包括：

S101，通过GPIO口获取外部低速晶振的第一次上升边沿，同时获取SOC芯片的内部定时器的计数值，记录所述状态计数值为Count1；

S102，通过GPIO口获取外部低速晶振的第二次上升边沿，同时获取SOC芯片的内部定时器的计数值，记录所述状态计数值状为Count2；

S103，获取SOC芯片的内部定时器在步骤S101与S102中两个状态的计数值的差值ΔCount＝Count2-Count1；

S104，循环进行N次所述步骤S101-S103的测试，测试完成后，计算N次测试计数值差值的平均值ΔCount_avg；

S105，求取补偿值Fcal并存储，补偿值Fcal的求取根据以下计算公式，

Fcal＝Fcpu-Ftarget，

其中，内部频率Fcpu＝ΔCount_avg*Fref，Fref为外部低速晶振的频率；Ftarget为内部时钟源的设计频率。

3.根据权利要求1所述的SOC芯片内部时钟的补偿方法，其特征在于，

设置补偿值Fcal的计算结果取32位整数数值，如果Fcal值为负数，最高位设置为1；如果Fcal值为正数，最高位设置为0。

4.根据权利要求1所述的SOC芯片内部时钟的补偿方法，其特征在于，

S201，程序开始后，读取存储单元存储指定字段存储的值；

S202，判断所述指定字段的值是否为预定值；

S203，如果所述指定字段的值为预定值，则返回步骤S10，进入SOC芯片补偿流程；

S204，如果所述指定字段的值非预定值，则采用所述值来补偿内部时钟源的频率，公式如下：

Freal＝Ftarget+Fcal

其中，Freal为内部时钟源的实际频率；Ftarget为内部时钟源的设计频率；Fcal为补偿值。

5.根据权利要求4所述的SOC芯片内部时钟的补偿方法，其特征在于，所述预定值与补偿值所在的数值区间相区别。

6.根据权利要求5所述的SOC芯片内部时钟的补偿方法，其特征在于，所述预定值大于补偿值所在的数值区间的最大值。

7.根据权利要求2所述的SOC芯片内部时钟的补偿方法，其特征在于，所述步骤S101之前包括：

S100，将标志位字段的值置为第一值。

8.根据权利要求7所述的SOC芯片内部时钟的补偿方法，其特征在于，所述步骤S105之后包括：

S106，将标志位字段的值置为第二值。

9.根据权利要求8所述的SOC芯片内部时钟的补偿方法，其特征在于，所述步骤S20包括：

S201，程序开始后，读取存储单元存储标志位字段存储的值；

S202，判断所述标志位的值是否为第一值；

S203，如果所述标志位字段的值为第一值，则返回步骤S10，进入SOC芯片补偿流程；

S204，如果所述标志位字段的值为第二值，则采用存储单元存储的补偿值来补偿内部时钟源的频率，公式如下：

Freal＝Ftarget+Fcal

其中，Freal为内部时钟源的实际频率；Ftarget为内部时钟源的设计频率；Fcal为补偿值。

10.一种采用如权利要求1-9任一项所述的SOC芯片内部时钟的补偿方法的装置，其特征在于，包括：

外部低速晶振，连接至待补偿的所述SOC芯片的通用输入输出管脚，所述外部低速晶振的频率小于SOC芯片内部时钟的频率。

Images