CN111640757A - 存储器及其形成方法 - Google Patents

Abstract

本发明提供了一种存储器及其形成方法。将字线的端部延伸至周边区中，并将接触插塞形成在周边区中以和字线的端部电性连接，从而可以充分利用周边区的空间以在周边区中制备接触插塞，有利于增大各个接触插塞的尺寸，此时还有利于进一步实现接触插塞不仅能够与字线的顶表面连接，还可以与字线的侧壁连接，大大增加接触插塞和字线之间的接触面积。即，本发明提供的存储器，不仅有利于降低接触插塞的制备难度，还可以提高接触插塞和字线之间的连接性能。

Description

存储器及其形成方法

技术领域

本发明涉及半导体技术领域，特别涉及一种存储器及其形成方法。

背景技术

存储器(例如，动态随机存储器，Dynamic Random Access Memory)通常具有存储单元阵列，所述存储单元阵列中包括多个呈阵列式排布的存储单元。以及，所述存储器还具有多条字线，每一字线分别与相应的存储单元电性连接，以对各个存储单元施加相应的信号。

针对每一字线而言，通常还需要对应形成接触插塞，以实现对各个字线的电性引出。然而，随着半导体器件尺寸的不断缩减，以及集成电路的排布密集程度的不断提升，接触插塞的尺寸也随之缩减，此时，不仅使得接触插塞的制备难度增大，并且还会导致接触插塞和字线之间的连接性能难以保障。

发明内容

本发明的目的在于提供一种存储器，以改善连接字线的接触插塞的工艺窗口，提高接触插塞与字线之间的连接性能。

为解决上述技术问题，本发明提供一种存储器，包括：

衬底，所述衬底具有记忆区和周边区，所述周边区位于所述记忆体区的***；

多条字线，掩埋在所述衬底中，以及所述字线形成在所述记忆体区中并延伸至所述周边区中，以使所述字线的端部位于所述周边区中；

接触插塞，形成在所述周边区中，并延伸至所述衬底中以电性连接至所述字线的端部，以及所述接触插塞覆盖所述字线的顶表面，且还延伸覆盖所述字线的至少一侧壁。

可选的，所述字线具有在宽度方向上相对的两个侧壁，所述接触插塞延伸覆盖所述两个侧壁中的至少一个侧壁。

可选的，所述相对的两个侧壁包括第一侧壁和第二侧壁，所述接触插塞覆盖所述第一侧壁的面积大于所述接触插塞覆盖所述第二侧壁的面积。

可选的，所述接触插塞具有覆盖所述第一侧壁的第一接触部和覆盖所述第二侧壁的第二接触部，所述第一接触部的底部位置低于所述第二接触部的底部位置。

可选的，所述接触插塞包括金属硅化物层和第一导电层，所述金属硅化物层覆盖所述字线的顶表面并延伸覆盖所述字线的侧壁，所述第一导电层覆盖所述金属硅化物层，以使所述第一导电层和所述字线之间间隔有所述金属硅化物层。

可选的，所述字线具有相对的第一端部和第二端部，所述字线的第一端部和第二端部分别位于所述记忆体区相对两侧的周边区中；以及，相邻的两条所述字线中，与其中一条字线连接的接触插塞形成在第一端部，与另一条字线连接的接触插塞形成在第二端部上。

可选的，所述存储器具有M条字线，M为大于1的正整数；其中，连接第N条字线的接触插塞形成在字线的第二端部上，连接第N-1条字线的接触插塞和连接第N+1条字线的接触插塞均形成在字线的第一端部上，并且连接第N-1条字线的接触插塞和连接第N+1条字线的接触插塞在字线的排布方向上相互错开，N为大于1且小于M的正整数。

可选的，所述周边区的衬底上还形成有介质层，所述接触插塞贯穿所述介质层以延伸至所述衬底中。

可选的，所述字线形成在所述衬底的字线沟槽中，并且所述字线的顶部低于所述字线沟槽的顶部；以及，所述存储器还包括遮蔽层，所述遮蔽层填充在所述字线沟槽高于所述字线的上方空间中，所述接触插塞的还贯穿所述遮蔽层以延伸至所述字线。

本发明的又一目的在于提供一种存储器的形成方法，包括：

提供一衬底，所述衬底具有记忆区和周边区，所述周边区位于所述记忆体区的***；

形成多条字线在所述衬底中，所述字线形成在所述记忆体区中并延伸至所述周边区中，以使所述字线的端部位于所述周边区中；

形成接触插塞形成在所述周边区中，所述接触插塞的底部延伸至所述衬底中以电性连接至所述字线的端部，以及所述接触插塞覆盖所述字线的顶表面，且还延伸覆盖所述字线的至少一侧壁。

在本发明提供的存储器中，字线从记忆体区进一步延伸至周边区中，从而可以将接触插塞形成在周边区中，以实现接触插塞和对应的字线电性连接。由于接触插塞形成在较为空旷的周边区中，一方面可以充分利用周边区的空间，避免在记忆体区中需要额外占用空间，另一方面还有利于增大各个接触插塞的尺寸。基于此，即有利于实现接触插塞延伸在衬底的更深位置中，从而使得接触插塞不仅可以与字线的顶表面接触连接，并且还可以和字线的侧壁接触连接，大大增加了接触插塞和字线之间的接触面积，有效保障了接触插塞和字线之间的连接性能。此时，即使所述接触插塞相对于所述字线具有较大的对准偏差，然而由于接触插塞还可以在字线的侧壁上和字线接触连接，因此仍能够确保接触插塞和字线之间具有足够的接触面积。可见，本发明提供的存储器，不仅有利于降低接触插塞的制备难度，并且还可以有效提高接触插塞和字线之间的连接性能。

进一步的，还可使连接相邻的两条字线的两个接触插塞分布形成在记忆体区的不同侧，如此，即能够进一步增大相邻的接触插塞之间的间距，从而可以更大程度的增加接触插塞的工艺窗口。

附图说明

图1为本发明实施例一中的存储器的版图结构；

图2为图1所示的本发明实施例一中的存储器在aa’方向上的剖面示意图；

图3为本发明实施例二中的存储器的剖面示意图；

图4为本发明实施例三中的存储器的剖面示意图；

图5为本发明实施例四中的存储器的版图结构；

图6为本发明一实施例中的存储器的形成方法的流程示意图。

其中，附图标记如下：

100-衬底；

100A-记忆体区；

100B-周边区；

200-字线；

200a-字线沟槽；

300-接触插塞；

310-金属硅化物层；

320-第一导电层；

330-第二导电层；

400-遮蔽层；

500-介质层；

AA-有源区；

H1-第一高度位置；

H2-第二高度位置。

具体实施方式

以下结合附图和具体实施例对本发明提出的存储器及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

图1为本发明实施例一中的存储器的版图结构，图2为图1所示的本发明实施例一中的存储器在aa’方向上的剖面示意图。

结合图1和图2所示，本实施例中的存储器包括：衬底100；掩埋在所述衬底100中的多条字线200；以及，与所述字线200电性连接的接触插塞300。

其中，所述衬底100具有记忆区100A和周边区100B，所述周边区100B位于所述记忆体区100A的***。以及，所述衬底100的所述记忆体区100A中形成有多个有源区AA，多个所述有源区AA呈阵列式排布，用于构成存储单元阵列。

继续参考图1所示，多条所述字线200沿着第一方向(X方向)依次排布，以及每一所述字线200均沿着第二方向(Y方向)延伸。具体的，所述字线200形成在所述记忆体区100A中并延伸至所述周边区100B中，以使所述字线200的端部位于所述周边区100B中。进一步的，所述字线200与所述记忆体区100A中相应的有源区AA相交，用于为相应的存储单元施加电信号。

以及，所述字线200的端部延伸至周边区100B中，从而可以通过所述字线200的端部，实现字线200的电性引出。具体的，与所述字线200电性连接以用于为所述字线200施加电信号的接触插塞300，可以形成在所述周边区100B中，从而和所述字线200的端部电性连接。

需要说明的是，由于接触插塞300可以形成在周边区100B中，从而可以为接触插塞300提供的更大的制备空间，一方面有效利用了周边区100B的空间；另一方面有利于增加接触插塞300的尺寸，不仅能够增加所述接触插塞300的工艺窗口，提高所形成的接触插塞300的精度，并且可以确保所述接触插塞300和所述字线200之间的充分接触。

具体参考图2所示，所述接触插塞300延伸至所述衬底100中以电性连接至所述字线200的端部，以及所述接触插塞300覆盖所述字线200的顶表面，且还延伸覆盖所述字线200的至少一侧壁。

即，本实施例中，所述接触插塞300不仅与所述字线200的顶表面接触，并且还与所述字线200的侧壁接触，因此大大增加了接触插塞300与字线200之间的接触面积，从而可以有效降低接触插塞300与字线200之间的接触电阻，提高接触插塞300和字线200之间的连接性能。

此外，还需要说明的是，由于本实施例中的接触插塞300具有较大的宽度尺寸(即，接触插塞300的宽度尺寸大于字线200的宽度尺寸)，如此一来，在制备接触插塞300时，即可以容许所述接触插塞300具有较大的对准偏差，此时仍有利于保障所述接触插塞300与字线200之间能够在顶表面和侧壁上均相互接触，降低了接触插塞300的制备难度，增加了接触插塞300的工艺窗口。

可以认为，所述接触插塞300的底部位置低于所述字线200的顶部位置，以使所述接触插塞300能够延伸至所述字线200的侧壁上。具体而言，所述字线200的顶部位置例如对应于第一高度位置H1，以及所述接触插塞300的底部位置例如对应于第二高度位置H2，所述第二高度位置H2低于所述第一高度位置H1。

进一步的，所述字线200中被所述接触插塞300覆盖的侧壁例如包括：所述字线200在宽度方向上相对的两个侧壁中的至少一个侧壁。本实施例中，所述接触插塞300延伸覆盖所述字线200在宽度方向上相对的两个侧壁。

继续参考图2所示，所述接触插塞300包括金属硅化物层310和第一导电层320。其中，所述金属硅化物层310覆盖所述字线200的顶表面并延伸覆盖所述字线200的侧壁；以及，所述第一导电层320覆盖所述金属硅化物层310，以使所述第一导电层320和所述字线200之间间隔有所述金属硅化物层310。可以认为，所述接触插塞300中与所述字线200接触的膜层为金属硅化物层310，如此，即有利于降低所述接触插塞300和所述字线200之间的接触电阻。进一步的，所述金属硅化物层310中覆盖字线顶表面的部分的厚度大于所述金属硅化物层310中覆盖字线侧壁的部分的厚度。

进一步的，所述接触插塞300还包括第二导电层330，所述第二导电层330覆盖所述金属硅化物层310，并包覆所述第一导电层320的底表面和侧壁。具体的，所述接触插塞300容纳在接触窗中，所述字线200暴露在所述接触窗中，所述金属硅化物层310形成在所述字线200暴露于所述接触窗中的表面上，所述第二导电层330覆盖所述接触窗的底壁和侧壁，进而相应的覆盖所述金属硅化物层310，以及所述第一导电层320形成在所述第二导电层330上并填充所述接触窗。

具体的实施例中，所述字线200具有相对的第一端部和第二端部，并且所述字线200的第一端部和第二端部分别往相反方向延伸至所述记忆体区100A相对两侧的周边区100B中，以使所述字线200的第一端部和第二端部分别位于所述记忆体区100A相对两侧的周边区100B中。此时，所述接触插塞300可以形成在所述字线200的第一端部和/或第二端部上。

本实施例中，相邻的两条字线200中，与其中一条字线200连接的接触插塞300形成在第一端部上，与另一条字线200连接的接触插塞300形成在第二端部上。即，本实施例中，与相邻的字线200连接的接触插塞300形成在所述字线200的不同端部上，进而位于所述记忆体区100A的不同侧，以使相邻的两条字线200上的接触插塞300相互错开。如此一来，即能够容许每一接触插塞300具有较大的形成空间，有利于实现大尺寸的接触插塞300的制备。

具体的，由于相邻的字线200的接触插塞300分别位于字线200的不同端部上，因此所述接触插塞300的宽度可以沿着字线的宽度方向(即，X方向)进一步横向扩展，以使所述接触插塞300的宽度尺寸大于所述字线200的宽度尺寸，此时即可使得所述接触插塞300不仅能够覆盖所述字线200的顶表面，并且还能够覆盖所述字线200相对的两个侧壁。此外，所述接触插塞300形成在较为空旷的周边区100B中，因此还可使所述接触插塞300沿着字线的长度方向(即，Y方向)纵向扩展，从而进一步增大所述接触插塞300在Y方向上的宽度尺寸。

本实施例中，所述接触插塞300在垂直于高度方向上的截面形状可以为矩形，所述接触插塞300的宽度尺寸和长度尺寸均可进一步扩展，以利于提高所述接触插塞300的工艺窗口。

继续参考图1所示，本实施例中，形成在所述记忆体区100A同一侧的周边区100B中的多个接触插塞300可以在字线的排布方向上(即，X方向上)对齐排布。即，形成在不同字线的第一端部上的多个接触插塞300在字线的排布方向上对齐排布，以及形成在不同字线的第二端部上的多个接触插塞300在字线的排布方向上也对齐排布。

可选的方案中，在所述衬底100的所述周边区100B中例如还形成有沟槽隔离结构(图中未示出)，并可使所述沟槽隔离结构围绕所述记忆体区100A，以用于隔离所述记忆体区100A。此时，则可使所述字线200的端部在其延伸方向上延伸至所述沟槽隔离结构中，并可使所述接触插塞300向下延伸至所述沟槽隔离结构中，以和所述字线200的端部连接。

继续参考图2所示，所述字线200形成在所述衬底100的所述字线沟槽200a中，具体的，所述字线沟槽200a相应的从所述记忆体区100A延伸至所述周边区100B中。本实施例中，所述字线沟槽200a中位于所述周边区100B的部分，即开设在所述衬底的沟槽隔离结构中。

以及，所述字线200填充在所述字线沟槽200a中，并且所述字线200的顶部位置低于所述字线沟槽200a的顶部位置。基于此，在所述字线沟槽200a高于所述字线200的上方空间中还填充有遮蔽层400，所述遮蔽层400相应的覆盖所述字线200。此时，与所述字线200连接的接触插塞300即可相应的贯穿所述遮蔽层400以延伸至所述字线200。

具体而言，在字线200的宽度方向上，所述接触插塞300的宽度尺寸大于所述遮蔽层400的宽度尺寸，并相应的大于字线沟槽200a在字线的宽度方向上的开口尺寸，从而使得所述接触插塞300的外侧壁即从所述字线沟槽向外扩展至字线沟槽的外部。

本实施例中，所述衬底100上还形成有介质层500，所述接触插塞300则相应的还贯穿所述介质层500。即，所述接触插塞300依次贯穿所述介质层500和所述遮蔽层400以抵达至所述字线200中。

可选的方案中，所述接触插塞300中位于所述介质层500中的部分的宽度尺寸大于所述接触插塞300中位于所述衬底100中的部分的宽度尺寸。如此，即可确保所述接触插塞300的底部能够与所述字线200连接的基础上，增加所述接触插塞300其顶部的宽度尺寸，增大所述接触插塞300的顶部的接触面积。

实施例二

需要说明的是，实施例一中的接触插塞，其覆盖字线相对的两个侧壁，并且覆盖所述相对的两个侧壁的覆盖面积相同。然而，与实施例一不同的是，本实施例中，接触插塞在字线的两个侧壁上的覆盖面积互不相同。

图3为本发明实施例二中的存储器的剖面示意图。如图3所示，所述字线200在其宽度方向上具有两个相对的第一侧壁和第二侧壁；以及，所述接触插塞300覆盖字线200的顶表面，并进一步延伸覆盖所述第一侧壁和所述第二侧壁，并且所述接触插塞300在第一侧壁上的覆盖面积与所述接触插塞300在第二侧壁上的覆盖面积不同。例如，所述接触插塞300覆盖第一侧壁的面积大于所述接触插塞300覆盖第二侧壁的面积。

本实施例中，所述接触接触300具有覆盖第一侧壁的第一接触部和覆盖第二侧壁的第二接触部，以及所述第一接触部的底部位置低于所述第二接触部的底部位置，从而使得所述第一接触部相对于所述第二接触部对字线侧壁具有更大的覆盖范围。

同样的，本实施例中，所述接触插塞300也包括金属硅化物层310、第二导电层330和第一导电层320。其中，所述金属硅化物层310在第一侧壁上的覆盖面积与所述金属硅化物层310在第二侧壁上的覆盖面积不同，以及所述第二导电层330和第一导电层320依次覆盖在所述金属硅化物层320上。

实施例三

实施例一中的接触插塞，其覆盖字线相对的两个侧壁。然而，与实施例一不同的是，本实施例中的接触插塞仅覆盖字线相对的两个侧壁中的一个侧壁。

图4为本发明实施例三中的存储器的剖面示意图。如图4所示，接触插塞300覆盖字线200的顶表面，并进一步延伸覆盖字线的第一侧壁或字线的第二侧壁。可以认为，本实施例中的接触插塞300相对于所述字线200中心偏移，从而呈现为非对称结构。例如，所述接触插塞300相对于字线200以朝向第一侧壁的方向偏移；或者，所述接触插塞300相对于字线200以朝向第二侧壁的方向偏移。

进一步的，所述接触插塞300相对于所述字线200往其中一个侧壁的方向可以具有较小的偏移，以使所述接触插塞300覆盖字线顶表面的部分的宽度尺寸与所述字线的宽度尺寸相同(即，所述接触插塞300和所述字线200具有相互对齐的侧壁)；或者，所述接触插塞300相对于所述字线200往其中一个侧壁的方向还容许有较大的偏移，以使所述接触插塞300中覆盖字线顶表面的部分的宽度尺寸小于所述字线200的宽度尺寸，此时所述字线200中未覆盖有接触插塞的顶表面上则仍保留有部分遮蔽层400。

例如，本实施例中，所述接触插塞300相对于所述字线200往第一侧壁的方向偏移，以覆盖所述字线200靠近第一侧壁的顶表面，并延伸覆盖所述字线200的第一侧壁，此时，所述字线200靠近第二侧壁的顶表面上仍保留有部分遮蔽层400。

应当认识到，由于接触插塞300可以在衬底100中延伸至更深的位置，以覆盖字线200的侧壁，基于此，即可容许所述接触插塞300具有较大的对准偏移，此时仍能够保障接触插塞300和字线200之间的连接性能。

继续参考图2和图4所示，与实施例一类似的，本实施例中的接触插塞300也包括金属硅化物层310、第二导电层330和第一导电层320。然而，与实施例一不同的是，本实施例中，所述金属硅化物层310覆盖字线200的顶表面，并且仅延伸覆盖字线的第一侧壁，或仅延伸覆盖字线的第二侧壁；所述第二导电层330和第一导电层320相应的覆盖在所述金属硅化物层320上。即，所述第一导电层320相对于所述字线200以朝向所述第一侧壁的方向偏移，或者相对于所述字线200以朝向所述第二侧壁的方向偏移。

实施例四

图5为本发明实施例四中的存储器的版图结构，如图5所示，所述存储器包括M条字线200，M条字线200沿着第一方向(X方向)依次排布，其中M为大于1的正整数。

进一步的，与第N条字线连接的接触插塞形成在字线的第二端部(图中未示出)上，以及与第N-1条字线连接的接触插塞300和与第N+1条字线连接的接触插塞300均形成在字线的第一端部上，其中N为大于1且小于M的正整数。即，与实施例一类似的，本实施例中相邻的两条字线200上的接触插塞300也分别形成在字线200的不同的端部上。

然而，与实施例一不同的是，本实施例中，位于所述字线200的同一端部上的多个接触插塞300(即，位于所述记忆体区100A同一侧的多个接触插塞300)沿着字线的排布方向非完全对齐排布。具体的，位于所述记忆体区100A同一侧的多个接触插塞300中，相邻的两个接触插塞300在其排布方向上相互错开，以使得相邻的两个接触插塞300在其排布方向上不存在相互正对的部分，从而可以有效改善相邻的接触插塞300容易出现桥接的问题，并且有利于进一步增加所述接触插塞300的宽度尺寸。

本实施例中，位于所述记忆体区100A同一侧的多个接触插塞300中，相互间隔的接触插塞300在其排布方向上对齐排布。即，同一侧的多个接触插塞300分别对齐排布成两排，排布在其中一排上的相邻的两个接触插塞300之间间隔有另一个排布在另一排上的接触插塞300。

继续参考图5所示，所述接触插塞300在垂直于高度方向上的截面形状可以为圆形或椭圆形等。当然，所述接触插塞300的截面形状也可以为例如实施例一所示的矩形。

基于如上所述的存储器，以下对形成所述存储器的方法进行详细说明。图6为本发明一实施例中的存储器的形成方法的流程示意图，如图6所示，本实施例中的存储器的形成方法包括如下步骤。

步骤S100，提供一衬底，所述衬底具有记忆体区和周边区，所述周边区位于所述记忆体区的***。具体可参考图1～图4所示，所述衬底100的所述记忆体区100A中可形成有多个有源区AA。

步骤S200，形成多条字线在所述衬底中，所述字线形成在所述记忆体区中并延伸至所述周边区中，以使所述字线的端部位于所述周边区中。

重点参考图2～图4所示，所述字线200的形成方法例如包括：首先，形成字线沟槽200a在所述衬底100中，以及所述字线沟槽200a在所述记忆区100A中并穿越相应的有源区AA，并且所述字线沟槽200a的端部还进一步延伸至所述周边区100B中；接着，填充导电材料在所述字线沟槽200a中，以形成所述字线200。

本实施例中，所述字线200未填满所述字线沟槽200a，基于此，则在形成所述字线200之后，还包括：填充遮蔽层400在所述字线沟槽200a高于字线的上方空间中，以覆盖所述字线200。其中，所述遮蔽层400的材料例如包括氮化硅。

进一步的，在形成所述字线200后，还包括：形成介质层500在所述衬底100上，所述介质层500相应的覆盖所述遮蔽层400。其中，所述介质层500的材料可以和所述遮蔽层400的材料不同，例如所述介质层500的材料可以包括氧化硅。

步骤S300，形成接触插塞形成在所述周边区中，所述接触插塞的底部延伸至所述衬底中以电性连接至所述字线的端部，以及所述接触插塞覆盖所述字线的顶表面，且还延伸覆盖至所述字线的至少一侧壁。

如图2～图3所示，所述接触插塞300可以同时延伸覆盖至所述字线200在宽度方向上相对的两个侧壁，或者所述接触插塞300还可以仅延伸覆盖至所述字线200的其中一个侧壁。

具体的，所述接触插塞300的形成方法例如包括如下步骤。

步骤一，形成接触窗在所述周边区中，所述接触窗的底部延伸至所述衬底100中，以暴露所述字线200。具体的，所述接触窗的最底部位置低于所述字线的顶部位置，以使所述字线200的至少部分顶表面和所述字线200的至少部分侧壁均暴露在所述接触窗中。

例如图2所示，所述接触窗中暴露有所述字线200的顶表面，以及还暴露有所述字线200在宽度方向上相对的两个侧壁，其中所述字线200在宽度方向上相对的两个侧壁暴露在接触窗中的暴露深度相同；或者，如图3所示，所述字线200在宽度方向上相对的两个侧壁暴露在接触窗中的暴露深度互不相同；又或者，如图4所示，所述接触窗中暴露有所述字线200的顶表面，以及还暴露有所述字线200的其中一个侧壁。

其中，所述接触窗可利用光刻工艺和刻蚀工艺形成。即，首先利用光刻工艺定义出所述接触窗的图形，接着再利用刻蚀工艺将接触窗的图形复制至所述衬底中。需要说明的是，由于所述接触窗是形成在空旷的周边区中，因此在利用光刻工艺定义所述接触窗的图形时，即有利于提高所述接触窗的工艺窗口。以及，所述接触窗能够延伸在衬底的更深位置中，从而可以同时暴露出所述字线200的顶表面和所述字线200的侧壁，大大增加了字线200的暴露面积，基于此，即可以容许所述接触窗的光刻工艺具有较大的对准偏差，进一步降低了所述接触窗的制备难度。

进一步的方案中，与相邻的两条字线200连接的两个接触插塞分别形成在记忆体区100A的不同侧，则暴露出相邻的两条字线200的两个接触窗也相应的分别形成在记忆体区100A的不同侧。此时，位于记忆体区100A同一侧的相邻的两个接触窗之间即能够预留有更大的空间，从而有利于增加所述接触窗的开口尺寸，进一步增大所述接触窗的工艺窗口。

具体的，将接触窗的图形复制至所述衬底100中的方法包括：依次刻蚀所述介质层500和所述遮蔽层400以暴露出所述字线200。在可选的方案中，所述介质层500和所述遮蔽层400可以采用不同的材料形成，从而在刻蚀的过程中，即可对所述介质层500和所述遮蔽层400具有不同的刻蚀速率。例如，对所述介质层500的刻蚀速率大于对所述遮蔽层400的刻蚀速率，从而使得所形成的接触窗呈现为上宽下窄。即，所述接触窗中位于所述介质层500中的部分的开口尺寸大于所述接触窗中位于所述遮蔽层400中的部分的开口尺寸。如此，即能够相应的增大后续所形成的接触插塞其顶部的宽度尺寸。

此外，本实施例中，还包括刻蚀字线沟槽200a外侧的部分衬底，以暴露出所述字线200的侧壁。

步骤二，形成导电材料在所述接触窗中，以形成所述接触插塞300。具体的，填充导电材料在所述接触窗中的方法可以包括如下步骤。

步骤一，形成金属硅化物层310在所述字线200暴露出的顶表面和侧壁上。其中，所述金属硅化物层310的形成方法例如包括：首选沉积金属材料层在所述接触窗中，所述金属材料层覆盖暴露于所述接触窗中的字线的顶表面和侧壁；接着，执行热处理，以使所述字线的顶表面和侧壁均与所述金属材料层中的金属反应，进而形成所述金属硅化物层310。

步骤二，形成第二导电层330在所述接触窗的底壁和侧壁上，所述第二导电层330相应的覆盖所述金属硅化物层310；

步骤三，形成第一导电层320在所述第二导电层330上，并填充所述接触窗。

综上所述，本实施提供的存储器中，由于字线的端部延伸至周边区中，从而可以将接触插塞形成在周边区中，以和对应的字线的端部电性连接。如此一来，即可以充分利用周边区的空间，为记忆体区腾出更多的空间以用于容纳电容组件，并且在周边区中制备接触插塞，还有利于增大各个接触插塞的尺寸，有效降低接触插塞的制备难度，增大接触插塞的工艺窗口。

以及，所述接触插塞不仅覆盖字线的顶表面，并且还延伸覆盖字线的侧壁，大大增加了接触插塞和字线之间的接触面积，有效提高了接触插塞和字线之间的连接性能。

进一步的，还可使连接相邻的两条字线的两个接触插塞分别形成在记忆体区的不同侧，从而能够进一步增大相邻的接触插塞之间的间距，进而可以更大程度的增加接触插塞的工艺窗口。

更进一步的，针对位于记忆体区同一侧的多个接触插塞而言，还可使相邻的接触插塞相互错开，此时即能够实现接触插塞其更大程度的尺寸扩展。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的***而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (10)

1.一种存储器，其特征在于，包括：

衬底，所述衬底具有记忆区和周边区，所述周边区位于所述记忆体区的***；

多条字线，掩埋在所述衬底中，以及所述字线形成在所述记忆体区中并延伸至所述周边区中，以使所述字线的端部位于所述周边区中；

接触插塞，形成在所述周边区中，并延伸至所述衬底中以电性连接至所述字线的端部，以及所述接触插塞覆盖所述字线的顶表面，且还延伸覆盖所述字线的至少一侧壁。

2.如权利要求1所述的存储器，其特征在于，所述字线具有在宽度方向上相对的两个侧壁，所述接触插塞延伸覆盖所述两个侧壁中的至少一个侧壁。

3.如权利要求2所述的存储器，其特征在于，所述相对的两个侧壁包括第一侧壁和第二侧壁，所述接触插塞覆盖所述第一侧壁的面积大于所述接触插塞覆盖所述第二侧壁的面积。

4.如权利要求3所述的存储器，其特征在于，所述接触插塞具有覆盖所述第一侧壁的第一接触部和覆盖所述第二侧壁的第二接触部，所述第一接触部的底部位置低于所述第二接触部的底部位置。

5.如权利要求1所述的存储器，其特征在于，所述接触插塞包括金属硅化物层和第一导电层，所述金属硅化物层覆盖所述字线的顶表面并延伸覆盖所述字线的侧壁，所述第一导电层覆盖所述金属硅化物层，以使所述第一导电层和所述字线之间间隔有所述金属硅化物层。

6.如权利要求1所述的存储器，其特征在于，所述字线具有相对的第一端部和第二端部，所述字线的第一端部和第二端部分别位于所述记忆体区相对两侧的周边区中；

以及，相邻的两条所述字线中，与其中一条字线连接的接触插塞形成在第一端部，与另一条字线连接的接触插塞形成在第二端部上。

7.如权利要求6所述的存储器，其特征在于，所述存储器具有M条字线，M为大于1的正整数；

其中，连接第N条字线的接触插塞形成在字线的第二端部上，连接第N-1条字线的接触插塞和连接第N+1条字线的接触插塞均形成在字线的第一端部上，并且连接第N-1条字线的接触插塞和连接第N+1条字线的接触插塞在字线的排布方向上相互错开，N为大于1且小于M的正整数。

8.如权利要求1所述的存储器，其特征在于，所述周边区的衬底上还形成有介质层，所述接触插塞贯穿所述介质层以延伸至所述衬底中。

9.如权利要求1所述的存储器，其特征在于，所述字线形成在所述衬底的字线沟槽中，并且所述字线的顶部低于所述字线沟槽的顶部；

以及，所述存储器还包括遮蔽层，所述遮蔽层填充在所述字线沟槽高于所述字线的上方空间中，所述接触插塞的还贯穿所述遮蔽层以延伸至所述字线。

10.一种存储器的形成方法，其特征在于，包括：

提供一衬底，所述衬底具有记忆区和周边区，所述周边区位于所述记忆体区的***；

形成多条字线在所述衬底中，所述字线形成在所述记忆体区中并延伸至所述周边区中，以使所述字线的端部位于所述周边区中；

形成接触插塞形成在所述周边区中，所述接触插塞的底部延伸至所述衬底中以电性连接至所述字线的端部，以及所述接触插塞覆盖所述字线的顶表面，且还延伸覆盖所述字线的至少一侧壁。

Images