CN111640755A - 存储器及其形成方法 - Google Patents
存储器及其形成方法 Download PDFInfo
- Publication number
- CN111640755A CN111640755A CN202010208500.XA CN202010208500A CN111640755A CN 111640755 A CN111640755 A CN 111640755A CN 202010208500 A CN202010208500 A CN 202010208500A CN 111640755 A CN111640755 A CN 111640755A
- Authority
- CN
- China
- Prior art keywords
- word line
- memory
- contact plug
- substrate
- word lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000002093 peripheral effect Effects 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 7
- 238000011049 filling Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 9
- 238000002955 isolation Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种存储器及其形成方法。将字线的端部延伸至周边区中,并将接触插塞形成在周边区中以和字线的端部电性连接。如此一来,不仅可以充分利用周边区的空间,并且在周边区中制备接触插塞,还有利于增大各个接触插塞的尺寸,有效降低接触插塞的制备难度,相应的提高了接触插塞和字线之间的连接性能。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种存储器及其形成方法。
背景技术
存储器(例如,动态随机存储器,Dynamic Random Access Memory)通常具有存储单元阵列,所述存储单元阵列中包括多个呈阵列式排布的存储单元。以及,所述存储器还具有多条字线,每一字线分别与相应的存储单元电性连接,以对各个存储单元施加相应的信号。
此外,针对每一字线而言,通常还需要对应形成接触插塞,以实现对各个字线的电性引出。然而,随着半导体器件尺寸的不断缩减,以及集成电路的排布密集程度的不断提升,接触插塞的尺寸也随之缩减,其制备难度也相应的增大。
发明内容
本发明的目的在于提供一种存储器,以改善连接字线的接触插塞的工艺窗口,提高用于连接字线的接触插塞的品质。
为解决上述技术问题,本发明提供一种存储器,包括:
衬底,所述衬底具有记忆区和周边区,所述周边区位于所述记忆体区的***;
多条字线,掩埋在所述衬底中,以及所述字线形成在所述记忆体区中并延伸至所述周边区中,以使所述字线的端部位于所述周边区中;以及,
接触插塞,形成在所述周边区中,并且所述接触插塞的底部延伸至所述衬底中以电性连接至所述字线的端部。
可选的,所述字线具有相对的第一端部和第二端部,所述字线的第一端部和第二端部分别位于所述记忆体区相对两侧的周边区中;以及,相邻的两条所述字线中,与其中一条字线连接的接触插塞形成在第一端部,与另一条字线连接的接触插塞形成在第二端部上。
可选的,所述字线形成在所述衬底的字线沟槽中,并且所述字线的顶部低于所述字线沟槽的顶部;以及,所述存储器还包括遮蔽层,所述遮蔽层填充在所述字线沟槽高于所述字线的上方空间中,所述接触插塞的还贯穿所述遮蔽层以延伸至所述字线。
可选的,所述周边区的衬底上还形成有介质层,所述接触插塞贯穿所述介质层以延伸至所述衬底中。
可选的,所述接触插塞中位于所述介质层中的上接触部的宽度尺寸大于所述接触插塞中位于所述衬底中的下接触部的宽度尺寸。
可选的,所述周边区的衬底包括基底以及依次形成在所述基底上的第一绝缘层、第二绝缘层和第三绝缘层,以及所述字线的端部延伸在所述第三绝缘层中。
可选的,所述接触插塞的宽度尺寸大于所述字线的宽度尺寸。
本发明还提供了另一种存储器,包括:
衬底,所述衬底具有记忆区和周边区,所述周边区位于所述记忆体区的***;
掩埋在所述衬底中的M条字线,所述M条字线沿着预定方向依次排布,M为大于1的正整数,所述字线位于所述记忆体区中并延伸至所述周边区中,以及所述字线具有相对的第一端部和第二端部,所述字线的第一端部和第二端部分别位于所述记忆体区相对两侧的周边区中;
接触插塞,形成在所述周边区中,并且所述接触插塞的底部延伸至所述衬底中以电性连接至所述字线的端部;
其中,连接第N条字线的接触插塞形成在字线的第二端部上,连接第N-1条字线的接触插塞和连接第N+1条字线的接触插塞均形成在字线的第一端部上,并且连接第N-1条字线的接触插塞和连接第N+1条字线的接触插塞在字线的排布方向上相互错开,N为大于1且小于M的正整数。
基于如上所述的存储器,本发明还提供了一种存储器的形成方法,包括:
提供一衬底,所述衬底具有记忆区和周边区,所述周边区位于所述记忆体区的***;
形成多条字线在所述衬底中,所述字线形成在所述记忆体区中并延伸至所述周边区中,以使所述字线的端部位于所述周边区中;
形成接触插塞形成在所述周边区中,所述接触插塞的底部延伸至所述衬底中以电性连接至所述字线的端部。
可选的,所述字线形成在所述衬底的字线沟槽中,并且所述字线的顶部低于所述字线沟槽的顶部;以及,在形成所述字线之后,还包括填充遮蔽层在所述字线沟槽高于所述字线的上方空间中,并至少形成介质层在所述周边区的衬底上;
以及,所述接触插塞的形成方法包括:依次刻蚀所述介质层和所述遮蔽层,以暴露出所述字线,形成接触窗,填充导电材料在所述接触窗中,以形成所述接触插塞。
在本发明提供的存储器中,字线从记忆体区进一步延伸至周边区中,从而可以将接触插塞形成在周边区中,以实现和对应的字线电性连接。由于接触插塞形成在较为空旷的周边区中,一方面可以充分利用周边区的空间,避免在记忆体区中需要额外占用空间,另一方面还有利于增大各个接触插塞的尺寸,不仅有效降低了接触插塞的制备难度,并且还可有利于提高接触插塞和字线之间的连接性能。
进一步的,还可使连接相邻的两条字线的两个接触插塞分布形成在记忆体区的不同侧,如此,即能够进一步增大相邻的接触插塞之间的间距,从而可以更大程度的增加接触插塞的工艺窗口。
附图说明
图1为本发明实施例一中的存储器的版图结构;
图2a为图1所示的本发明实施例一中的存储器在aa’方向上的一种剖面示意图;
图2b为图1所示的本发明实施例一中的存储器在aa’方向上的另一种剖面示意图;
图3为本发明实施例二中的存储器的版图结构;
图4为本发明一实施例中的存储器的形成方法的流程示意图;
其中,附图标记如下:
100-衬底;
110-基底;
120-第一绝缘层;
130-第二绝缘层;
140-第三绝缘层;
100A-记忆体区;
100B-周边区;
200-字线;
200a-字线沟槽;
300/300’-接触插塞;
310-第一导电层;
320-第二导电层;
400-遮蔽层;
500-介质层;
AA-有源区;
H1-第一高度位置;
H2-第二高度位置。
具体实施方式
以下结合附图和具体实施例对本发明提出的存储器及其形成方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1为本发明实施例一中的存储器的版图结构,图2a为图1所示的本发明实施例一中的存储器在aa’方向上的一种剖面示意图。
结合图1和图2a所示,本实施例中的存储器包括:衬底100;掩埋在所述衬底100中的多条字线200;以及,与所述字线200电性连接的接触插塞300。
其中,所述衬底100具有记忆区100A和周边区100B,所述周边区100B位于所述记忆体区100A的***。以及,所述衬底100的所述记忆体区100A中形成有多个有源区AA,多个所述有源区AA呈阵列式排布,用于构成存储单元阵列。
继续参考图1所示,多条所述字线200沿着第一方向(X方向)依次排布,以及每一所述字线200均沿着第二方向(Y方向)延伸。具体的,所述字线200形成在所述记忆体区100A中并延伸至所述周边区100B中,以使所述字线200的端部位于所述周边区100B中。进一步的,所述字线200与所述记忆体区100A中相应的有源区AA相交,用于为相应的存储单元施加电信号。
以及,所述字线200的端部延伸至周边区100B中,从而可以通过所述字线200的端部,实现字线200的电性引出。具体的,与所述字线200电性连接以用于为所述字线200施加电信号的接触插塞300,可以形成在所述周边区100B中,从而和所述字线200的端部电性连接。
需要说明的是,由于接触插塞300可以形成在周边区100B中,从而可以为接触插塞300提供的更大的制备空间,一方面有效利用了周边区100B的空间;另一方面有利于增加接触插塞300的尺寸,进而增大接触插塞300和字线200之间的接触面积;此外,还能够增加所述接触插塞300的工艺窗口,提高所形成的接触插塞300的精度。
进一步的,所述字线200具有相对的第一端部和第二端部,并且所述字线200的第一端部和第二端部分别往相反方向延伸至所述记忆体区100A相对两侧的周边区100B中,以使所述字线200的第一端部和第二端部分别位于所述记忆体区100A相对两侧的周边区100B中。此时,所述接触插塞300可以形成在所述字线200的第一端部和/或第二端部上。
本实施例中,相邻的两条字线200中,与其中一条字线200连接的接触插塞300形成在第一端部上,与另一条字线200连接的接触插塞300形成在第二端部上。即,本实施例中,与相邻的字线200连接的接触插塞300形成在所述字线200的不同端部上,进而位于所述记忆体区100A的不同侧,以使相邻的两条字线200上的接触插塞300相互错开。如此一来,即能够进一步增加每一接触插塞300的面积。
具体的,由于相邻的字线200的接触插塞300分别位于字线200的不同端部上,因此所述接触插塞300的宽度可以沿着字线的排布方向(即,X方向)进一步横向扩展,以使所述接触插塞300的宽度尺寸大于所述字线200的宽度尺寸。此外,所述接触插塞300形成在较为空旷的周边区100B中,因此还可使所述接触插塞300沿着字线的延伸方向(即,Y方向)纵向扩展,从而进一步增大所述接触插塞300在Y方向上的宽度尺寸。
本实施例中,所述接触插塞300在垂直于高度方向上的截面形状可以为矩形,所述接触插塞300的宽度尺寸和长度尺寸均可进一步扩展,以利于提高所述接触插塞300的工艺窗口。
继续参考图1所示,本实施例中,形成在所述记忆体区100A同一侧的周边区100B中的多个接触插塞300可以在字线的排布方向上(即,X方向上)对齐排布。即,形成在不同字线的第一端部上的多个接触插塞300在字线的排布方向上对齐排布,以及形成在不同字线的第二端部上的多个接触插塞300在字线的排布方向上也对齐排布。
可选的方案中,在所述衬底100的所述周边区100B中例如还形成有沟槽隔离结构,并可使所述沟槽隔离结构围绕所述记忆体区100A,以用于隔离所述记忆体区100A。此时,则可使所述字线200的端部在其延伸方向上延伸至所述沟槽隔离结构中,并可使所述接触插塞300向下延伸至所述沟槽隔离结构中,以和所述字线200的端部连接。
或者参考图2a所示,在另一可选的方案中,所述周边区100B的衬底100例如包括一基底110,以及依次形成在所述基底110上的第一绝缘层120、第二绝缘层130和第三绝缘层140。本实施例中,例如可使所述字线200的端部延伸至所述第三绝缘层140中。
其中,所述第一绝缘层120和所述第三绝缘层140可以采用相同的材料形成,例如所述第一绝缘层120和所述第三绝缘层140的材料均包括氧化硅;以及,所述第二绝缘层130的材料可不同于所述第一绝缘层120和所述第三绝缘层140,例如述第二绝缘层130的材料包括氮化硅。
继续参考图2a所示,所述字线200形成在所述衬底100的所述字线沟槽200a中,具体的,所述字线沟槽200a相应的从所述记忆体区100A延伸至所述周边区100B中。本实施例中,所述字线沟槽200a中位于所述周边区100B的部分,即开设在所述衬底的所述第三绝缘层140中。
进一步的,所述字线200填充在所述字线沟槽200a中,并且所述字线200的顶部位置低于所述字线沟槽200a的顶部位置。基于此,在所述字线沟槽200a高于所述字线200的上方空间中还填充有遮蔽层400,所述遮蔽层400相应的覆盖所述字线200。以及,与所述字线200连接的接触插塞300即可相应的贯穿所述遮蔽层400以延伸至所述字线200。
本实施例中,所述接触插塞300贯穿所述遮蔽层400,并且还可进一步延伸至所述字线200中,以使所述接触插塞300部分嵌入至所述字线200中,从而提高所述接触插塞300与所述字线200的电性连接性能。具体而言,所述字线200的顶部位置例如对应于第一高度位置H1,以及所述接触插塞300的底部位置例如对应于第二高度位置H2,本实施例中,所述第二高度位置H2低于所述第一高度位置H1。
然而应当认识到,在其他实施例中(例如参考图2b所示),所述接触插塞300的底部停止在所述字线200的顶表面上,此时,所述接触插塞300的底部位置(第二高度位置H2)和所述字线200的顶部位置(第一高度位置H1)位于同一高度位置或者接近同一高度位置。
继续参考图2a所示,在一种实施例中,所述接触插塞300和所述字线200中心对齐。然而,在另一实施例中(例如参考图2b所示),所述接触插塞300也可以相对于所述字线200中心偏移。如上所述,由于所述接触插塞300形成在周边区100B,有利于实现所述接触插塞300具有更大的宽度尺寸,此时在制备接触插塞300时,即使受到现有工艺的限制而存在对准偏差,仍然能够有效保障所述接触插塞300和所述字线200的电性连接。
本实施例中,所述衬底100上还形成有介质层500,所述接触插塞300则相应的还贯穿所述介质层500。即,所述接触插塞300依次贯穿所述介质层500和所述遮蔽层400以抵达至所述字线200中。
进一步的,所述接触插塞300中位于所述介质层500中的上接触部的宽度尺寸大于所述接触插塞300中位于所述遮蔽层400中的下接触部的宽度尺寸。如此,即可确保所述接触插塞300的下接触部能够与所述字线200连接的基础上,增加所述接触插塞300的上接触部的宽度尺寸,增大所述上接触部的接触面积。
此外,在具体的实施例中,所述接触插塞300容纳在接触窗中,所述接触窗即依次贯穿所述介质层500和所述遮蔽层400以抵达至所述字线200中。以及,所述接触插塞300可包括第一导电层310和第二导电层320,所述第一导电层310覆盖所述接触窗的底壁和侧壁,以及所述第二导电层320形成在所述第一导电层310上并填充所述接触窗。即,所述第一导电层310包覆所述第二导电层320的底表面和侧壁。
实施例二
与实施例一的区别在于,本实施例中,位于记忆体区同一侧的周边区中的多个接触插塞在字线的排布方向上相互错开,而非完全对齐排布。
图3为本发明实施例二中的存储器的版图结构,如图3所示,所述存储器包括M条字线200,M条字线200沿着第一方向(X方向)依次排布,其中M为大于1的正整数。
进一步的,与第N条字线连接的接触插塞形成在第二端部(图中未示出)上,以及与第N-1条字线连接的接触插塞300’和与第N+1条字线连接的接触插塞300’均形成在第一端部上,其中N为大于1且小于M的正整数。即,与实施例一类似的,本实施例中相邻的两条字线200上的接触插塞300’也分别形成在字线200的不同的端部上。
然而,与实施例一不同的是,本实施例中,位于所述字线200的同一端部上的多个接触插塞300’(即,位于所述记忆体区100A同一侧的多个接触插塞300’)沿着字线的排布方向非完全对齐排布。具体的,位于所述记忆体区100A同一侧的多个接触插塞300’中,相邻的两个接触插塞300’在其排布方向上相互错开,以使得相邻的两个接触插塞300’在其排布方向上不存在相互正对的部分,从而可以有效改善相邻的接触插塞300’容易出现桥接的问题,并且有利于进一步增加所述接触插塞300’的宽度尺寸。
本实施例中,位于所述记忆体区100A同一侧的多个接触插塞300’中,相互间隔的接触插塞300’在其排布方向上对齐排布。即,同一侧的多个接触插塞300’分别对齐排布成两排,排布在其中一排上的相邻的两个接触插塞300’之间间隔有另一个排布哎另一排上的接触插塞300’。
继续参考图3所示,所述接触插塞300’在垂直于高度方向上的截面形状可以为圆形或椭圆形等。当然,所述接触插塞300’的截面形状也可以为例如实施例一所示的矩形。
基于如上所述的存储器,以下对形成所述存储器的方法进行详细说明。图4为本发明一实施例中的存储器的形成方法的流程示意图,如图4所示,本实施例中的存储器的形成方法包括如下步骤。
步骤S100,提供一衬底,所述衬底具有记忆体区和周边区,所述周边区位于所述记忆体区的***。
具体可参考图1~图3所示,所述衬底100的所述记忆体区100A中可形成有多个有源区AA。以及本实施例中,所述周边区100B的衬底可包括基底110以及依次形成在所述基底110上的第一绝缘层120、第二绝缘层130和第三绝缘层140。
步骤S200,形成多条字线在所述衬底中,所述字线形成在所述记忆体区中并延伸至所述周边区中,以使所述字线的端部位于所述周边区中。本实施例中,所述字线的端部即延伸在所述第三绝缘层中。
重点参考图3所示,所述字线200的形成方法例如包括:首先,形成字线沟槽200a在所述衬底100中,以及所述字线沟槽200a在所述记忆区100A中并穿越相应的有源区AA,并且所述字线沟槽200a的端部还进一步延伸至所述周边区100B中;接着,填充导电材料在所述字线沟槽200a中,以形成所述字线200。
本实施例中,所述字线200未填满所述字线沟槽200a,基于此,则在形成所述字线200之后,还包括:填充遮蔽层400在所述字线沟槽200a高于字线的上方空间中,以覆盖所述字线200。其中,所述遮蔽层400的材料例如包括氮化硅。
进一步的,在形成所述字线200后,还包括:形成介质层500在所述衬底100上,所述介质层500相应的覆盖所述遮蔽层400。其中,所述介质层500的材料可以和所述遮蔽层400的材料不同,例如所述介质层500的材料可以包括氧化硅。
步骤S300,形成接触插塞形成在所述周边区中,所述接触插塞的底部延伸至所述衬底中以电性连接至所述字线的端部。
具体可继续参考图3所示,所述接触插塞的形成方法例如包括如下步骤。
步骤一,形成接触窗在所述周边区中,所述接触窗的底部延伸至所述衬底100中,以暴露所述字线200。
其中,所述接触窗可利用光刻工艺和刻蚀工艺形成。即,首先利用光刻工艺定义出所述接触窗的图形,接着再利用刻蚀工艺将接触窗的图形复制至所述衬底中。需要说明的是,由于所述接触窗是形成在空旷的周边区中,因此在利用光刻工艺定义所述接触窗的图形时,即可以有利于提高所述接触窗的工艺窗口。
如上所述,与相邻的两条字线200连接的两个接触插塞分别形成在记忆体区100A的不同侧,则暴露出相邻的两条字线200的两个接触窗也相应的分别形成在记忆体区100A的不同侧。此时,位于记忆体区100A同一侧的相邻的两个接触窗之间即能够预留有更大的空间,从而有利于增加所述接触窗的开口尺寸,进一步增大所述接触窗的工艺窗口。
进一步的,在将接触窗的图形复制至所述衬底中包括:依次刻蚀所述介质层500和所述遮蔽层400以暴露出所述字线200。本实施例中,所述介质层500和所述遮蔽层400的材料不同,从而在刻蚀的过程中,即可对所述介质层500和所述遮蔽层400具有不同的刻蚀速率。具体的,对所述介质层500的刻蚀速率大于对所述遮蔽层400的刻蚀速率,从而使得所形成的接触窗呈现为上宽下窄。即,所述接触窗中位于所述介质层500中的部分的开口尺寸大于所述接触窗中位于所述遮蔽层400中的部分的开口尺寸。如此,即能够相应的增大后续所形成的接触插塞其顶部的宽度尺寸。
可选的方案中,在暴露出所述字线200的顶表面之后,还可进一步刻蚀所述字线200,以使所述接触窗还进一步延伸至所述字线200中。
步骤二,填充导电材料在所述接触窗中,以形成所述接触插塞300。
具体的,填充导电材料在所述接触窗中的方法包括:首先形成第一导电层310在所述接触窗中,所述第一导电层310覆盖所述接触窗的底壁和侧壁;接着,形成第二导电层320在所述第一导电层310上,所述第二导电层320填充所述接触窗。
综上所述,本实施提供的存储器中,由于字线的端部延伸至周边区中,从而可以将接触插塞形成在周边区中,以和对应的字线的端部电性连接。如此一来,不仅可以充分利用周边区的空间,为记忆体区腾出更多的空间以用于容纳电容组件,并且在周边区中制备接触插塞,还有利于增大各个接触插塞的尺寸,有效降低接触插塞的制备难度,相应的提高了接触插塞和字线之间的连接性能。
进一步的,还可使连接相邻的两条字线的两个接触插塞分别形成在记忆体区的不同侧,从而能够进一步增大相邻的接触插塞之间的间距,进而可以更大程度的增加接触插塞的工艺窗口。
更进一步的,针对位于记忆体区同一侧的多个接触插塞而言,还可使相邻的接触插塞相互错开,此时即能够实现接触插塞其更大程度的尺寸扩展。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的***而言,由于与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (10)
1.一种存储器,其特征在于,包括:
衬底,所述衬底具有记忆区和周边区,所述周边区位于所述记忆体区的***;
多条字线,掩埋在所述衬底中,以及所述字线形成在所述记忆体区中并延伸至所述周边区中,以使所述字线的端部位于所述周边区中;以及,
接触插塞,形成在所述周边区中,并且所述接触插塞的底部延伸至所述衬底中以电性连接至所述字线的端部。
2.如权利要求1所述的存储器,其特征在于,所述字线具有相对的第一端部和第二端部,所述字线的第一端部和第二端部分别位于所述记忆体区相对两侧的周边区中;
以及,相邻的两条所述字线中,与其中一条字线连接的接触插塞形成在第一端部,与另一条字线连接的接触插塞形成在第二端部上。
3.如权利要求1所述的存储器,其特征在于,所述字线形成在所述衬底的字线沟槽中,并且所述字线的顶部低于所述字线沟槽的顶部;
以及,所述存储器还包括遮蔽层,所述遮蔽层填充在所述字线沟槽高于所述字线的上方空间中,所述接触插塞的还贯穿所述遮蔽层以延伸至所述字线。
4.如权利要求1所述的存储器,其特征在于,所述周边区的衬底上还形成有介质层,所述接触插塞贯穿所述介质层以延伸至所述衬底中。
5.如权利要求4所述的存储器,其特征在于,所述接触插塞中位于所述介质层中的上接触部的宽度尺寸大于所述接触插塞中位于所述衬底中的下接触部的宽度尺寸。
6.如权利要求1所述的存储器,其特征在于,所述周边区的衬底包括基底以及依次形成在所述基底上的第一绝缘层、第二绝缘层和第三绝缘层,以及所述字线的端部延伸在所述第三绝缘层中。
7.如权利要求1所述的存储器,其特征在于,所述接触插塞的宽度尺寸大于所述字线的宽度尺寸。
8.一种存储器,其特征在于,包括:
衬底,所述衬底具有记忆区和周边区,所述周边区位于所述记忆体区的***;
掩埋在所述衬底中的M条字线,所述M条字线沿着预定方向依次排布,M为大于1的正整数,所述字线位于所述记忆体区中并延伸至所述周边区中,以及所述字线具有相对的第一端部和第二端部,所述字线的第一端部和第二端部分别位于所述记忆体区相对两侧的周边区中;
接触插塞,形成在所述周边区中,并且所述接触插塞的底部延伸至所述衬底中以电性连接至所述字线的端部;
其中,连接第N条字线的接触插塞形成在字线的第二端部上,连接第N-1条字线的接触插塞和连接第N+1条字线的接触插塞均形成在字线的第一端部上,并且连接第N-1条字线的接触插塞和连接第N+1条字线的接触插塞在字线的排布方向上相互错开,N为大于1且小于M的正整数。
9.一种存储器的形成方法,其特征在于,包括:
提供一衬底,所述衬底具有记忆区和周边区,所述周边区位于所述记忆体区的***;
形成多条字线在所述衬底中,所述字线形成在所述记忆体区中并延伸至所述周边区中,以使所述字线的端部位于所述周边区中;
形成接触插塞形成在所述周边区中,所述接触插塞的底部延伸至所述衬底中以电性连接至所述字线的端部。
10.如权利要求9所述的存储器的形成方法,其特征在于,所述字线形成在所述衬底的字线沟槽中,并且所述字线的顶部低于所述字线沟槽的顶部;以及,在形成所述字线之后,还包括填充遮蔽层在所述字线沟槽高于所述字线的上方空间中,并至少形成介质层在所述周边区的衬底上;
以及,所述接触插塞的形成方法包括:依次刻蚀所述介质层和所述遮蔽层,以暴露出所述字线,形成接触窗,填充导电材料在所述接触窗中,以形成所述接触插塞。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010208500.XA CN111640755A (zh) | 2020-03-23 | 2020-03-23 | 存储器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010208500.XA CN111640755A (zh) | 2020-03-23 | 2020-03-23 | 存储器及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111640755A true CN111640755A (zh) | 2020-09-08 |
Family
ID=72333142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010208500.XA Pending CN111640755A (zh) | 2020-03-23 | 2020-03-23 | 存储器及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111640755A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109309095A (zh) * | 2017-07-26 | 2019-02-05 | 三星电子株式会社 | 三维半导体器件 |
CN110021599A (zh) * | 2018-01-03 | 2019-07-16 | 三星电子株式会社 | 半导体存储器件 |
CN211350647U (zh) * | 2020-03-23 | 2020-08-25 | 福建省晋华集成电路有限公司 | 存储器 |
-
2020
- 2020-03-23 CN CN202010208500.XA patent/CN111640755A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109309095A (zh) * | 2017-07-26 | 2019-02-05 | 三星电子株式会社 | 三维半导体器件 |
CN110021599A (zh) * | 2018-01-03 | 2019-07-16 | 三星电子株式会社 | 半导体存储器件 |
CN211350647U (zh) * | 2020-03-23 | 2020-08-25 | 福建省晋华集成电路有限公司 | 存储器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111463208B (zh) | 存储器及其形成方法 | |
US11244948B2 (en) | Semiconductor device and method of forming the same | |
CN111710679B (zh) | 存储器及其形成方法 | |
KR20100084743A (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
CN111640749A (zh) | 存储器及其形成方法 | |
CN111640750A (zh) | 存储器及其形成方法 | |
US6977197B2 (en) | Semiconductor devices having DRAM cells and methods of fabricating the same | |
CN111640757A (zh) | 存储器及其形成方法 | |
CN211350647U (zh) | 存储器 | |
CN112002693B (zh) | 存储器及其形成方法、半导体器件 | |
CN212136449U (zh) | 存储器 | |
CN211350646U (zh) | 存储器 | |
US11910595B2 (en) | Semiconductor memory device | |
US5231043A (en) | Contact alignment for integrated circuits | |
CN113241346B (zh) | 半导体器件及其形成方法 | |
CN111640755A (zh) | 存储器及其形成方法 | |
US11744062B2 (en) | Semiconductor device having bit line comprising a plurality of pins extending toward the substrate | |
CN212810305U (zh) | 存储器及半导体器件 | |
CN111640756B (zh) | 存储器及其形成方法 | |
CN111540738B (zh) | 存储器及其形成方法 | |
CN211700282U (zh) | 存储器 | |
CN210443556U (zh) | 存储器 | |
CN111640754B (zh) | 存储器及其形成方法 | |
CN114038849A (zh) | 半导体器件及其制备方法 | |
CN113241324B (zh) | 形成半导体存储器件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200908 |
|
RJ01 | Rejection of invention patent application after publication |