CN111613159B - 定时控制器和显示装置 - Google Patents

定时控制器和显示装置 Download PDF

Info

Publication number
CN111613159B
CN111613159B CN202010110990.XA CN202010110990A CN111613159B CN 111613159 B CN111613159 B CN 111613159B CN 202010110990 A CN202010110990 A CN 202010110990A CN 111613159 B CN111613159 B CN 111613159B
Authority
CN
China
Prior art keywords
pulse
timing controller
circuit
display panel
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010110990.XA
Other languages
English (en)
Other versions
CN111613159A (zh
Inventor
足立健太郎
樋口千里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN111613159A publication Critical patent/CN111613159A/zh
Application granted granted Critical
Publication of CN111613159B publication Critical patent/CN111613159B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

定时控制器和显示装置。在作为启动脉冲的第1脉冲的传送路径等中检测异常。对显示面板的驱动电路进行控制的定时控制器具有：延迟输出部，其输出基于第2脉冲相对于第1脉冲的延迟时间的延迟值，该第1脉冲与供给到显示面板的数据信号同步地生成，并被输出到驱动电路；以及错误输出部，其对延迟值和阈值进行比较，根据该比较的结果来输出错误信号，第2脉冲是基于第1脉冲从所述驱动电路输出的脉冲。

Description

定时控制器和显示装置
技术领域
本发明例如涉及定时控制器和显示装置。
背景技术
在液晶显示装置等显示装置中，通常采用通过Y驱动器对显示面板的扫描线进行驱动、通过X驱动器对数据线进行驱动的结构。另外，在这样的显示装置中，也通常采用如下的结构：将由主机装置生成的影像数据暂时输入到被称为定时控制器的电路，该定时控制器生成驱动显示面板所需的定时信号，将对影像数据进行转换而得的数据信号与定时信号同步地供给到显示面板。
作为检查这样的显示装置的方法，列举了如下的技术：例如使作为定时信号之一的启动脉冲的波形以反映出作为检查对象的信号的异常的方式进行变形，根据该变形后的信号来进行判定(例如参照专利文献1)。
专利文献1：日本特开2018-109705号公报
但是，在上述技术中，以启动脉冲的传送路径没有异常的状态为前提。因此，在上述技术中，存在如下的课题：例如即使启动脉冲的传送路径等存在异常，也无法检测出其异常状态。
发明内容
本发明的一个方式的定时控制器对显示面板的驱动电路进行控制，其中，该定时控制器具有：延迟输出部，其输出基于第2脉冲相对于第1脉冲的延迟时间的延迟值，该第1脉冲与供给到所述显示面板的数据信号同步地生成，并输出到所述驱动电路；以及错误输出部，其对所述延迟值和阈值进行比较，并根据该比较的结果来输出错误信号，所述第2脉冲是基于所述第1脉冲从所述驱动电路输出的脉冲。
附图说明
图1是示出包含定时控制器的显示装置的结构的图。
图2是示出定时控制器的结构的框图。
图3是示出定时控制器的检查动作的图。
图4是示出定时控制器的检查动作的图。
图5是示出定时控制器的检查动作的图。
图6是示出定时控制器的检查动作的图。
图7是示出定时控制器的主要部分结构的框图。
图8是示出定时控制器的检查动作的图。
图9是示出定时控制器的检查动作的图。
标号说明
1：显示装置；3：显示面板；10：主机装置；20：定时控制器；30：驱动电路；32a、32b：Y驱动器；34a、34b、34c：X驱动器；222、232、251：计数电路；224、234、254：比较电路；252：锁存电路；254：差分电路。
具体实施方式
以下，参照附图对一个实施方式的定时控制器进行说明。
其中，在各图中，适当地使各部的尺寸及比例尺与实际的尺寸及比例尺不同。另外，由于以下所述的实施方式是本发明的优选的具体例，所以在技术上赋予了优选的各种限定，但只要在以下的说明中没有特别限定本发明的内容的记载，则本发明的范围并不限于这些方式。
图1是示出包含第1实施方式的定时控制器20的显示装置1的结构的图。如该图所示，显示装置1包含主机装置10、定时控制器20以及显示面板3。另外，在附图中，为了进行简化，主机装置10标记为“HOST”，定时控制器20标记为“TCON”。
主机装置10根据程序来执行各种运算处理、控制处理等，生成用于显示于显示面板3的影像数据Vdata，并与时钟信号Clk同步地供给到定时控制器20。另外，影像数据Vdata和时钟信号Clk例如以LVDS的方式从主机装置10供给到定时控制器20。LVDS是Low VoltageDifferential Signaling(低电压差分信号)的简称。
定时控制器20从主机装置10接收影像数据Vdata和时钟信号Clk，另一方面，生成用于驱动显示面板3的定时信号，将接收到的影像数据Vdata转换为模拟的数据信号Vsig，并将转换后的数据信号Vsig与生成的定时信号同步地供给到显示面板3。
这里，定时信号是用于对显示面板3进行垂直扫描和水平扫描的信号。具体来说，定时信号包括：指定开始对显示面板3的垂直扫描的脉冲Stv_in、用于传送该脉冲Stv_in的时钟信号Cly、指定开始水平扫描的脉冲Sth_in、用于传送该脉冲Sth_in的时钟信号Clx等。
另外，定时控制器20在检测到后述的异常的情况下，将错误信号Err_V、Err_H以H(高)电平输出，从而通知显示面板3等存在不良情况。
在显示面板3中，多条扫描线312在附图中沿着横向设置，多条数据线314在附图中沿着纵向以与上述多条扫描线312保持绝缘的方式设置。在显示面板3中与扫描线312和数据线314的交叉处对应地设置有省略了图示的液晶显示元件。另外，由于如公知的那样液晶显示元件的透过率或反射率根据保持电压而发生变化，所以，液晶显示元件作为像素发挥功能。因此，扫描线312和数据线314所交叉的区域是像素的排列区域、即显示区域300。
在显示面板3中，在显示区域300的外侧设置有驱动电路30。驱动电路30大致分为Y驱动器32a和32b、X驱动器34a、34b以及34c。
Y驱动器32a和32b包含省略了图示的移位寄存器。在将显示区域300在图1中假想地二分割成上下的情况下，Y驱动器32a对属于上区域的扫描线312进行驱动，Y驱动器32b对属于下区域的扫描线312进行驱动。Y驱动器32a利用时钟信号Cly对输入到移位寄存器的初级的脉冲进行依次移位，并作为扫描信号供给到上半部分的区域中的扫描线312，另一方面，将来自移位寄存器的最终级的脉冲输出到Y驱动器32b。Y驱动器32b利用时钟信号Cly对从Y驱动器32b输出的脉冲进行依次移位，并作为扫描信号供给到下半部分的区域中的扫描线312，另一方面，从移位寄存器的最终级输出脉冲。
在本实施方式中，向Y驱动器32a中的移位寄存器的初级输入的脉冲是来自定时控制器20的脉冲Stv_in，从Y驱动器32b中的移位寄存器的最终级输出的脉冲是脉冲Stv_out。
X驱动器34a、34b以及34c包含移位寄存器和开关，其中，在将显示区域300在图1中假想地三分割成左中右的情况下，X驱动器34a对属于左区域的数据线314进行驱动，X驱动器34b对属于中区域的数据线314进行驱动，X驱动器34c对属于右区域的数据线314进行驱动。X驱动器34a根据利用时钟信号Clx对输入到移位寄存器的初级的脉冲进行依次移位而得的信号，对数据信号Vsig进行采样，并作为数据信号供给到左区域的数据线314，另一方面，从移位寄存器的最终级向X驱动器34b输出脉冲。X驱动器34b根据利用时钟信号Clx对从X驱动器34a输出的脉冲进行依次移位而得的信号，对数据信号Vsig进行采样，并作为数据信号供给到中区域的数据线314，另一方面，从移位寄存器的最终级向X驱动器34c输出脉冲。X驱动器34c根据利用时钟信号Clx对从X驱动器34b输出的脉冲进行依次移位而得的信号，对数据信号Vsig进行采样，并作为数据信号供给到右区域的数据线314，另一方面，从移位寄存器的最终级输出脉冲。
在本实施方式中，向X驱动器34a中的移位寄存器的初级输入的脉冲是来自定时控制器20的脉冲Sth_in，从X驱动器34c中的移位寄存器的最终级输出的脉冲是脉冲Sth_out。
另外，在图1中，示出了定时控制器20、Y驱动器32a和32b、X驱动器34a、34b以及34c是分体的例子，但它们例如也可以是一体构造的集成电路。
图2是示出定时控制器20的结构的图。如该图所示，定时控制器20包含转换电路210、检查电路220及230。检查电路220包含计数电路222和比较电路224，检查电路230包含计数电路232和比较电路234。另外，在附图中，为了进行简化，转换电路210标记为“CONV”，计数电路222、232标记为“CNTR”，比较电路224、234标记为“CMP”。
转换电路210将从主机装置10供给的影像数据Vdata转换为数据信号Vsig，并且生成作为定时信号的脉冲Stv_in、时钟信号Cly、脉冲Sth_in、时钟信号Clx。另外，转换电路210在将影像数据Vdata转换为数据信号Vsig时，也可以实施伽马校正和过驱动等处理。
在检查电路220中，计数电路222对从转换电路210输出的脉冲Stv_in的上升沿进行递增计数，并输出该递增计数后的计数值Cn_V。计数电路222的计数值Cn_V通过来自Y驱动器32b的脉冲Stv_out而被复位。另外，计数值Cn_V的初始值是零。
另外，在附图中，计数电路222直接输入了脉冲Stv_out，但也可以构成为通过内部时钟来取入，通过该取入的信号对计数值Cn_V进行复位。
在计数值Cn_V比从寄存器240读出的值V_th大的情况下，比较电路224将错误信号Err_V以H电平输出，在除此以外的情况下，比较电路224将错误信号Err_V以L(低)电平输出。
在检查电路230中，计数电路232对从转换电路210输出的脉冲Sth_in的上升沿进行递增计数，并输出该递增计数后的计数值Cn_H。计数电路232的计数值Cn_H通过来自X驱动器34c的脉冲Sth_out而被复位。另外，计数值Cn_H的初始值是零。
另外，在附图中，计数电路232直接输入了脉冲Sth_out，但也可以构成为通过内部时钟来取入，通过该取入的信号对计数值Cn_H进行复位。
在计数值Cn_H比从寄存器240读出的值H_th大的情况下，比较电路234将错误信号Err_H以H电平输出，在除此以外的情况下，比较电路234将错误信号Err_H以L电平输出。
另外，在本实施方式中，计数电路222、232在脉冲的上升沿处进行递增计数，但也可以构成为在下降沿处进行计数，还可以构成为进行递减计数而不是递增计数。
寄存器240例如是EEPROM等非易失性存储器，对值V_th、H_th进行存储。这里，EEPROM是Electrically Erasable Programmable Read Only Memory(电可擦可编程只读存储器)的简称。
另外，来自寄存器240的值V_th、H_th例如被省略了图示的控制装置读出，并被省略了图示的电路锁存。另外，在本实施方式中，存储于寄存器240的值V_th、H_th构成为能够通过上述控制装置改写。在本实施方式中，值V_th例如为“2”，值H_th例如也为“2”。在后面对值V_th、H_th的含义进行叙述。另外，寄存器240也可以是相对于定时控制器20外置的结构。
图3和图4是示出定时控制器20的垂直扫描的检查动作的图。
如图3或图4所示，通过转换电路210在每一个垂直扫描期间1V输出脉冲Stv_in。如果用于对显示面板3进行垂直扫描的电路、布线等正常，则从转换电路210输出的脉冲Stv_in在经过了某种程度的期间之后作为脉冲Stv_out返回到检查电路220。
从通过脉冲Stv_in开始了显示面板3的垂直扫描起到脉冲Stv_out返回到定时控制器20为止的期间是大致相当于一个垂直扫描期间1V的期间，但实际上存在因上述电路、布线等而引起的延迟。因此，当考虑到上述延迟时，某种程度的期间实际上优选是一个垂直扫描期间1V以上、小于两个垂直扫描期间2V的期间。
在用于对显示面板3进行垂直扫描的电路、布线正常的情况下，如图3所示，在时刻t11输出的脉冲Stv_in在两个垂直扫描期间2V以内作为脉冲Stv_out返回。在该情况下，虽然计数值Cn_V根据脉冲Stv_in被递增计数，但由于被脉冲Stv_out复位，所以，不会超过“2”。因此，如果正常，则从比较电路224输出的错误信号Err_V维持L电平。
在用于对显示面板3进行垂直扫描的电路、布线存在断线等异常的情况下，如图4所示，在时刻t11输出的脉冲Stv_in不会在两个垂直扫描期间2V以内作为脉冲Stv_out返回。在该情况下，由于计数值Cn_V不会被脉冲Stv_out复位，所以通过脉冲Stv_in的递增计数而继续增加。因此，在计数值Cn_V超过了“2”的时刻t12，错误信号Err_V从L电平转变为H电平。
图5和图6是示出定时控制器20的水平扫描的检查动作的图。
另外，关于水平扫描的检查动作，也只是作为对象的脉冲不同，其他部分与垂直扫描的检查动作相同。
如图5或图6所示，定时控制器20在每一个水平扫描期间1H输出脉冲Sth_in。如果用于对显示面板3进行水平扫描的电路、布线等正常，则从定时控制器20输出的脉冲Sth_in在经过了与上述某种程度的期间不同的期间之后作为脉冲Sth_out返回到定时控制器20。
另外，从通过脉冲Sth_in开始了显示面板3的水平扫描起到作为脉冲Sth_out返回到定时控制器20为止的期间是大致相当于一个水平扫描期间1H的期间，但实际上存在因上述电路、布线等而引起的延迟。因此，当考虑到上述延迟时，不同的期间实际上优选是一个水平扫描期间1H以上、小于两个水平扫描期间2H的期间。
在用于对显示面板3进行水平扫描的电路、布线正常的情况下，如图5所示，在时刻t21输出的脉冲Sth_in在两个水平扫描期间2H以内作为脉冲Sth_out返回。在该情况下，虽然计数值Cn_H根据脉冲Sth_in被递增计数，但由于被脉冲Sth_out复位，所以，不会超过“2”。因此，如果正常，则从比较电路224输出的错误信号Err_H维持L电平。
在用于对显示面板3进行水平扫描的电路、布线存在断线等异常的情况下，如图6所示，在时刻t21输出的脉冲Sth_in不会在两个水平扫描期间2H以内作为脉冲Sth_out返回。在该情况下，由于计数值Cn_H不会被脉冲Sth_out复位，所以，通过脉冲Sth_in的递增计数而继续增加。因此，在计数值Cn_H超过了“2”的时刻t22，错误信号Err_H从L电平转变为H电平。
当错误信号Err_V或Err_H为H电平时，执行错误处理。作为错误处理，具体来说，可列举定时控制器20中的转换电路210停止定时信号的生成的处理、主机装置10停止影像数据Vdata的输出的处理、以及通过警告灯的点亮或声音来通知用于对显示面板3进行扫描的电路、布线存在异常的处理等。
在本实施方式中，在将脉冲Stv_in作为第1脉冲的一例、将脉冲Stv_out作为第2脉冲的一例的情况下，计数电路222利用脉冲Stv_out将对脉冲Stv_in进行计数而得的计数值Cn_V复位，因此，该计数值Cn_V表示脉冲Stv_out相对于脉冲Stv_in的延迟时间。因此，计数电路222是延迟输出部的一例，比较电路224将表示延迟时间的计数值Cn_V与阈值V_th进行比较，并根据该比较的结果来输出错误信号Err_V，因此，成为错误输出部的一例。
另外，在本实施方式中，在将脉冲Sth_in作为第1脉冲的一例、将脉冲Sth_out作为第2脉冲的一例的情况下，计数电路232利用脉冲Sth_out将对脉冲Sth_in进行计数而得的计数值Cn_H复位，因此，该计数值Cn_H表示脉冲Sth_out相对于脉冲Sth_in的延迟时间。因此，计数电路232是延迟输出部的一例，比较电路234将表示延迟时间的计数值Cn_H与阈值H_th进行比较，根据该比较的结果来输出错误信号Err_H，因此，成为错误输出部的一例。
根据本实施方式，在用于对显示面板3进行垂直扫描或水平扫描的电路、布线存在异常的情况下，能够从开始扫描起在两个垂直扫描期间2V或两个水平扫描期间2H以内检测出该异常。因此，能够迅速地执行错误处理。
在第1实施方式中，由于脉冲Stv_out相对于脉冲Stv_in的延迟或者脉冲Sth_out相对于脉冲Sth_in的延迟超过了阈值，所以，检测出垂直扫描或水平扫描的异常。换言之，该检测可以说是如下的检测。
即，在定时控制器20中，在如图3所示那样按照时间的顺序输出脉冲Stv_in的(a)、(b)以及(c)的情况下，在输出脉冲Stv_in的(c)之前，如果输入了脉冲Stv_out的(a)，则检测为正常。另一方面，在定时控制器20中，如图4所示那样即使输出了脉冲Stv_in的(c)，如果没有输入脉冲Stv_out，则检测为异常。同样，在定时控制器20中，在如图5所示那样按照时间的顺序输出脉冲Sth_in的(a)、(b)以及(c)的情况下，在输出脉冲Sth_in的(c)之前，如果输入了脉冲Sth_out的(a)，则检测为正常。另一方面，在定时控制器20中，如图6所示那样即使输出脉冲Sth_in的(c)，如果没有输入脉冲Sth_out，则检测为异常。
另外，在第1实施方式中，采用了利用脉冲Stv_out将计数值Cn_V复位的结构，因此，即使在某个时间点之前垂直扫描正常，如果在显示的途中垂直扫描产生异常，则也能够从该异常起在两个垂直扫描期间2V以内检测出该异常。换言之，该检测可以说是如下的检测。
即，在定时控制器20中，在如图3所示那样按照时间的顺序输出脉冲Stv_in的(a)、(b)、(c)…的情况下，如果在两个垂直扫描期间2V以内的延迟下输入了脉冲Stv_out的(a)、(b)、(c)…，则检测为正常。另一方面，在该情况下，即使是两个垂直扫描期间2V以内的延迟，只要脉冲Stv_out的(a)、(b)、(c)…中缺少至少一个，则检测为异常。
同样，在第1实施方式中，采用了利用脉冲Sth_out将计数值Cn_H复位的结构，因此，即使在某个时间点之前水平扫描正常，如果在显示的途中水平扫描产生异常，则也能够从该异常起在两个水平扫描期间2H以内检测出该异常。换言之，该检测可以说是如下的检测。
即，在定时控制器20中，在如图5所那样按照时间的顺序输出脉冲Sth_in的(a)、(b)、(c)…的情况下，如果在两个水平扫描期间2H以内的延迟下输入脉冲Sth_out的(a)、(b)、(c)…，则检测为正常。另一方面，在该情况下，即使是两个水平扫描期间2H以内的延迟，只要脉冲Sth_out的(a)、(b)、(c)…中缺少至少一个，则检测为异常。
另外，在本实施方式中，将脉冲Stv_in或脉冲Sth_in作为第1脉冲的一例进行了说明，但也可以将与数据信号Vsig同步的同步信号作为第1脉冲的一例。例如，定时控制器20也可以构成为将与数据信号Vsig同步的同步信号作为第1脉冲的一例输出到X驱动器34a，将从X驱动器34c输出的脉冲作为第2脉冲的一例即脉冲Stv_out来输入。在该结构中，X驱动器34a根据同步信号生成相当于脉冲Stv_in的启动脉冲，将该启动脉冲供给到X驱动器34b、34c。
接着，对第2实施方式的定时控制器20进行说明。
图7是示出第2实施方式的定时控制器20的主要部分的图。在该图中，定时控制器20包含检查电路250，转换电路210包含计数器215。
与图2的计数电路222同样，计数电路215对脉冲Stv_in的上升沿进行递增计数并输出该递增计数后的计数值Cn_V。但是，在计数电路215中，与计数电路222不同，构成为计数值Cn_V不从初始值的零开始被脉冲Stv_out复位。另外，在计数电路215中使用了例如转换电路250所包含的通用计数器。
在检查电路250中，锁存电路252通过来自Y驱动器32b的脉冲Stv_out的上升沿对从计数电路215输出的计数值Cn_V进行锁存，输出作为该锁存的结果的计数值Lcn_V。
在脉冲Stv_in的上升沿的定时，差分电路253输出从计数值Cn_V减去计数值Lcn_V后的值Def_V。
在值Def_V比阈值V_th大的情况下，比较电路254将错误信号Err_V以H电平输出，在除此以外的情况下，比较电路254将错误信号Err_V以L电平输出。
另外，在定时控制器20中还设置有相当于图2的检查电路230的电路、即用于对水平扫描进行检查的电路，但省略了图示。另外，在图7中，锁存电路252标记为“LAT”，差分电路253标记为“DEF”。
图8和图9是示出检查电路250的垂直扫描的检查动作的图。
如图8或图9所示，在每一个垂直扫描期间1V输出脉冲Stv_in。如果用于对显示面板3进行垂直扫描的电路、布线等正常，则脉冲Stv_in在经过了某种程度的期间之后作为脉冲Stv_out返回到检查电路250。
在用于对显示面板3进行垂直扫描的电路、布线正常的情况下，如图8所示，在时刻t31输出的脉冲Stv_in在两个垂直扫描期间2V以内作为脉冲Stv_out返回。在该情况下，计数值Cn_V通过计数电路251在脉冲Stv_in的上升沿处被递增计数，该计数值Cn_V通过锁存电路252在脉冲Stv_out的上升沿处被锁存，作为计数值Lcn_V输出。因此，从计数值Cn_V减去计数值Lcn_V后的值Def_V表示脉冲Stv_out相对于脉冲Stv_in的延迟时间。在该情况下，由于值Def_V不会超过“2”，所以，从比较电路254输出的错误信号Err_V维持L电平。
在用于对显示面板3进行垂直扫描的电路、布线存在断线等异常的情况下，如图9所示，在时刻t31输出的脉冲Stv_in不会在两个垂直扫描期间2V以内作为脉冲Stv_out返回。在该情况下，锁存电路252无法对计数值Cn_V进行锁存，因此，计数值Lcn_V不从初始值的零发生变更。因此，由差分电路253输出的值Def_V追随着计数值Cn_V的增加而继续增加。因此，在值Def_V超过了“2”的时刻t32，错误信号Err_V从L电平转变为H电平。
另外，关于省略了图示的相当于检查电路230的电路，仅是垂直扫描与水平扫描不同。
在第2实施方式中，在将脉冲Stv_in作为第1脉冲的一例、将脉冲Stv_out作为第2脉冲的一例的情况下，从计数值Cn_V减去计数值Lcn_V后的值Def_V表示脉冲Stv_out相对于脉冲Stv_in的延迟时间。因此，差分电路253是延迟输出部的一例，比较电路254将表示延迟时间的值Def_V与阈值V_th进行比较，根据该比较的结果输出错误信号Err_V，因此，成为错误输出部的一例。
另外，如果将脉冲Stv_in置换为脉冲Sth_in，将脉冲Stv_out置换为脉冲Sth_out，则能够同样地在用于对显示面板3进行水平扫描的电路、布线中检测出断线等异常。
根据第2实施方式，与第1实施方式同样，在用于对显示面板3进行垂直扫描或水平扫描的电路、布线存在异常的情况下，能够在两个垂直扫描期间2V或两个水平扫描期间2H以内检测出该异常。因此，能够迅速地执行错误处理。
另外，根据第2实施方式，与第1实施方式相比，由于不需要在检查电路250中新设置对脉冲Stv_in进行计数的计数电路215，所以，能够实现定时控制器20的简化。
另外，在第1实施方式和第2实施方式中，采用了所谓的点顺序的结构，即，X驱动器34a、34b、34c根据利用时钟信号Clx对脉冲Sth_in进行依次移位后的信号，对数据信号Vsig进行采样，作为数据信号供给到数据线314。不限于此，也可以是将数据信号Vsig分为多个信道并按每个信道供给数据信号的所谓的相展开的结构。
另外，构成为通过Y驱动器32a、32b这2个驱动器对显示面板3进行垂直扫描，通过X驱动器34a、34b、34c这3个驱动器进行水平扫描，但用于进行垂直扫描或水平扫描的驱动器数量只要是1个或多个即可。
显示面板3并不限于在像素中使用了液晶显示元件的液晶面板，也可以使用利用了有机发光元件的有机发光面板。

Claims (8)

1.一种定时控制器，其对显示面板的驱动电路进行控制，
该定时控制器具有：
延迟输出部，其输出基于第2脉冲相对于第1脉冲的延迟时间的延迟值，该第1脉冲与供给到所述显示面板的数据信号同步地生成，并被输出到所述驱动电路；以及
错误输出部，其对所述延迟值和阈值进行比较，根据该比较的结果输出错误信号，
所述第2脉冲是基于所述第1脉冲从所述驱动电路输出的脉冲。
2.根据权利要求1所述的定时控制器，其中，
所述第2脉冲是所述第1脉冲经过所述驱动电路传送后的脉冲。
3.根据权利要求1或2所述的定时控制器，其中，
所述延迟输出部是利用所述第2脉冲将对所述第1脉冲进行计数而得的计数值复位的计数电路，
所述错误输出部是对所述计数值和阈值进行比较的比较电路。
4.根据权利要求1或2所述的定时控制器，其中，
所述延迟输出部包含：
锁存电路，其利用所述第2脉冲对所述第1脉冲的计数值进行锁存；以及
差分电路，其输出所述锁存电路的输出与所述计数值的差分值，
所述错误输出部是对所述差分值和阈值进行比较的比较电路。
5.根据权利要求1所述的定时控制器，其中，
所述显示面板具有多条扫描线，
所述第1脉冲是指定开始所述驱动电路的垂直扫描的信号，
所述驱动电路根据依次传送了所述第1脉冲的信号来驱动所述多条扫描线。
6.根据权利要求1所述的定时控制器，其中，
所述显示面板具有多条数据线，
所述第1脉冲是指定开始所述驱动电路的水平扫描的信号，
所述驱动电路根据依次传送了所述第1脉冲的信号来驱动所述多条数据线。
7.根据权利要求1所述的定时控制器，其中，
所述阈值是可变更的。
8.一种显示装置，该显示装置具有：
权利要求1至7中的任意一项所述的定时控制器；以及
所述显示面板，其包含所述驱动电路。
CN202010110990.XA 2019-02-26 2020-02-24 定时控制器和显示装置 Active CN111613159B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-032211 2019-02-26
JP2019032211A JP2020134890A (ja) 2019-02-26 2019-02-26 タイミングコントローラーおよび表示装置

Publications (2)

Publication Number Publication Date
CN111613159A CN111613159A (zh) 2020-09-01
CN111613159B true CN111613159B (zh) 2023-11-28

Family

ID=72141779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010110990.XA Active CN111613159B (zh) 2019-02-26 2020-02-24 定时控制器和显示装置

Country Status (3)

Country Link
US (1) US11210984B2 (zh)
JP (1) JP2020134890A (zh)
CN (1) CN111613159B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210109777A1 (en) * 2019-10-09 2021-04-15 Ross Video Limited Systems and methods of computer system monitoring and control
JP7079027B2 (ja) * 2020-08-07 2022-06-01 株式会社ニューギン 遊技機
JP7079025B2 (ja) * 2020-08-07 2022-06-01 株式会社ニューギン 遊技機
JP7079026B2 (ja) * 2020-08-07 2022-06-01 株式会社ニューギン 遊技機

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003319015A (ja) * 2002-04-24 2003-11-07 Ando Electric Co Ltd 多機能測定システム及び波形測定方法
JP2007286305A (ja) * 2006-04-17 2007-11-01 Seiko Epson Corp 駆動回路、駆動方法、電気光学装置及び電子機器
JP2008152023A (ja) * 2006-12-18 2008-07-03 Seiko Epson Corp 表示ドライバ、ブリッジ回路、電気光学装置及び電子機器
CN102118024A (zh) * 2009-12-30 2011-07-06 上海天马微电子有限公司 静电防护电路、液晶显示面板的静电防护电路及其阵列
CN103165095A (zh) * 2013-03-29 2013-06-19 深圳市华星光电技术有限公司 一种液晶面板的驱动电路、液晶面板和一种驱动方法
JP2016070998A (ja) * 2014-09-27 2016-05-09 株式会社Ｊｖｃケンウッド 表示装置、表示方法及び表示プログラム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5762330B2 (ja) 2012-02-07 2015-08-12 シャープ株式会社 駆動制御装置、それを備える表示装置、および駆動制御方法
KR102336702B1 (ko) * 2015-06-12 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP6880594B2 (ja) * 2016-08-10 2021-06-02 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
JP2018109705A (ja) 2017-01-05 2018-07-12 三菱電機株式会社 ドライバｉｃ、および、液晶表示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003319015A (ja) * 2002-04-24 2003-11-07 Ando Electric Co Ltd 多機能測定システム及び波形測定方法
JP2007286305A (ja) * 2006-04-17 2007-11-01 Seiko Epson Corp 駆動回路、駆動方法、電気光学装置及び電子機器
JP2008152023A (ja) * 2006-12-18 2008-07-03 Seiko Epson Corp 表示ドライバ、ブリッジ回路、電気光学装置及び電子機器
CN102118024A (zh) * 2009-12-30 2011-07-06 上海天马微电子有限公司 静电防护电路、液晶显示面板的静电防护电路及其阵列
CN103165095A (zh) * 2013-03-29 2013-06-19 深圳市华星光电技术有限公司 一种液晶面板的驱动电路、液晶面板和一种驱动方法
JP2016070998A (ja) * 2014-09-27 2016-05-09 株式会社Ｊｖｃケンウッド 表示装置、表示方法及び表示プログラム

Also Published As

Publication number Publication date
JP2020134890A (ja) 2020-08-31
CN111613159A (zh) 2020-09-01
US11210984B2 (en) 2021-12-28
US20200273391A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
CN111613159B (zh) 定时控制器和显示装置
KR100704210B1 (ko) 액정 패널 구동 회로 및 액정 표시 장치
US8149204B2 (en) Gate driver with error blocking mechanism, method of operating the same, and display device having the same
JP2007192982A (ja) アクティブマトリクス表示装置、およびそのタイミング制御用半導体装置
KR20100081760A (ko) 표시 장치 및 표시 장치의 구동 회로
US20150042395A1 (en) Source driver and method to reduce peak current therein
US7719509B2 (en) Driver for liquid crystal display
CN107871481B (zh) 接口电路
JP2007249106A (ja) 画像表示装置
US10388243B2 (en) Driving system and method for driving display panel and display device thereof
US20030151585A1 (en) Liquid crystal display having data driver and gate driver
JP2009058685A (ja) パネル表示装置、およびパネル異常検知方法
US20070159440A1 (en) Data line driver circuits and methods for internally generating a frame recognition signal
CN112216239A (zh) 源极驱动器和显示装置
US11636820B2 (en) Interface circuit, source driver, and display device
JP2008180830A (ja) 表示装置
CN112908275B (zh) 数据信号线驱动电路和具备其的液晶显示装置
US20060132475A1 (en) Gate driving device with current overdrive protection and method thereof
JP5299734B2 (ja) 画像処理方法、画像表示装置及びそのタイミングコントローラ
US20090167742A1 (en) Display Device Driving Circuit, Data Signal Line Driving Circuit, and Display Device
JP2010096785A (ja) 表示駆動回路及びテスト方法
US11996029B2 (en) Display device and power management device for supplying power to display device
US20210104203A1 (en) Display device and drive method thereof
KR100750452B1 (ko) 표시 디바이스용 제어 신호의 검사 방법 및 검사 장치와이 검사 기능을 구비한 표시 장치
KR100976556B1 (ko) 타이밍 콘트롤러의 검사장치 및 이를 이용한 타이밍콘트롤러의 검사방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant