CN111611199B - 一种Soc芯片性能和功耗的优化方法、装置、设备和介质 - Google Patents

一种Soc芯片性能和功耗的优化方法、装置、设备和介质 Download PDF

Info

Publication number
CN111611199B
CN111611199B CN202010299772.5A CN202010299772A CN111611199B CN 111611199 B CN111611199 B CN 111611199B CN 202010299772 A CN202010299772 A CN 202010299772A CN 111611199 B CN111611199 B CN 111611199B
Authority
CN
China
Prior art keywords
performance
hardware
key area
power consumption
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010299772.5A
Other languages
English (en)
Other versions
CN111611199A (zh
Inventor
陈谋春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN202010299772.5A priority Critical patent/CN111611199B/zh
Publication of CN111611199A publication Critical patent/CN111611199A/zh
Application granted granted Critical
Publication of CN111611199B publication Critical patent/CN111611199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种Soc芯片性能和功耗的优化方法、装置、设备和介质，让上层应用注册一个关键区，并提供这个关键区期望耗时门限值o和所用到的硬件资源列表；当关键区启动后，遍历硬件资源列表，统计关键区的耗时t，算出每个硬件的运行时间rn，获取前面j个统计关键区的耗时t，做加权平均后得到一个加权耗时T；如果T>o，说明性能不足，则找出运行时间rn最大的那个硬件，将其性能提高一个档位；反之，如果T<o，说明性能足够，则找出运行时间rn最小的那个硬件，将其性能降低一个档位。从而能根据上层应用运行时的关键硬件资源的运行特性来调整，达到特定应用场景较为精准的控制性能和功耗，既能满足需求又能节省功耗。

Description

一种Soc芯片性能和功耗的优化方法、装置、设备和介质
技术领域
本发明涉及计算机技术领域，特别涉及一种Soc芯片性能和功耗的优化方法、装置、设备和介质。
背景技术
对于Soc芯片来说，性能和功耗本身是矛盾的，因为提高性能的方法主要是提高频率，这经常需要同步提高电压才能保证稳定，此时静态和动态功耗都会上升；而功耗控制恰恰相反，需要降低电压和频率。要想均衡性能和功耗，只能动态做调整，目前主要的调整方案是根据负载来调整，驱动对硬件资源如cpu/vpu/gpu做定时采样，从而计算出单位时间内的负载(即占空比)，负载低于某个门限值时可以适当提高性能，反过来如果高于门限值则降低功耗。然而这种方案有如下缺点：
1、门限值不好调：对于不同应用场景，需要的性能不一样，所以门限值没法通用，需要根据场景去调整，而这个调整过程非常繁琐，太高会导致功耗浪费，太低的话性能又不够，最麻烦的是有些场景的性能需求不是固定的，例如游戏渲染，有些复杂场景需要更高的性能，有些简单场景则更低的性能也能满足。
2、负载采样周期不好调：采样周期太长，无法及时调整性能功耗，反过来如果周期太短，则负载计算的代价太大。
3、缺乏精准调整能力：现在的负载采样通常是整个***范围，包括其他任务以及其他我们不关心的功能函数，所以功耗无法降到最低。
发明内容
本发明要解决的技术问题，在于提供一种Soc芯片性能和功耗的方法、装置、设备和介质，根据上层应用运行时的关键硬件资源的运行特性来调整，从而把性能较为精准的控制在满足特定应用场景的需求下，从而保证在满足需求的同时节省功耗。
第一方面，本发明提供了一种Soc芯片性能和功耗的优化方法，包括：
步骤S1、不同的上层应用分别注册一个关键区，并提供这个关键区期望耗时门限值o和所用到的硬件资源列表；
步骤S2、接着在关键区的起始位置设置用于调用关键区的起始函数，在结束位置设置用于调用关键区的调用结束函数；
步骤S3、上层应用对应的关键区启动后，遍历对应的硬件资源列表，统计关键区的耗时t和硬件资源列表中每个硬件的占空比i1，i2…in，通过公式rn＝t*in计算得出每个硬件的运行时间r1，r2…rn，其中，n为关键区硬件的数量；
步骤S4、然后获取前面j个统计关键区的耗时t，做加权平均后得到一个加权耗时T，判断T与o的大小，如果T>o，说明性能不足，反之，如果T<o，说明性能足够；
步骤S5、判断是否需要继续检测，若是，返回步骤S3，若否，进行下一步；
步骤S6、若连续检测到m次性能不足，则从r1，r2…rn中找出最大值，把最大值对应的硬件的性能提高一个档位；反之，若连续检测到m次性能足够，则从r1，r2…rn中找出最小值，把最小值所对应的硬件的性能降低一个档位，其中，m为可配置值。
第二方面，本发明提供了一种Soc芯片性能和功耗的优化装置，包括：
获取模块，用于在不同的上层应用分别注册一个关键区后，获取上层应用提供的关键区期望耗时门限值o和所用到的硬件资源列表；
标记模块，用于在关键区的起始位置设置用于调用关键区的起始函数，在结束位置设置用于调用关键区的调用结束函数；
统计模块，用于上层应用对应的关键区启动后，遍历对应的硬件资源列表，统计关键区的耗时t和硬件资源列表中每个硬件的占空比i1，i2…in，通过公式rn＝t*in计算得出每个硬件的运行时间r1，r2…rn，其中，n为关键区硬件的数量；
计算模块，用于获取前面j个统计关键区的耗时t，做加权平均后得到一个加权耗时T，判断T与o的大小，如果T>o，说明性能不足，反之，如果T<o，说明性能足够；
判断模块，用于判断是否需要继续检测，若是，返回步骤S3，若否，进行下一步；
处理模块，用于在判断模块连续检测到m次性能不足的前提下，从r1，r2…rn中找出最大值，把最大值对应的硬件的性能提高一个档位；反之，若判断模块连续检测到m次性能足够的前提下，从r1，r2…rn中找出最小值，把最小值所对应的硬件的性能降低一个档位，其中，m为可配置值。
第三方面，本发明提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现第一方面所述的方法。
第四方面，本发明提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现第一方面所述的方法。
本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：让上层应用注册一个关键区，并提供这个关键区期望耗时门限值o和所用到的硬件资源列表；当上层应用对应的关键区启动后，遍历对应的硬件资源列表，统计关键区的耗时t和硬件资源列表中每个硬件的占空比，从而算出每个硬件的运行时间rn，然后参考前面几次统计关键区的耗时t，做加权平均后得到一个加权耗时T；通过判断T与o的大小，如果T>o，则从r1,r2…rn中找出最大的那个，把其所对应硬件的性能提高一个档位；反之，如果T<o，则从r1,r2…rn中找出最小的那个，把其所对应硬件的性能降低一个档位。从而能根据上层应用运行时的关键硬件资源的运行特性来调整，达到特定应用场景较为精准的控制性能和功耗，既能满足需求又能节省功耗，特别适用于一些重复性很高的场景，如音视频录制和播放，常规ui渲染等。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明实施例一中方法中上层应用注册关键区的流程图；
图2为本发明实施例一中方法中上层应用启动关键区的流程图；
图3为本发明实施例一中方法中上层应用结束关键区的流程图；
图4为本发明实施例二中装置的结构示意图；
图5为本发明实施例三中电子设备的结构示意图；
图6本发明实施例四中介质的结构示意图。
具体实施方式
本申请实施例通过提供一种Soc芯片性能和功耗的方法、装置、设备和介质，根据上层应用运行时的关键硬件资源的运行特性来调整，从而把性能较为精准的控制在满足特定应用场景的需求下，以克服现有技术中无法精准控制性能和功耗的缺陷。
本申请实施例中的技术方案，总体思路如下：让上层应用注册一个关键区，并提供这个关键区期望耗时门限值o和所用到的硬件资源列表；当上层应用对应的关键区启动后，通过遍历对应的硬件资源列表，统计关键区的耗时t和硬件资源列表中每个硬件的占空比，从而算出每个硬件的运行时间rn，然后参考前面几次统计关键区的耗时t，做加权平均后得到一个加权耗时T；通过判断T与o的大小，如果T>o，说明性能不足，则找出运行时间rn最大的那个硬件，将其性能提高一个档位；反之，如果T<o，说明性能足够，则找出运行时间rn最小的那个硬件，将其性能降低一个档位。从而能根据上层应用运行时的关键硬件资源的运行特性来调整，达到特定应用场景较为精准的控制性能和功耗，既能满足需求又能节省功耗。
实施例一
本实施例提供一种Soc芯片性能和功耗的优化方法，如图1至图3所示，包括：
步骤S1、不同的上层应用分别注册一个关键区，并提供这个关键区期望耗时门限值o和所用到的硬件资源列表hw_list(例如cpu、gpu、vpu等)。本发明中的关键区是指：在应用程序或使用场景中，最关注其性能或功耗的区间。
例如：某个应用可以把起绘制函数标记为关键区，并且期望保持60fps的刷新性能，就可以设置关键区的期望耗时门限值o＝16.6ms，然后它的绘制过程用到了cpu和gpu，就可以把这两个硬件加到注册的硬件资源列表里，最后在绘制函数的起始和结束位置做一下关键区的起始和结束标记，这样一个关键区就注册完成了。
步骤S2、接着在关键区的起始位置设置用于调用关键区的起始函数，在结束位置设置用于调用关键区的调用结束函数。
步骤S3、上层应用对应的关键区启动后，遍历对应的硬件资源列表hw_list，通过底层驱动统计关键区的耗时t和硬件资源列表hw_list中每个硬件的占空比i1，i2…in，通过公式rn＝t*in计算得出每个硬件的运行时间r1，r2…rn，其中，n为关键区硬件的数量；
其中，每个硬件占空比是对应的PMU计数器算出来，这样可以占用很小的性能和功耗开销；且当计算得出每个硬件的运行时间r1，r2…rn时，将r1，r2…rn按从大到小的顺序排列，利于后续步骤中从r1，r2…rn中找出最大值或最小值；
步骤S4、然后获取前面j个统计关键区的耗时t，做加权平均后得到一个加权耗时T，判断T与o的大小，如果T>o，说明性能不足，反之，如果T<o，说明性能足够；
其中，所述j个统计关键区的耗时t的获取时为连续取值或间隔取值，连续取值比如可以从第1个取到第10个，或者从第55个取到82个，间隔取值比如可以每间隔3个或5个等取一个值，或随机选取，如取第5个、第8个，第20个或第100个等，但无论怎么取值，在做加权平均时，离当前时间越早的统计值权重越低，反之越高。
步骤S5、判断是否需要继续检测，若是，返回步骤S3，若否，进行下一步；
步骤S6、若连续检测到m次性能不足，则从r1，r2…rn中找出最大值，把最大值对应的硬件的性能提高一个档位；反之，若连续检测到m次性能足够，则从r1，r2…rn中找出最小值，把最小值所对应的硬件的性能降低一个档位。
其中，作为本实施例的一种更优的实现方式，所述步骤S1中，所述上层应用同时还提供性能优先启用模式，则步骤S6替换为：
步骤S6、若连续检测到m次性能不足，直接提高所述硬件资源列表中所有硬件的性能档位。
所述步骤S1中，所述上层应用同时还提供功耗优先启用模式，则步骤S6替换为：
步骤S6、若连续检测到m次性能足够，会直接降低所述硬件资源列表中所有硬件的性能档位。
其中，上述步骤中的m≥1，j≥1，且均为可配置值，用户可根据具体的需求进行配置。
基于同一发明构思，本申请还提供了与实施例一中的方法对应的装置，详见实施例二。
实施例二
在本实施例中提供了一种装置，如图3所示，包括：一种Soc芯片性能和功耗的优化装置，包括
获取模块，用于在不同的上层应用分别注册一个关键区后，获取上层应用提供的关键区期望耗时门限值o和所用到的硬件资源列表；
标记模块，用于在关键区的起始位置设置用于调用关键区的起始函数，在结束位置设置用于调用关键区的调用结束函数；
统计模块，用于上层应用对应的关键区启动后，遍历对应的硬件资源列表，统计关键区的耗时t和硬件资源列表中每个硬件的占空比i1，i2…in，通过公式rn＝t*in计算得出每个硬件的运行时间r1，r2…rn，其中，n为关键区硬件的数量；
其中，每个硬件占空比是对应的PMU计数器算出来，这样可以占用很小的性能和功耗开销；且当计算得出每个硬件的运行时间r1，r2…rn时，将r1，r2…rn按从大到小的顺序排列，利于后续步骤中从r1，r2…rn中找出最大值或最小值；
计算模块，用于获取前面j个统计关键区的耗时t，做加权平均后得到一个加权耗时T，判断T与o的大小，如果T>o，说明性能不足，反之，如果T<o，说明性能足够；
其中，所述j个统计关键区的耗时t的获取时为连续取值或间隔取值，连续取值比如可以从第1个取到第10个，或者从第55个取到82个，间隔取值比如可以每间隔3个取一个，或随机选取，如取第5个、第8个，第20个或第100个等，但无论怎么取值，在做加权平均时，离当前时间越早的统计值权重越低，反之越高。
判断模块，用于判断是否需要继续检测，若是，返回步骤S3，若否，进行下一步；
处理模块，用于在判断模块连续检测到m次性能不足的前提下，从r1，r2…rn中找出最大值，把最大值对应的硬件的性能提高一个档位；反之，若判断模块连续检测到m次性能足够的前提下，从r1，r2…rn中找出最小值，把最小值所对应的硬件的性能降低一个档位，其中，m为可配置值。
其中，作为本实施例的一种更优的实现方式(更为具体的实现方式)：
所述获取模块若同时获得所述上层应用提供的性能优先启用模式，则处理模块在判断模块在检测到连续m次性能不足时，直接提高所述硬件资源列表中所有硬件的性能档位；其中，m为可配置值。
所述获取模块若同时获得所述上层应用提供的功耗优先启用模式，则处理模块在判断模块在检测到连续m次性能足够时，直接降低所述硬件资源列表中所有硬件的性能档位；其中，m为可配置值。
由于本发明实施例二所介绍的装置，为实施本发明实施例一的方法所采用的装置，故而基于本发明实施例一所介绍的方法，本领域所属人员能够了解该装置的具体结构及变形，故而在此不再赘述。凡是本发明实施例一的方法所采用的装置都属于本发明所欲保护的范围。
基于同一发明构思，本申请提供了实施例一对应的电子设备实施例，详见实施例三。
实施例三
本实施例提供了一种电子设备，如图4所示，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时，可以实现实施例一中任一实施方式。
由于本实施例所介绍的电子设备为实施本申请实施例一中方法所采用的设备，故而基于本申请实施例一中所介绍的方法，本领域所属技术人员能够了解本实施例的电子设备的具体实施方式以及其各种变化形式，所以在此对于该电子设备如何实现本申请实施例中的方法不再详细介绍。只要本领域所属技术人员实施本申请实施例中的方法所采用的设备，都属于本申请所欲保护的范围。
基于同一发明构思，本申请提供了实施例一对应的存储介质，详见实施例四。
实施例四
本实施例提供一种计算机可读存储介质，如图5所示，其上存储有计算机程序，该计算机程序被处理器执行时，可以实现实施例一中任一实施方式。
本申请实施例中提供的技术方案，至少具有如下技术效果或优点：本申请根据上层应用运行时的关键硬件资源的运行特性来调整，达到特定应用场景较为精准的控制性能和功耗，既能满足需求又能节省功耗，特别适用于一些重复性很高的场景，如音视频录制和播放，常规ui渲染等。
本领域内的技术人员应明白，本发明的实施例可提供为方法、装置或***、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(***)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (10)

1.一种Soc芯片性能和功耗的优化方法，其特征在于：包括：
步骤S1、不同的上层应用分别注册一个关键区，并提供这个关键区期望耗时门限值o和所用到的硬件资源列表；
步骤S2、接着在关键区的起始位置设置用于调用关键区的起始函数，在结束位置设置用于调用关键区的调用结束函数；
步骤S3、上层应用对应的关键区启动后，遍历对应的硬件资源列表，统计关键区的耗时t和硬件资源列表中每个硬件的占空比i1，i2…in，通过公式rn＝t*in计算得出每个硬件的运行时间r1，r2…rn，其中，n为关键区硬件的数量；
步骤S4、然后获取前面j个统计关键区的耗时t，做加权平均后得到一个加权耗时T，判断T与o的大小，如果T>o，说明性能不足，反之，如果T<o，说明性能足够；
步骤S5、判断是否需要继续检测，若是，返回步骤S3，若否，进行下一步；
步骤S6、若连续检测到m次性能不足，则从r1，r2…rn中找出最大值，把最大值对应的硬件的性能提高一个档位；反之，若连续检测到m次性能足够，则从r1，r2…rn中找出最小值，把最小值所对应的硬件的性能降低一个档位，其中，m为可配置值。
2.根据权利要求1所述的一种Soc芯片性能和功耗的优化方法，其特征在于：所述步骤S1中，所述上层应用同时还提供性能优先启用模式，则步骤S6替换为：
步骤S6、若连续检测到m次性能不足，直接提高所述硬件资源列表中所有硬件的性能档位；其中，m为可配置值。
3.根据权利要求1所述的一种Soc芯片性能和功耗的优化方法，其特征在于：所述步骤S1中，所述上层应用同时还提供功耗优先启用模式，则步骤S6替换为：
步骤S6、若连续检测到m次性能足够，会直接降低所述硬件资源列表中所有硬件的性能档位；其中，m为可配置值。
4.根据权利要求1所述的一种Soc芯片性能和功耗的优化方法，其特征在于：
所述步骤S3中，每个硬件占空比是对应的PMU计数器算出来；且当计算得出每个硬件的运行时间r1，r2…rn时，将r1，r2…rn按从大到小的顺序排列；
所述步骤S4中，所述j个统计关键区的耗时t的获取时为连续取值或间隔取值，且做加权平均时，离当前时间越早的统计值权重越低，反之越高。
5.一种Soc芯片性能和功耗的优化装置，其特征在于：包括
获取模块，用于在不同的上层应用分别注册一个关键区后，获取上层应用提供的关键区期望耗时门限值o和所用到的硬件资源列表；
标记模块，用于在关键区的起始位置设置用于调用关键区的起始函数，在结束位置设置用于调用关键区的调用结束函数；
统计模块，用于上层应用对应的关键区启动后，遍历对应的硬件资源列表，统计关键区的耗时t和硬件资源列表中每个硬件的占空比i1，i2…in，通过公式rn＝t*in计算得出每个硬件的运行时间r1，r2…rn，其中，n为关键区硬件的数量；
计算模块，用于获取前面j个统计关键区的耗时t，做加权平均后得到一个加权耗时T，判断T与o的大小，如果T>o，说明性能不足，反之，如果T<o，说明性能足够；
判断模块，用于判断是否需要继续检测，若是，返回步骤S3，若否，进行下一步；
处理模块，用于在判断模块连续检测到m次性能不足的前提下，从r1，r2…rn中找出最大值，把最大值对应的硬件的性能提高一个档位；反之，若判断模块连续检测到m次性能足够的前提下，从r1，r2…rn中找出最小值，把最小值所对应的硬件的性能降低一个档位，其中，m为可配置值。
6.根据权利要求5所述的一种Soc芯片性能和功耗的优化装置，其特征在于：所述获取模块若同时获得所述上层应用提供的性能优先启用模式，则处理模块在判断模块在检测到连续m次性能不足时，直接提高所述硬件资源列表中所有硬件的性能档位；其中，m为可配置值。
7.根据权利要求5所述的一种Soc芯片性能和功耗的优化装置，其特征在于：所述获取模块若同时获得所述上层应用提供的功耗优先启用模式，则处理模块在判断模块在检测到连续m次性能足够时，直接降低所述硬件资源列表中所有硬件的性能档位；其中，m为可配置值。
8.根据权利要求5所述的一种Soc芯片性能和功耗的优化装置，其特征在于：
所述统计模块为硬件对应的PMU计数器；且当计算得出每个硬件的运行时间r1，r2…rn时，将r1，r2…rn按从大到小的顺序排列；
所述计算模块在做加权平均时，所述j个统计关键区的耗时t的获取时为连续取值或间隔取值，且离当前时间越早的统计值权重越低，反之越高。
9.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至4任一项所述的方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1至4任一项所述的方法。
CN202010299772.5A 2020-04-16 2020-04-16 一种Soc芯片性能和功耗的优化方法、装置、设备和介质 Active CN111611199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010299772.5A CN111611199B (zh) 2020-04-16 2020-04-16 一种Soc芯片性能和功耗的优化方法、装置、设备和介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010299772.5A CN111611199B (zh) 2020-04-16 2020-04-16 一种Soc芯片性能和功耗的优化方法、装置、设备和介质

Publications (2)

Publication Number Publication Date
CN111611199A CN111611199A (zh) 2020-09-01
CN111611199B true CN111611199B (zh) 2023-04-11

Family

ID=72199620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010299772.5A Active CN111611199B (zh) 2020-04-16 2020-04-16 一种Soc芯片性能和功耗的优化方法、装置、设备和介质

Country Status (1)

Country Link
CN (1) CN111611199B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114911537A (zh) * 2022-05-10 2022-08-16 声呐天空资讯顾问有限公司 参数配置方法及***、存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604287A (zh) * 2009-07-14 2009-12-16 浪潮电子信息产业股份有限公司 一种基于硬件计数器获取性能数据实现动态优化服务器性能的方法
CN103455714A (zh) * 2013-08-20 2013-12-18 西安电子科技大学 基于FPGA的DPR SoC自重构***的耗时计算方法及应用
CN105573885A (zh) * 2015-10-30 2016-05-11 北京中电华大电子设计有限责任公司 一种监测并统计底层硬件行为的方法及装置
CN110618746A (zh) * 2019-08-12 2019-12-27 福州瑞芯微电子股份有限公司 基于显示处理逻辑的soc功耗和性能优化装置和方法
CN110633194A (zh) * 2019-09-26 2019-12-31 中国民用航空总局第二研究所 一种硬件资源在特定环境下的性能评估方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070124618A1 (en) * 2005-11-29 2007-05-31 Aguilar Maximino Jr Optimizing power and performance using software and hardware thermal profiles
US20100162256A1 (en) * 2008-12-18 2010-06-24 Alexander Branover Optimization of application power consumption and performance in an integrated system on a chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101604287A (zh) * 2009-07-14 2009-12-16 浪潮电子信息产业股份有限公司 一种基于硬件计数器获取性能数据实现动态优化服务器性能的方法
CN103455714A (zh) * 2013-08-20 2013-12-18 西安电子科技大学 基于FPGA的DPR SoC自重构***的耗时计算方法及应用
CN105573885A (zh) * 2015-10-30 2016-05-11 北京中电华大电子设计有限责任公司 一种监测并统计底层硬件行为的方法及装置
CN110618746A (zh) * 2019-08-12 2019-12-27 福州瑞芯微电子股份有限公司 基于显示处理逻辑的soc功耗和性能优化装置和方法
CN110633194A (zh) * 2019-09-26 2019-12-31 中国民用航空总局第二研究所 一种硬件资源在特定环境下的性能评估方法

Also Published As

Publication number Publication date
CN111611199A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
CN110199241B (zh) 自适应功率控制环路
CN107924225B (zh) 用于动态地调整存储器状态转变定时器的***和方法
CN106941563A (zh) 一种移动终端刷新率的控制方法、装置及移动终端
CN104615415B (zh) 一种信息处理方法及电子设备
CN106533599B (zh) 修改时钟信号的控制器和方法、同步装置
US20130283277A1 (en) Thread migration to improve power efficiency in a parallel processing environment
CN103605500B (zh) 利用一个或多个约束计算设备的设置的***、方法
CN110941325B (zh) 处理器的调频方法及装置、计算设备
US10459873B2 (en) Method for adaptively adjusting framerate of graphic processing unit and computer system using thereof
EP2551767A1 (en) Method and device for adjusting clock interrupt cycle
CN111611199B (zh) 一种Soc芯片性能和功耗的优化方法、装置、设备和介质
US20100031266A1 (en) System and method for determining a number of threads to maximize utilization of a system
CN108648259A (zh) 图像绘制方法、装置、存储介质及智能终端
CN110851297A (zh) 一种接口抖动状态的处理方法、装置、***及介质
US10725525B2 (en) Method of operating system-on-chip, system-on-chip performing the same and electronic system including the same
US20160098339A1 (en) Smart power scheduling for user-directed battery duration
JP2017528851A (ja) プロデューサ／コンシューマワークロードシリアライゼーションの検出に基づいたプロセッサ状態制御
CN109669528B (zh) 终端的处理组件控制方法、装置、计算机设备及存储介质
CN105094295B (zh) 一种信息处理方法及电子设备
EP3330853B1 (en) Method and system for controlling operation unit, and computer storage medium
JP2004062405A (ja) 省電力制御方法、省電力制御装置、プログラム及び記録媒体
CN113439252A (zh) 终端控制方法、装置、存储介质及电子设备
US9971721B2 (en) Method and apparatus for controlling performance of electronic device
TWI699688B (zh) 高報點率的觸控資訊處理方法及利用其之觸控系統和電子裝置
WO2023201617A1 (zh) 显示控制方法、显示装置和可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant after: Ruixin Microelectronics Co.,Ltd.

Address before: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant before: FUZHOU ROCKCHIP ELECTRONICS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant