CN110618746A - 基于显示处理逻辑的soc功耗和性能优化装置和方法 - Google Patents

Abstract

本发明提供一种基于显示处理逻辑的SOC功耗和性能优化装置和方法，装置包括：SOC屏幕显示控制、处理逻辑单元，用于将所述SOC***内存中对应显示图层1～N的显示数据取出后进行处理、合成后，然后逐行输出到所述外部显示屏；SOC数据总线性能控制单元，用于控制所述SOC屏幕显示控制、处理逻辑单元从所述SOC***内存中取数据过程中的总线性能，该总线性能包括SOC数据总线优先级；以及SOC CLOCK控制单元，实时控制CLOCK频率高低切换及CLOCK开关，使所述SOC屏幕显示控制、处理逻辑单元对应的CLOCK频率与显示图层1～N的显示数据量相匹配，从而达到改善功耗及提升性能的目的。

Description

基于显示处理逻辑的soc功耗和性能优化装置和方法

技术领域

本发明涉及一种操作***的soc功耗和性能优化装置和方法。

背景技术

目前主流操作***(比如：android)在进行图像显示处理时都是采用多图层的绘制方式，对应的在SOC的屏幕显示处理逻辑设计上也采用相同的多图层处理方式。

目前主流操作***往往是按照各图层的最大数据情况来设置数据总线和处理单元的频率以及优先级，这样会导致总线和处理单元一直处于高优先级和高频率，最终对***的功耗和性能产生很大的影响，然而，目前仍没有很好的解决方案出现。

发明内容

本发明要解决的技术问题，在于提供一种基于显示处理逻辑的soc功耗和性能优化装置和方法，通过当前显示需要的图层数量，各图层需要的数据量和图层当前的处理情况来动态调节显示单元和数据总线的频率及优先级，达到改善功耗及提升性能的目的。

本发明装置是这样实现的：一种基于显示处理逻辑的SOC功耗和性能优化装置，包括：

SOC屏幕显示控制、处理逻辑单元，一端通过数据总线连接SOC***内存，另一端连接外部显示屏；用于将所述SOC***内存中对应显示图层1～N的显示数据取出后进行处理、合成后，然后逐行输出到所述外部显示屏；

SOC数据总线性能控制单元，连接于所述数据总线上，用于控制所述SOC屏幕显示控制、处理逻辑单元从所述SOC***内存中取数据过程中的总线性能，该总线性能包括SOC数据总线优先级；以及

SOC CLOCK控制单元，连接于所述SOC屏幕显示控制、处理逻辑单元，实时控制所述SOC屏幕显示控制、处理逻辑单元对应的CLOCK频率高低切换，使所述SOC屏幕显示控制、处理逻辑单元对应的CLOCK频率与显示图层1～N的显示数据量相匹配；

其中，当所述SOC屏幕显示控制、处理逻辑单元发现需要处理合成的显示图层数量会增加或有显示图层的处理难度会增加时，控制所述SOC CLOCK控制单元预先提高频率，并控制所述SOC数据总线性能控制单元预先提高总线性能；

反之，当所述SOC屏幕显示控制、处理逻辑单元发现需要处理合成的显示图层数量会减少或有显示图层的处理难度会减小时，控制所述SOC CLOCK控制单元降低频率，并控制所述SOC数据总线性能控制单元降低总线性能。

进一步的，当所述SOC屏幕显示控制、处理逻辑单元发现需要处理合成的显示图层数量会增加或有显示图层的处理难度会增加时，还预先打开新增显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟；

反之，当所述SOC屏幕显示控制、处理逻辑单元发现需要处理合成的显示图层数量会减少或有显示图层的处理难度会减小时，还关闭减少的显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟。

进一步的，所述SOC屏幕显示控制、处理逻辑单元具有N个控制处理逻辑电路，每个控制处理逻辑电路对应控制处理一个所述显示图层；

当所述SOC屏幕显示控制、处理逻辑单元要打开或关闭显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟时，则通过打开或关闭显示图层对应的所述控制处理逻辑电路的控制处理逻辑、数据缓存逻辑及对应的时钟。

本发明方法是这样实现的：一种基于显示处理逻辑的SOC功耗和性能优化方法，包括如下步骤：

S1、将所述SOC***内存中对应显示图层1～N的显示数据取出进行处理、合成后，然后逐行输出到所述外部显示屏。

S2、当预先检测到发送给外部显示屏的数据需要处理合成的显示图层数量会增加或有显示图层的处理难度会增加时，预先提高对显示数据取出和处理的频率，并预先提高总线性能；

反之，当检测到发送给外部显示屏的数据需要处理合成的图层数量已经减少或有显示图层的处理难度已经减小时，降低对显示数据取出和处理的频率，并降低总线性能。

进一步的，当预先检测到发送给外部显示屏的数据需要处理合成的显示图层数量会增加或有显示图层的处理难度会增加时，还预先打开新增显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟；

反之，当检测到发送给外部显示屏的数据需要处理合成的图层数量已经减少或有显示图层的处理难度已经减小时，还关闭减少的显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟。

本发明具有如下优点：本发明通过当前显示需要的图层数量，各图层需要的数据量和图层当前的处理情况来动态调节显示单元和数据总线的频率及优先级，达到改善功耗及提升性能的目的。而且本发明方法既可以通过硬件来实现，也可以通过软件来实现。

附图说明

下面参照附图结合实施例对本发明作进一步的说明。

图1为本发明优化装置的电路原理结构框图。

图2为本发明一实施例各个显示图层的***内存的显示数据层次图。

图3为本发明另一实施例各个显示图层的***内存的显示数据层次图。

具体实施方式

请参阅图1所示，本发明的基于显示处理逻辑的SOC功耗和性能优化装置，其硬件电路结构，包括SOC屏幕显示控制、处理逻辑单元，SOC数据总线性能控制单元，以及SOCCLOCK控制单元；

所述SOC屏幕显示控制、处理逻辑单元，一端通过数据总线连接SOC***内存，另一端连接外部显示屏；用于将所述SOC***内存中对应显示图层1～N的显示数据取出后进行处理、合成后，然后逐行输出到所述外部显示屏；具体的，所述SOC屏幕显示控制、处理逻辑单元内部可针对每个显示图层对应设置一个控制处理逻辑电路，共有N个控制处理逻辑电路，每个控制处理逻辑电路对应控制处理一个所述显示图层。

所述SOC数据总线性能控制单元，连接于所述数据总线上，用于控制所述SOC屏幕显示控制、处理逻辑单元从所述SOC***内存中取数据过程中的总线性能，该总线性能主要包括SOC数据总线优先级；以及

所述SOC CLOCK控制单元，连接于所述SOC屏幕显示控制、处理逻辑单元，实时控制所述SOC屏幕显示控制、处理逻辑单元对应的CLOCK频率高低切换，使所述SOC屏幕显示控制、处理逻辑单元对应的CLOCK频率与显示图层1～N的显示数据量相匹配；

其中，当所述SOC屏幕显示控制、处理逻辑单元发现需要处理合成的显示图层数量会增加或有显示图层的处理难度会增加时，控制所述SOC CLOCK控制单元预先提高频率，并控制所述SOC数据总线性能控制单元预先提高总线性能；还预先打开新增显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟；

反之，当所述SOC屏幕显示控制、处理逻辑单元发现需要处理合成的显示图层数量会减少或有显示图层的处理难度会减小时，控制所述SOC CLOCK控制单元降低频率，并控制所述SOC数据总线性能控制单元降低总线性能。还关闭减少的显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟。

其中，当所述SOC屏幕显示控制、处理逻辑单元要打开或关闭显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟时，则通过打开或关闭显示图层对应的所述控制处理逻辑电路的控制处理逻辑、数据缓存逻辑及对应的时钟。

本发明的基于显示处理逻辑的SOC功耗和性能优化方法，包括如下步骤：

S1、将所述SOC***内存中对应显示图层1～N的显示数据取出进行处理、合成后，然后逐行输出到所述外部显示屏。

S2、当预先检测到发送给外部显示屏的数据需要处理合成的显示图层数量会增加或有显示图层的处理难度会增加时，预先提高对显示数据取出和处理的频率，并预先提高总线性能；还预先打开新增显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟；

反之，当检测到发送给外部显示屏的数据需要处理合成的图层数量已经减少或有显示图层的处理难度已经减小时，降低对显示数据取出和处理的频率，并降低总线性能。还关闭减少的显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟。

本发明的基于显示处理逻辑的SOC功耗和性能优化方法既可以通过硬件电路(如可以是如图1所示的电路装置)实现，也可能通过软件来实现。

下面参照附图结合具体实施例对本发明作进一步的说明，且为便于描述，以下显示图层简称为图层，显示数据简单为数据：

实施例一

如图2所示，为本发明一实施例各个显示图层的***内存的显示数据层次图。其图层1对应着整个屏幕的显示数据，这里外部显示屏是宽高为2160*4096的屏幕，图层2表示2160*4096中的一块区域，即从第120行开始，180行结束，图层3和图层2表示类似。图中，

位置1表示的区域情况是：只需要显示图层1的情况，所以这个区域只需要处理图层1的数据。由于SOC屏幕显示控制、处理逻辑单元对一个图层中一行的数据处理时可能会用到这一行上下Y(Y大于等于1)行的数据，所以位置1需要的内存数据为2160*Y个像素点的数据。

位置2所在的区域情况是：需要显示图层1和图层2的数据，显示数据为两个图层各一行数据，总的数据为2行，因此需要的内存数据为2160*Y*2的像素点。

位置3所在的区域情况是：需要显示图层1、图层2和图层3的数据，显示数据为三个图层各一行数据，总的数据为3行，因此需要的内存数据为2160*Y*3的像素点。

可见，对应位置3需要的内存数据带宽最高，假设需要最高的频率为FREQ1。数据总线的总线性能(如：数据优先级)需要设置为最高。

对于位置1对应的区域，由于相对位置3而言，数据少了2/3，所以对应的频率可以调整为FREQ3，频率降低后对应的电压可以同步降低，并且可以关闭(关闭clock等常用功耗控制方法)图层2、图层3相关的处理逻辑、缓存逻辑以节省功耗。数据总线的总线性能可以适当降低(可以在降低频率的情况下降低总线性能，也可以直接降低总线性能)，这样***其他模块(如cpu、gpu、视频编解码模块)可以更容易获取到数据，提高***性能。

对于位置2对应的区域，由于相对位置3而言，数据少了1/3，对应的频率可以调整为FREQ2，频率降低后对应的电压可以同步降低；并且可以关闭(关闭clock等常用功耗控制方法)图层3相关的处理逻辑、缓存逻辑以节省功耗。数据总线的总线性能可以进一步降低(可以在降低频率的情况下降低总线性能，也可以直接降低总线性能)，这样***其他模块(如cpu、gpu、视频编解码模块)可以更容易获取到数据，提高***性能。

对于位置1对应的区域只有一个图层-图层1，虽然数据量相对于多个图层叠加上少，但是当SOC屏幕显示控制、处理逻辑单元检测到进行图层1处理时获取数据跟不上处理要求时，说明整个***内存繁忙，这就需要将频率从FREQ3恢复到FREQ1或FREQ2。

上面对于每个图层需要Y行的数据只是为了说明方便，实际使用上可能一个图层数据处理时同时需要上下Y(Y大于等于1，不同的算法，Y的取值不同，如缩放算法，则Y＝4)行的数据。

根据本发明，图2所示实施例的处理流程如下：

SOC屏幕显示控制、处理逻辑单元处理显示数据时，从图层1的第1行开始，处理时发现只有图层1一个图层需要进行处理，SOC屏幕显示控制、处理逻辑单元可以控制SOCCLOCK控制单元降低频率进而可以降低对应的电压；SOC屏幕显示控制、处理逻辑单元控制SOC数据总线性能控制单元降低总线性能(如降低优先级)配置；同时SOC屏幕显示控制、处理逻辑单元也可以选择关闭图层2～3的控制逻辑、数据缓存逻辑及对应的时钟。

假设在图层1和图层2交叠行范围为第120～180行，SOC屏幕显示控制、处理逻辑单元在处理到119行时，预先检查到后面第一行(这里以提前一行检查为例，也可以提前多行检查，如在处理到第115行时检查到后面第5行)需要的图层数会增加进而数据会增加，这时SOC屏幕显示控制、处理逻辑单元需要控制SOC CLOCK控制单元预先提高频率，通知电压控制模块提高电压，控制SOC数据总线性能控制单元适当提高总线性能；SOC屏幕显示控制、处理逻辑单元控制SOC CLOCK控制单元打开图层2对应的控制逻辑、数据缓存逻辑及对应的时钟等。

SOC屏幕显示处理逻辑在处理到181行时发现从之前的两个图层变为一个图层了(图层2从第120行开始显示到180行结束)，可以降低频率进而可以降低对应的电压；降低总线性能(如降低优先级)配置；同时也可以选择关闭图层2～3的控制逻辑、数据缓存逻辑的时钟。

上面涉及的几种处理：降低频率进而可以降低对应的电压、降低总线性能(如降低优先级)配置、关闭图层2的控制逻辑、数据缓存逻辑的时钟。可以根据***具体需求进行选择配置。如果希望降低功耗可以降低频率进而可以降低对应的电压、关闭图层2的控制逻辑、数据缓存逻辑的时钟。如果希望改善***其他模块如(cpu、gpu、视频编解码模块)总线性能可以不降低频率电压，只是降低本模块的总线性能(如降低优先级)配置。

实施例二

如图3所示，为另一实施例各个显示图层的***内存的显示数据层次图。

对于图3中位置2，虽然也是图层1和图层2两层数据，但是图层1一行为2160个像素点的数据，但是进入图层2，图层2一行只有60个点的像素，总的像素量为Y*2160+Y*60，数据量没有太大增加，所以频率、数据总线的总线性能可以保持不变，不需要提高频率，如果图层2时钟已经关闭，只需要提前恢复图层2的时钟即可。对于数据量增加多少需要提高频率的阈值，***可以通过实际测试后进行配置，比如：测试数据增加20％需要提高频率还是增加40％需要提高频率才会不影响显示效果及性能。

虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (5)

1.一种基于显示处理逻辑的SOC功耗和性能优化装置，其特征在于：包括：

SOC屏幕显示控制、处理逻辑单元，一端通过数据总线连接SOC***内存，另一端连接外部显示屏；用于将所述SOC***内存中对应显示图层1～N的显示数据取出后进行处理、合成后，然后逐行输出到所述外部显示屏；

SOC数据总线性能控制单元，连接于所述数据总线上，用于控制所述SOC屏幕显示控制、处理逻辑单元从所述SOC***内存中取数据过程中的总线性能，该总线性能包括SOC数据总线优先级；以及

SOC CLOCK控制单元，连接于所述SOC屏幕显示控制、处理逻辑单元，实时控制所述SOC屏幕显示控制、处理逻辑单元对应的CLOCK频率高低切换，使所述SOC屏幕显示控制、处理逻辑单元对应的CLOCK频率与显示图层1～N的显示数据量相匹配；

其中，当所述SOC屏幕显示控制、处理逻辑单元发现需要处理合成的显示图层数量会增加或有显示图层的处理难度会增加时，控制所述SOC CLOCK控制单元预先提高频率，并控制所述SOC数据总线性能控制单元预先提高总线性能；

反之，当所述SOC屏幕显示控制、处理逻辑单元发现需要处理合成的显示图层数量会减少或有显示图层的处理难度会减小时，控制所述SOC CLOCK控制单元降低频率，并控制所述SOC数据总线性能控制单元降低总线性能。

2.根据权利要求1所述的一种基于显示处理逻辑的soc功耗和性能优化装置，其特征在于：

当所述SOC屏幕显示控制、处理逻辑单元发现需要处理合成的显示图层数量会增加或有显示图层的处理难度会增加时，还预先打开新增显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟；

反之，当所述SOC屏幕显示控制、处理逻辑单元发现需要处理合成的显示图层数量会减少或有显示图层的处理难度会减小时，还关闭减少的显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟。

3.根据权利要求2所述的一种基于显示处理逻辑的soc功耗和性能优化装置，其特征在于：所述SOC屏幕显示控制、处理逻辑单元具有N个控制处理逻辑电路，每个控制处理逻辑电路对应控制处理一个所述显示图层；

当所述SOC屏幕显示控制、处理逻辑单元要打开或关闭显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟时，则通过打开或关闭显示图层对应的所述控制处理逻辑电路的控制处理逻辑、数据缓存逻辑及对应的时钟。

4.一种基于显示处理逻辑的SOC功耗和性能优化方法，其特征在于：包括如下步骤：

S1、将所述SOC***内存中对应显示图层1～N的显示数据取出进行处理、合成后，然后逐行输出到所述外部显示屏。

S2、当预先检测到发送给外部显示屏的数据需要处理合成的显示图层数量会增加或有显示图层的处理难度会增加时，预先提高对显示数据取出和处理的频率，并预先提高总线性能；

反之，当检测到发送给外部显示屏的数据需要处理合成的图层数量已经减少或有显示图层的处理难度已经减小时，降低对显示数据取出和处理的频率，并降低总线性能。

5.根据权利要求4所述的一种基于显示处理逻辑的SOC功耗和性能优化方法，其特征在于：

当预先检测到发送给外部显示屏的数据需要处理合成的显示图层数量会增加或有显示图层的处理难度会增加时，还预先打开新增显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟；

反之，当检测到发送给外部显示屏的数据需要处理合成的图层数量已经减少或有显示图层的处理难度已经减小时，还关闭减少的显示图层对应的控制处理逻辑、数据缓存逻辑及对应的时钟。