CN111593323B - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN111593323B
CN111593323B CN202010103393.4A CN202010103393A CN111593323B CN 111593323 B CN111593323 B CN 111593323B CN 202010103393 A CN202010103393 A CN 202010103393A CN 111593323 B CN111593323 B CN 111593323B
Authority
CN
China
Prior art keywords
forming
film
frequency power
supplied
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010103393.4A
Other languages
English (en)
Other versions
CN111593323A (zh
Inventor
八幡橘
大桥直史
高崎唯史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN111593323A publication Critical patent/CN111593323A/zh
Application granted granted Critical
Publication of CN111593323B publication Critical patent/CN111593323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0207—Driving circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0688—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction with foil-type piezoelectric elements, e.g. PVDF
    • B06B1/0696—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction with foil-type piezoelectric elements, e.g. PVDF with a plurality of electrodes on both sides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00658—Treatments for improving the stiffness of a vibrating element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/042—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material including a refractory ceramic layer, e.g. refractory metal oxides, ZrO2, rare earth oxides
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/22—Details, e.g. general constructional or apparatus details
    • G01N29/24—Probes
    • G01N29/2406—Electrostatic or capacitive probes, e.g. electret or cMUT-probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4483—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Micromachines (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。本发明的课题在于针对构成为具有振动的膜的半导体器件，提供使该膜对振动的耐受性提高的技术。作为形成可振动绝缘膜的工序，至少具备形成第一硅氧化膜的工序、形成第一硅氮化膜的工序、形成第二硅氧化膜的工序、和形成第二硅氮化膜的工序，使用下述衬底处理装置进行上述各工序，所述衬底处理装置构成为对具有上部电极及下部电极的处理室进行气体供给，并且构成为利用开关切换来选择性地对上部电极和下部电极中的各自供给高频电力或低频电力中的任一者。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
近年来，用超声波对人体内进行诊断的超声波诊断装置正被使用。超声波诊断装置中，使用作为超声波换能器发挥功能的CMUT(电容式微机械超声波换能器，CapacitiveMicromachined Ultrasonic Transducer)器件。就CMUT器件而言，其利用作为半导体制造技术的一种的MEMS(微机电***，Micro Electro Mechanical System)技术而形成，且构成为：具有薄膜结构(membrane structure)的振动膜，通过使该振动膜振动，从而向外部发射超声波或者检测来自外部的超声波(例如，参见专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2016-072661号公报
发明内容
发明要解决的课题
CMUT器件中，振动膜反复振动很多次，因而支撑该振动膜的薄膜结构可能劣化。薄膜结构的劣化会导致例如对置电极彼此的接触(其由振动膜的弯曲带来)等，因而可能导致产生CMUT器件的不良情况。
本发明针对如CMUT器件这样构成为具有振动的膜的半导体器件，提供使该膜对振动的耐受性提高的技术。
用于解决课题的手段
根据一个方式，提供下述技术，其为涉及制造具有可振动绝缘膜的半导体器件的技术，其中，
作为形成上述绝缘膜的工序，至少具备形成第一硅氧化膜的工序、形成第一硅氮化膜的工序、形成第二硅氧化膜的工序、和形成第二硅氮化膜的工序，
使用下述衬底处理装置进行上述各工序，所述衬底处理装置构成为对具有上部电极及下部电极的处理室进行气体供给，并且构成为利用开关切换来来选择性地对上述上部电极和上述下部电极中的各自供给高频电力或低频电力中的任意，
在上述形成第一硅氧化膜的工序中，对上述处理室供给含硅气体和含氧气体，并且以对上述上部电极供给高频电力且对上述下部电极供给低频电力的方式进行开关切换，
在上述形成第一硅氮化膜的工序中，对上述处理室供给含硅气体和含氮气体，并且以对上述上部电极供给高频电力且对上述下部电极供给低频电力的方式进行开关切换，
在上述形成第二硅氧化膜的工序中，对上述处理室供给含硅气体和含氧气体，并且以对上述上部电极供给低频电力且对上述下部电极供给高频电力的方式进行开关切换，
在上述形成第二硅氮化膜的工序中，对上述处理室供给含硅气体和含氮气体，并且以对上述上部电极供给低频电力且对上述下部电极供给高频电力的方式进行开关切换。
发明的效果
根据本发明涉及的技术，针对构成为具有振动的膜的半导体器件，能够使该膜对振动的耐受性提高。
附图说明
[图1]为示出作为半导体器件的一种的CMUT器件的构成例的截面图。
[图2]为示意性地示出本发明的一个实施方式涉及的衬底处理装置的概略构成例的侧截面图。
[图3]为示意性地示出本发明的一个实施方式涉及的衬底处理装置所具有的气体供给部的构成例的框图。
[图4]为示意性地示出本发明的一个实施方式涉及的衬底处理装置所具有的控制器的构成例的框图。
[图5]为示出通过本发明的一个实施方式涉及的衬底处理装置进行的成膜工序的基本步骤的流程图。
[图6]为示出通过本发明的一个实施方式涉及的衬底处理装置进行的部分成膜工序的详细步骤的流程图。
[图7]为示出通过本发明的一个实施方式涉及的衬底处理装置进行的成膜工序时实施的开关切换的具体方式的说明图。
[图8]为示意性地示出由通过本发明的一个实施方式涉及的衬底处理装置进行的成膜工序所形成的绝缘膜的构成例的侧截面图。
附图标记说明
100...衬底、104...下部电极、107...空洞部、106、109、110...绝缘膜、108...上部电极、111...SiO膜(第一硅氧化膜)、112...SiN膜(第一硅氮化膜)、113...SiO膜(第二硅氧化膜)、114...SiN膜(第二硅氮化膜)、115...低应力层叠膜、116...SiN膜(第三硅氮化膜)、130...孔部、200...衬底处理装置、201...处理室、215...下部电极、230...簇射头(上部电极)、240...第一气体供给部、250...第二气体供给部、260...第三气体供给部、287、288...开关切换部、291...低频电力供给部、292...高频电力供给部、400...控制器
具体实施方式
<一个实施方式>
以下，参照附图对本发明的一个实施方式进行说明。
(1)半导体器件的构成
首先，对应用本发明涉及的技术的半导体器件进行说明。本实施方式中，举出作为半导体器件的一种的CMUT器件为例子。
CMUT器件是利用MEMS技术在衬底上形成薄膜结构(CMUT单元)而得到的，可以为单独的单元结构，也可以为配置有大量单元的阵列结构。以下，举出单独的单元结构的CMUT器件为例子。
图1为示出作为半导体器件的一种的CMUT器件的构成例的截面图。
如图1所示，就CMUT器件而言，在衬底101的上层，隔着绝缘膜102、103形成有下部电极104，在下部电极104的上层形成有被绝缘膜105、106包围的空洞部107。另外，在空洞部107的上方，隔着绝缘膜106而在与该空洞部107重叠的位置形成有上部电极108。而且，在上部电极108的上层形成有绝缘膜109、110。
如此，在CMUT器件中，隔着空洞部107而相对地配置有构成一对电极膜的下部电极104及上部电极108。下部电极104与在绝缘膜102的上表面形成的布线121连接。另外，上部电极108与在绝缘膜102的上表面形成的布线122连接。由此，下部电极104与上部电极108之间能够进行电压施加、静电电容变化的检测等。
另外，在形成于空洞部107的上方的绝缘膜106、109中，形成有贯通这些膜的孔部130。孔部130作为用于形成空洞部107的蚀刻孔发挥功能，在形成空洞部107后，被绝缘膜110填埋。
在如此构成的CMUT器件中，形成于空洞部107的上方的绝缘膜106、109、110及上部电极108以可振动的方式被支承，构成薄膜结构。即，上部电极108及附设于上部电极108的绝缘膜106、109、110作为薄膜结构的振动膜(薄膜)发挥功能。此外，CMUT器件中，例如在下部电极104与上部电极108之间施加电压时，静电力工作，振动膜以施加电压的频率振动，由此发出超声波。反之，在接收信号的情况下，振动膜因来自外部的超声波的压力而振动时，下部电极104与上部电极108之间的距离发生变化，因此能够以静电电容的变化的形式检测超声波。
(2)衬底处理装置的构成
接着，对制造上述构成的CMUT器件所使用的衬底处理装置进行说明。
本实施方式中说明的衬底处理装置用于半导体器件的制造工序中，构成为针对成为处理对象的衬底逐片进行处理的单片式衬底处理装置。作为成为处理对象的衬底，例如可举出半导体晶片(以下，简称为“晶片”。)。另外，作为衬底处理装置进行的处理，例如，有氧化处理、扩散处理、离子注入后的载流子活化、用于平坦化的回流焊(flow)、退火、成膜处理等，本实施方式中，特别举出进行成膜处理的情况为例子。
以下，参照附图，对衬底处理装置的构成具体地进行说明。
图2为示意性地示出本实施方式涉及的衬底处理装置的概略构成例的侧截面图，图3为示意性地示出本实施方式涉及的衬底处理装置所具有的气体供给部的构成例的框图，图4为示意性地示出本实施方式涉及的衬底处理装置所具有的控制器的构成例的框图。
(处理容器)
如图2所示，衬底处理装置200具备处理容器(容器)202。容器202构成为例如横截面为圆形且扁平的密闭容器。另外，容器202由例如铝(A1)、不锈钢(SUS)等金属材料构成。在容器202内，形成有：对硅晶片等衬底100进行处理的处理室201；和将衬底100搬运至处理室201时供衬底100通过的搬运空间206。
在容器202的侧面，设置有与闸阀203相邻的衬底搬入搬出口204，衬底100经由该衬底搬入搬出口204在与未图示的搬运室之间移动。在容器202的底部设置有多个提升销207。
在处理室201中，配置有对衬底100进行支承的衬底支承部210。衬底支承部210主要具有对衬底100进行载置的衬底载置面211、在表面具有衬底载置面211的衬底载置台212、设置于衬底载置台212内的作为加热源的加热器213、和下部电极215。在衬底载置台212中，供提升销207贯通的贯通孔214分别设置于与提升销207对应的位置。对加热器213的温度进行控制的加热器控制部223介由通信线222与加热器213连接，根据后述的控制器400的指示而加热至所期望的温度。布线281与下部电极215电连接。
衬底载置台212由轴217支承。轴217贯通处理容器202的底部，并且在处理容器202的外部与升降部218连接。而且，通过使升降部218工作而使轴217及衬底载置台212升降，从而衬底载置台212能够使载置于载置面211上的衬底100升降。需要说明的是，轴217与处理容器202绝缘。另外，轴217下端部的周围由波纹管219覆盖，由此处理室201内被气密地保持。
就衬底载置台212而言，在衬底100搬运时，衬底载置面211下降至与衬底搬入搬出口204相对的位置，在衬底100处理时，如图2所示，衬底100上升至处理室201内的处理位置。
在处理室201的上部(上游侧)，设置有用作上部电极的簇射头230。簇射头230与后述的气体供给部连通，具有将所供给的气体供给至处理室201的作用。后述的布线282与簇射头230电连接。
(气体供给部)
气体供给部构成为与簇射头230连通。作为气体供给部，如图3所示，具有第一气体供给部240、第二气体供给部250、和第三气体供给部260。
(第一气体供给部)
如图3(a)所示，第一气体供给部240具有与簇射头230连通的第一气体供给管241。
在第一气体供给管241上，从上游方向起，依次设置有第一气体源242、作为流量控制器(流量控制部)的质量流量控制器(MFC)243、及作为开闭阀的阀244。
第一气体源242为含有第一元素的第一气体(以下，也称为“含有第一元素的气体”。)的供给源。含有第一元素的气体是含有第一元素的原料气体，为处理气体之一。
此处，第一元素为硅(Si)。即，含有第一元素的气体为含硅气体。具体而言，作为含硅气体，例如可使用四乙氧基硅烷(Si(OC2H5)4：TEOS)气体、单硅烷(SiH4)气体、二氯硅烷(SiH2Cl2：DCS)气体、六氯二硅烷(Si2Cl6：HCDS)气体等。
主要由第一气体供给管241、MFC243、阀244构成第一气体供给部(以下，也称为“含硅气体供给部”。)240。
(第二气体供给部)
如图3(b)所示，第二气体供给部250具有与簇射头230连通的第二气体供给管251。
在第二气体供给管251上，从上游方向起，依次设置有第二气体源252、作为流量控制器(流量控制部)的MFC253、及作为开闭阀的阀254。
第二气体源252为含有第二元素的第二气体(以下，也称为“含有第二元素的气体”。)的供给源。含有第二元素的气体为处理气体之一。需要说明的是，含有第二元素的气体也可认为是反应气体。
此处，含有第二元素的气体含有与第一元素不同的第二元素。第二元素为氧(O)。即，含有第二元素的气体为含氧气体。具体而言，作为含氧气体，例如，可使用氧(O2)气体。
主要由第二气体供给管251、MFC253、阀254构成第二气体供给部(以下，也称为“含氧气体供给部”。)250。
(第三气体供给部)
如图3(c)所示，第三气体供给部260具有与簇射头230连通的第三气体供给管261。
在第三气体供给管261上，从上游方向起，依次设置有第三气体源262、作为流量控制器(流量控制部)的MFC263、及作为开闭阀的阀264。
第三气体源262为含有第三元素的第三气体(以下，也称为“含有第三元素的气体”。)的供给源。含有第三元素的气体为处理气体之一。需要说明的是，含有第三元素的气体也可认为是反应气体或非活性气体。
此处，含有第三元素的气体含有与第一元素及第二元素均不同的第三元素。第三元素为氮(N)。即，含有第三元素的气体为含氮气体。具体而言，作为含氮气体，例如可使用氨(NH3)气体、氮(N2)气体等。
主要由第三气体供给管261、MFC263、阀264构成第三气体供给部(以下，也称为“含氮气体供给部”。)260。
需要说明的是，在从第三气体供给部260供给N2气体作为含氮气体的情况下，该N2气体(非活性气体)在衬底处理工序中也作为对滞留在容器202、簇射头230内的气体进行吹扫的吹扫气体发挥作用。
将上文说明的第一气体供给部240、第二气体供给部250、第三气体供给部260中的任一者、或者其组合称为气体供给部或气体供给***。
(排气部)
如图2所示，对容器202的气氛进行排气的排气部具有连接于容器202的排气管272，以与处理室201连通。
在排气管272上设置有将处理室201内控制为规定压力的作为压力控制器的APC(Auto Pressure Controller)273。APC273具有能够调节开度的阀芯(未图示)，根据来自后述控制器400的指示对排气管272的流导(conductance)进行调节。另外，在排气管272上，于APC273的上游侧设置有阀274。将排气管272和阀274、APC273一并称为排气部271。
此外，在排气管272上，设置有干式泵(Dry Pump：DP)275。DP275经由排气管272对处理室201的气氛进行排气。
(等离子体生成部)
另外，如图2所示，与衬底支承部210的下部电极215连接的布线281分叉为布线283和布线284。而且，布线283的一端连接于开关切换部287，并且布线284的一端连接于开关切换部288。
另一方面，与用作上部电极的簇射头230连接的布线282分叉为布线285和布线286。而且，布线285的一端连接于开关切换部288，并且布线286的一端连接于开关切换部287。
在开关切换部287，除连接布线283、286外，还连接低频电力供给部291。
低频电力供给部291对簇射头230或下部电极215供给低频电力。为此，低频电力供给部291具有与开关287连接的布线291a。在布线291a上，从上游起，依次设置有低频电源291b和匹配器291c。低频电源291b接地。
此处，低频是指例如1～500KHz左右、优选250～400KHz左右的频率。
在开关切换部288，除连接布线284、285外，还连接高频电力供给部292。
高频电力供给部292对簇射头230或下部电极215供给高频电力。为此，高频电力供给部292具有与开关287连接的布线292a。在布线292a上，从上游起，依次设置有高频电源292b和匹配器292c。高频电源292b接地。
此处，高频是指例如13.56MHz左右的频率。
主要由低频电力供给部291、高频电力供给部292、及开关切换部287、288构成本实施方式的等离子体生成部。
在如此构成的等离子体生成部中，通过利用开关切换部287进行开关切换，从而将基于低频电力供给部291的低频电力的供给目的地切换至簇射头230或下部电极215中的任一者。另外，通过利用开关切换部288进行开关切换，从而将基于高频电力供给部292的高频电力的供给目的地切换至簇射头230或下部电极215中的任一者。
需要说明的是，利用开关切换部287、288进行的开关切换(即，电力供给目的地的选择)根据后述的控制器400的指示来进行。
(控制器)
衬底处理装置200具有对衬底处理装置200的各部分的动作进行控制的作为控制部的控制器400。
如图4所示，控制器400构成为下述计算机，所述计算机至少具有作为运算部的CPU(Central Processing Unit)401、作为临时存储部的RAM(Random Access Memory)402、作为大容量存储部的HDD(Hard Disk Drive)等存储装置403、I/O端口404。
另外，控制器400构成为能够与例如外部存储装置406、触控面板等输入输出装置409连接。此外，控制器400构成为能够介由接收部408与网络连接。这意味着控制器400也能够与网络上存在的主机等上位装置407连接。
另外，控制器400介由I/O端口404与衬底处理装置200的各构成连接。而且，根据上位装置407、使用者的指示，从存储装置403读取出对衬底处理装置200的动作进行控制的控制程序、记载了衬底处理的步骤、条件等的工艺制程等，并根据其内容，向开关切换部287、288、低频电力供给部291、高频电力供给部292等各构成提供动作指示。动作指示的发送接收控制由例如CPU401内的发送接收指示部405进行。
需要说明的是，工艺制程是以能够使控制器400执行衬底处理工序的各步骤、并能够得到规定结果的方式组合而成的，作为程序发挥功能。以下，也将该工艺制程、控制程序等概括而简称为程序。需要说明的是，本说明书中使用程序这样的用语的情况下，有时仅单独包含工艺制程，有时仅单独包含控制程序，或者有时包含这两者。
以上这样的控制器400可构成为专用的计算机，也可以构成为通用的计算机。例如，准备存储有上述程序的外部存储装置(例如，磁盘、软盘、硬盘等磁盘、CD、DVD等光盘、MO等光磁盘、USB存储器(USB Flash Drive)、存储卡等半导体存储器)406，使用外部存储装置406，在通用的计算机中安装程序，由此能够构成本实施方式涉及的控制器400。另外，用于向计算机供给程序的手段不限于介由外部存储装置406进行供给的情况。例如，可以使用因特网、专用线路等通信手段，也可以从上位装置407介由接收部408接收信息而以不介由外部存储装置406的方式来供给程序。另外，可以使用键盘、触控面板等输入输出装置409向控制器400发出指示。
控制器400中的存储装置403及能够与控制器400连接的外部存储装置406构成为计算机可读取的记录介质。以下，也将这些概括而简称为记录介质。需要说明的是，本说明书中使用记录介质这样的用语的情况下，有时仅单独包含存储装置403，有时仅单独包含外部存储装置406，或者有时包含这两者。
(3)半导体器件的制造方法
接着，针对使用上述构成的衬底处理装置200执行的半导体器件的制造方法，举出制造CMUT器件的情况为例子进行说明。
(CMUT器件的形成步骤的概要)
首先，参照图1，对CMUT器件的形成步骤的概要进行说明。
在CMUT器件的形成时，利用等离子体CVD(Chemical Vapor Deposition)法，在半导体衬底101上形成例如400nm厚度的由硅氧化膜(以下，也将硅氧化膜称为“SiO膜”。)形成的绝缘膜102。然后，在绝缘膜102上，利用氮化钛与铝合金的层叠膜形成布线121、122，之后，利用等离子体CVD法，以覆盖布线121、122的方式形成例如500nm厚度的由SiO膜形成的绝缘膜103。进而，在绝缘膜103中，利用光刻技术和干式蚀刻技术，形成到达布线121、122的开口部。
之后，利用溅射法，形成作为下部电极104的导电膜。此时，绝缘膜103的开口部也被填埋。然后，利用光刻技术和干式蚀刻技术，形成针对下部电极104及上部电极108的电连接部。作为下部电极104的导电膜可以为氮化钛与铝合金的层叠膜，也可以为通常的半导体工艺中使用的钨(W)、钛(Ti)、铝(Al)、铜(Cu)及它们的合金、氮化物、硅化合物等。导电膜可以为例如100nm左右的厚度。然后，利用等离子体CVD法，在下部电极104上以例如200nm的厚度堆积由SiO膜形成的绝缘膜105。
接着，利用等离子体CVD法，在绝缘膜105的上表面以例如100nm的厚度堆积无定形硅膜，接着，利用光刻技术和干式蚀刻技术对无定形硅膜进行加工，在之后的工序中形成成为空洞部107的牺牲层。形成牺牲层后，接着，以覆盖该牺牲层及绝缘膜105的方式，利用等离子体CVD法，以例如200nm的厚度堆积由SiO膜形成的绝缘膜106。然后，利用光刻技术和干式蚀刻技术，在绝缘膜105、106中，形成用于与上部电极108连接的开口部。
之后，利用溅射法，形成作为上部电极108的导电膜。此时，绝缘膜105、106的开口部也被填埋。然后，利用光刻技术和干式蚀刻技术，形成上部电极108。作为上部电极108的导电膜可以为氮化钛与铝合金的层叠膜，也可以为通常的半导体工艺中使用的W、Ti、Al、Cu及它们的合金、氮化物、硅化合物等。导电膜以例如400nm左右的厚度形成。
然后，在形成上部电极108后，利用等离子体CVD法，以覆盖绝缘膜106及上部电极108的方式，以例如300nm的厚度堆积由硅氮化膜(以下，也将硅氮化膜称为“SiN膜”。)形成的绝缘膜109。接着，利用光刻技术和干式蚀刻技术，在绝缘膜106、109中形成到达牺牲层的孔部130。
之后，介由孔部130，用氟化氙气体(XeF2)将牺牲层蚀刻除去，由此形成空洞部107。在形成空洞部107后，为了将在其形成中使用的孔部130填埋，利用等离子体CVD法，以例如800nm的厚度堆积绝缘膜110。
通过经由这样的步骤，从而能够形成上述构成的CMUT器件。
(薄膜构成膜的制造步骤)
接着，对形成上述构成的CMUT器件中构成振动膜(薄膜)的膜的步骤详细地进行说明。
此处，举出形成作为薄膜的构成膜之一的绝缘膜110的情况为例子进行说明。但是，就以下说明的步骤而言，只要为薄膜的构成膜则不限定于绝缘膜110，也可以应用于形成其他的绝缘膜105、106、109的情况。
使用上述构成的衬底处理装置200来形成绝缘膜110。在该情况下，衬底处理装置200针对收纳于处理室201中的作为被处理物的衬底100进行下文说明的衬底处理工序。衬底处理工序至少包括衬底搬入工序、成膜工序和基板搬出工序。需要说明的是，以下的说明中，构成衬底处理装置200的各部分的动作由控制器400控制。
(衬底搬入工序)
在衬底搬入工序中，作为衬底100(其作为被处理物)，将下述衬底搬入处理室201中，所述衬底是在半导体衬底101上形成至绝缘膜109为止、进而利用介由孔部130的牺牲层蚀刻而形成空洞部107所得到的。具体而言，从衬底搬入搬出口204通过而将衬底100搬入容器202内，然后，将该衬底100载置于衬底载置台212的载置面211上，进而使衬底支承部210上升，使衬底100位于处理室201内的处理位置(衬底处理部位)。
然后，以使处理室201内成为所期望的压力(真空度)的方式，经由排气管272将处理室201内排气。由此，将处理室201的压力维持于例如10-5～10-1Pa的高真空。
另外，以使处理室201内成为所期望的温度的方式，对通向加热器213的通电量进行反馈控制。此时的温度为例如室温以上且800℃以下，优选为室温以上且500℃以下。
由此，完成成膜工序前的准备。
(成膜工序)
在使衬底100位于处理室201内的处理位置后，接着在衬底处理装置200中进行成膜工序。成膜工序为形成绝缘膜110的工序。需要说明的是，关于成膜工序，在后文中说明其详细情况。
(衬底搬出工序)
成膜工序结束后，接着，在衬底处理装置200中进行衬底搬出工序，将完成处理的衬底100从容器202搬出。具体而言，使容器202内降温至衬底200的可搬出温度，用作为非活性气体的N2气体对处理室201内进行吹扫，容器202内被调节至可搬运的压力。调压后，使衬底支承部210下降，将衬底100移动至搬运空间206。然后，打开闸阀203，从衬底搬入搬出口204通过而将衬底100搬出至容器202外。
(4)成膜工序的具体步骤
接着，针对上述衬底处理工序中的成膜工序，说明其具体步骤。
图5为示出通过本实施方式涉及的衬底处理装置进行的成膜工序的基本步骤的流程图，图6为示出通过本实施方式涉及的衬底处理装置进行的部分成膜工序的详细步骤的流程图，图7为示出通过本实施方式涉及的衬底处理装置进行的成膜工序时实施的开关切换的具体方式的说明图，图8为示意性地示出由通过本实施方式涉及的衬底处理装置进行的成膜工序所形成的绝缘膜的构成例的侧截面图。
如图5所示，形成绝缘膜110的成膜工序具备第一硅氧化膜形成工序(步骤102，以下，将步骤简称为“S”。)、第一硅氮化膜形成工序(S104)、低应力层叠膜形成工序(S106)、和第三硅氮化膜形成工序(S108)。
另外，上述各工序中，低应力层叠膜形成工序(S106)如图6所示至少具备第二硅氧化膜形成工序(S202)、和第二硅氮化膜形成工序(S204)。
以下，针对上述各工序，依次详细地进行说明。
(第一硅氧化膜形成工序：S102)
第一硅氧化膜形成工序(S102)是在作为被处理物的衬底100的绝缘膜109上进行形成作为第一硅氧化膜的SiO膜111的处理的工序。
为此，在第一硅氧化膜形成工序(S102)中，从第一气体供给部240通过簇射头230而向处理室201内供给作为含硅气体的例如TEOS气体，并且从第二气体供给部250通过簇射头230而向处理室201内供给作为含氧气体的例如O2气体。由此，作为含硅气体的TEOS气体和作为含氧气体的O2气体被供给至处理室201内。
此外，在第一硅氧化膜形成工序(S102)中，如图7(a)所示，以高频电力供给部292与布线285连接的方式进行开关切换部288的开关切换，并且以低频电力供给部291与布线283连接的方式进行开关切换部287的开关切换。由此，来自高频电力供给部292的高频电力被供给至作为上部电极的簇射头230，来自低频电力供给部291的低频电力被供给至下部电极215。
被供给至处理室201内的TEOS气体及O2气体通过向簇射头230及下部电极215的电力供给而成为等离子体状态，并被照射至作为被处理物的衬底100的绝缘膜109上而堆积。由此，如图8(a)所示，在由SiN膜形成的绝缘膜109上，形成含有Si元素及O元素的膜即SiO膜111作为第一硅氧化膜。
此时，SiO膜111是在对簇射头230施加高频电力、并对下部电极215施加低频电力的状况下形成的。即，用于形成SiO膜111的处理气体通过高频而成为高密度的等离子体状态，并且等离子体中的离子通过低频而照射至衬底100的绝缘膜109上。因此，Si元素与O元素高密度地结合而形成SiO膜111，另一方面，Si元素与H元素键合而成的Si-H键等杂质键被低频切断。因此，在绝缘膜109上，形成Si元素及O元素紧密地排列而构成的膜、即致密的SiO膜111。
(第一硅氮化膜形成工序：S104)
在第一硅氧化膜形成工序(S102)之后进行的第一硅氮化膜形成工序(S104)是进行下述处理的工序，即，在通过第一硅氧化膜形成工序(S102)形成的SiO膜111上形成作为第一硅氮化膜的SiN膜112。
因此，在第一硅氮化膜形成工序(S104)中，从第一气体供给部240通过簇射头230而向处理室201内供给作为含硅气体的例如SiH4气体，并且从第三气体供给部260通过簇射头230而向处理室201内供给作为含氮气体的例如NH3气体。由此，作为含硅气体的SiH4气体和作为含氮气体的NH3气体被供给至处理室201内。
此外，在第一硅氮化膜形成工序(S104)中，如图7(a)所示，以高频电力供给部292与布线285连接的方式进行开关切换部288的开关切换，并且以低频电力供给部291与布线283连接的方式进行开关切换部287的开关切换。由此，来自高频电力供给部292的高频电力被供给至作为上部电极的簇射头230，来自低频电力供给部291的低频电力被供给至下部电极215。
被供给至处理室201内的SiH4气体及NH3气体通过向簇射头230及下部电极215的电力供给而成为等离子体状态，并照射至作为被处理物的衬底100的SiO膜111上而堆积。由此，如图8(b)所示，在SiO膜111上，形成含有Si元素及N元素的膜即SiN膜112作为第一硅氮化膜。
此时，SiN膜112是在对簇射头230施加高频电力、并对下部电极215供给低频电力的状况下形成的。即，用于形成SiN膜112的处理气体通过高频而成为高密度的等离子体状态，并且等离子体中的离子通过低频而照射至衬底100的SiO膜111上。因此，Si元素与N元素高密度地结合而形成SiN膜112，另一方面，Si元素与H元素键合而成的Si-H键等杂质键被低频切断。因此，在SiO膜111上，形成Si元素及N元素紧密地排列而构成的膜、即致密的SiN膜112。
(第二硅氧化膜形成工序：S202)
在第一硅氮化膜形成工序(S104)之后进行的第二硅氧化膜形成工序(S202)是进行下述处理的工序，即，在通过第一硅氮化膜形成工序(S104)形成的SiN膜112上形成作为第二硅氧化膜的SiO膜113。
因此，在第二硅氧化膜形成工序(S202)中，从第一气体供给部240通过簇射头230而向处理室201内供给作为含硅气体的例如TEOS气体，并且从第二气体供给部250通过簇射头230而向处理室201内供给作为含氧气体的例如O2气体。由此，作为含硅气体的TEOS气体和作为含氧气体的O2气体被供给至处理室201内。
此外，在第二硅氧化膜形成工序(S202)中，如图7(b)所示，以高频电力供给部292与布线284连接的方式进行开关切换部288的开关切换，并且以低频电力供给部291与布线286连接的方式进行开关切换部287的开关切换。由此，来自高频电力供给部292的高频电力被供给至下部电极215，来自低频电力供给部291的低频电力被供给至作为上部电极的簇射头230。
被供给至处理室201内的TEOS气体及O2气体通过向簇射头230及下部电极215的电力供给而成为等离子体状态，并被照射至作为被处理物的衬底100的SiN膜112上而堆积。由此，如图8(c)所示，在SiN膜112上，形成含有Si元素及O元素的膜即SiO膜113作为第二硅氧化膜。
需要说明的是，就SiO膜113而言，与第一硅氧化膜形成工序(S102)的情况相反，其是在对簇射头230施加低频电力、并对下部电极215施加高频电力的状况下形成的。因此，与作为第一硅氧化膜的SiO膜111相比，SiO膜113的Si元素及O元素的排列松散，形成为内部应力缓和了的SiO膜113。
(第二硅氮化膜形成工序：S204)
在第二硅氧化膜形成工序(S202)之后进行的第二硅氮化膜形成工序(S204)是进行下述处理的工序，即，在通过第二硅氧化膜形成工序(S202)形成的SiO膜113上形成作为第二硅氮化膜的SiN膜114。
因此，在第二硅氮化膜形成工序(S204)中，从第一气体供给部240通过簇射头230而向处理室201内供给作为含硅气体的例如SiH4气体，并且从第三气体供给部260通过簇射头230而向处理室201内供给作为含氮气体的例如NH3气体。由此，作为含硅气体的SiH4气体和作为含氮气体的NH3气体被供给至处理室201内。
此外，在第二硅氮化膜形成工序(S204)中，如图7(b)所示，以高频电力供给部292与布线284连接的方式进行开关切换部288的开关切换，并且以低频电力供给部291与布线286连接的方式进行开关切换部287的开关切换。由此，来自高频电力供给部292的高频电力被供给至下部电极215，来自低频电力供给部291的低频电力被供给至作为上部电极的簇射头230。
被供给至处理室201内的SiH4气体及NH3气体通过向簇射头230及下部电极215的电力供给而成为等离子体状态，并被照射至作为被处理物的衬底100的SiO膜113上而堆积。由此，如图8(d)所示，在SiO膜113上，形成含有Si元素及N元素的膜即SiN膜114作为第二硅氮化膜。
需要说明的是，就SiN膜114而言，与第一硅氮化膜形成工序(S104)的情况相反，其是在对簇射头230施加低频电力、对下部电极215施加高频电力的状况下形成的。因此，与作为第一硅氮化膜的SiN膜112相比，SiN膜114的Si元素及O元素的排列松散，形成内部应力缓和了的SiN膜114。
(低应力层叠膜形成工序：S106)
在包括上述第二硅氧化膜形成工序(S202)及第二硅氮化膜形成工序(S204)的低应力层叠膜形成工序(S106)中，如图6所示，在结束上述各工序(S202，S204)之后，判断是否将上述各工序(S202，S204)实施了预先设定的规定次数(例如2～5次)(S206)。然后，重复实施上述各工序(S202，S204)，直至实施了规定次数。
将各工序(S202，S204)实施规定次数后，判断通过重复进行各工序(S202，S204)而得到的层叠膜的最上层(例如SiN膜114)是否与将要覆盖该最上层的保护膜(具体而言，为后述的第三硅氮化膜形成工序(S108)中形成的SiN膜116)为相同组成(S208)。并且，若为相同组成，则为了使各自的组成不同，再次实施第二硅氧化膜形成工序(S210)。需要说明的是，第二硅氧化膜形成工序(S210)进行与上述第二硅氧化膜形成工序(S202)同样的处理。
由此，如图8(e)所示，在SiN膜112上，作为低应力层叠膜115，形成了由SiO膜113与SiN膜114层叠而成的层叠膜。
(第三硅氮化膜形成工序：S108)
在低应力层叠膜形成工序(S106)之后进行的第三硅氮化膜形成工序(S108)是在通过低应力层叠膜形成工序(S106)形成的低应力层叠膜115上进行形成作为第三硅氮化膜的SiN膜116的处理的工序。
因此，在第三硅氮化膜形成工序(S108)中，从第一气体供给部240通过簇射头230而向处理室201内供给作为含硅气体的例如SiH4气体，并且从第三气体供给部260通过簇射头230而向处理室201内供给作为含氮气体的例如NH3气体。由此，作为含硅气体的SiH4气体和作为含氮气体的NH3气体被供给至处理室201内。
此外，在第三硅氮化膜形成工序(S108)中，如图7(a)所示，以高频电力供给部292与布线285连接的方式进行开关切换部288的开关切换，并且以低频电力供给部291与布线283连接的方式进行开关切换部287的开关切换。由此，来自高频电力供给部292的高频电力被供给至作为上部电极的簇射头230，来自低频电力供给部291的低频电力被供给至下部电极215。
向处理室201内供给的SiH4气体及NH3气体通过向簇射头230及下部电极215的电力供给而成为等离子体状态，并被照射至作为被处理物的衬底100的低应力层叠膜115上而堆积。由此，如图8(f)所示，在低应力层叠膜115上，形成含有Si元素及N元素的膜即SiN膜116作为第三硅氮化膜。
如此，以覆盖低应力层叠膜115的最上层的方式形成SiN膜116。因此，优选SiN膜116为能够作为低应力层叠膜115的保护膜发挥充分功能的膜。
关于这一点，就SiN膜116而言，由于是在对簇射头230施加高频电力、并对下部电极215施加低频电力的状况下形成的，因此形成为Si元素及N元素紧密地排列而构成的膜、即致密的SiN膜116。因此，从作为保护膜发挥功能的方面考虑，SiN膜116是非常优选的。
另外，由于SiN膜116作为保护膜发挥功能，因此从实现保护性能的裕度(margin)提高的方面考虑，优选与其他SiO膜111、113、SiN膜112、114等相比形成为厚膜。
通过依次经由上述这样的第一硅氧化膜形成工序(S102)、第一硅氮化膜形成工序(S104)、低应力层叠膜形成工序(S106)及第三硅氮化膜形成工序(S108)，从而如图8(f)所示，在绝缘膜109上，由SiO膜111、SiN膜112、低应力层叠膜115(SiO膜113及SiN膜114层叠而成)和SiN膜116形成的层叠体形成为绝缘膜110。
如此，就绝缘膜110而言，由SiO膜111、113与SiN膜112、114层叠而构成。已知的是，通常SiO膜的压缩应力高，SiN膜的拉伸应力高。即，关于膜应力，SiO膜与SiN膜具有相反的特性。因此，就绝缘膜110而言，以SiO膜111、113的特性与SiN膜112、114的特性彼此相抵消的方式发挥作用，从而对振动具有优异的耐受性。
而且，就绝缘膜110而言，其由致密的SiO膜111及SiN膜112、与比它们松散且内部应力缓和了的SiO膜113及SiN膜114层叠而构成。因此，绝缘膜110通过具有内部应力缓和了的层叠部分，从而对振动的耐受性非常优异。
(5)本实施方式的效果
根据本实施方式，获得了以下所示的一个或多个效果。
(a)本实施方式中，衬底处理工序中的成膜工序至少具备：第一硅氧化膜形成工序(S102)；第一硅氮化膜形成工序(S104)；第二硅氧化膜形成工序(S202)；和第二硅氮化膜形成工序(S204)。而且，在第一硅氧化膜形成工序(S102)中，对处理室201供给含硅气体和含氧气体，并且以对簇射头230供给高频电力且对下部电极215供给低频电力的方式进行开关切换部287、288的开关切换。另外，在第一硅氮化膜形成工序(S104)中，对处理室201供给含硅气体和含氮气体，并且以对簇射头230供给高频电力且对下部电极215供给低频电力的方式进行开关切换部287、288的开关切换。另外，在第二硅氧化膜形成工序(S202)中，对处理室201供给含硅气体和含氧气体，并且以对簇射头230供给低频电力且对下部电极215供给高频电力的方式进行开关切换部287、288的开关切换。另外，在第二硅氮化膜形成工序(S204)中，对处理室201供给含硅气体和含氮气体，并且以对簇射头230供给低频电力且对下部电极215供给高频电力的方式进行开关切换部287、288的开关切换。
因此，根据本实施方式，SiO膜111、113与SiN膜112、114层叠而构成绝缘膜110，能够形成对振动具有优异的耐受性的绝缘膜110。而且，就该绝缘膜110而言，由致密的SiO膜111及SiN膜112、与比它们松散且内部应力缓和了的SiO膜113及SiN膜114层叠而构成，因此对振动的耐受性非常优异。
即，本实施方式中，通过利用开关切换部287、288对向簇射头230及下部电极215施加的电力的频率进行切换，从而由成膜工序形成的层叠膜能够应对宽范围内的压缩应力及拉伸应力的调节。这意味着能够提供下述成膜技术：能够实现构成层叠膜的各膜中的膜应力组合的适当化，由此能够形成对振动具有非常优异的耐受性的膜。
基于本实施方式的成膜技术对应用于构成为具有可振动绝缘膜的半导体器件的情况尤其有效。具体而言，如本实施方式中说明的，应用于CMUT器件的薄膜结构时非常有效。
CMUT器件的薄膜结构构成为使振动膜振动。因此，若振动膜对振动具有非常优异的耐受性，则即使在振动膜反复振动很多次的情况下，也能够抑制由该振动导致的薄膜结构的劣化。若能够抑制薄膜结构的劣化，则也能够抑制由振动膜的弯曲导致的电极间导通等这样的CMUT器件的不良情况产生。
CMUT器件的薄膜结构所要求的耐弯曲性是NAND型存储器这样的其他半导体器件的构成膜不能比的。由此可知，基于本实施方式的成膜技术对于应用于CMUT器件的薄膜结构而言非常有效。
(b)在本实施方式中，将第二硅氧化膜形成工序(S202)和第二硅氮化膜形成工序(S204)重复多次，直至实施预先设定的规定次数，由此形成低应力层叠膜115。低应力层叠膜115为内部应力缓和了的SiO膜113与SiN膜114的层叠膜。
因此，根据本实施方式，绝缘膜110中的低应力层叠膜115所占的比例大，因此能够更进一步地提高对绝缘膜110的振动的耐受性。
(c)在本实施方式中，除了第一硅氮化膜形成工序(S104)及第二硅氮化膜形成工序(S204)外，还具备第三硅氮化膜形成工序(S 108)。而且，在第三硅氮化膜形成工序(S108)中，对处理室201供给含硅气体和含氮气体，并且以对簇射头230供给高频电力且对下部电极215供给低频电力的方式进行开关切换部287、288的开关切换。
因此，根据本实施方式，作为将最上层覆盖的保护膜，能够形成致密的SiN膜116，从作为保护膜发挥功能的方面考虑，其是非常合适的。需要说明的是，从实现保护性能的裕度提高的方面考虑，优选SiN膜116与其他SiO膜111、113、SiN膜112、114等相比形成为厚膜。
(d)在本实施方式中，在将用于形成CMUT器件的空洞部107的牺牲层通过在覆盖该牺牲层的被覆膜即绝缘膜106、109中设置的孔部130而蚀刻除去后，在绝缘膜109上进行形成绝缘膜110的成膜工序而将孔部130密封。而且，形成绝缘膜110的成膜工序至少依次经由第一硅氧化膜形成工序(S102)、第一硅氮化膜形成工序(S104)及低应力层叠膜形成工序(S106)。
因此，根据本实施方式，将孔部130密封的绝缘膜110由多个工序的分开沉积(日文：分割デポ)而形成，因此与非分开沉积的情况相比，能够容易且可靠地进行孔部130的密封。另外，分开沉积时，也能够容易地应对厚膜化。即，根据本实施方式，能够充分地确保对孔部130的填埋性，同时能够容易应对厚膜化。
<其他实施方式>
以上，具体地说明了本发明的一个实施方式，但本发明并不限定于上述实施方式，可以在不超出其主旨的范围内进行各种变更。
上述实施方式中，举出半导体器件为CMUT器件的情况为例子，但本发明并不限定于此。即，本发明能够应用于具有可振动绝缘膜的半导体器件的制造，也可应用于CMUT器件以外的情况。
另外，上述实施方式中，形成绝缘膜110时，关于作为第一硅氧化膜的SiO膜111、作为第一硅氮化膜的SiN膜112、作为第二硅氧化膜的SiO膜113、及作为第二硅氮化膜的SiN膜114，举出了依次将它们层叠的情况为例子，但本发明并不限定于此。即，上述各膜111～114的层叠顺序没有特别限定，也可以替换为与上述实施方式不同的层叠顺序。
<本发明的优选方式>
以下，对本发明的优选方式进行附记。
[附记1]
根据本发明的一个方式，提供半导体器件的制造方法，其为具有可振动绝缘膜的半导体器件的制造方法，
作为形成上述绝缘膜的工序，至少具备形成第一硅氧化膜的工序、形成第一硅氮化膜的工序、形成第二硅氧化膜的工序、和形成第二硅氮化膜的工序，
使用下述衬底处理装置进行上述各工序，所述衬底处理装置构成为对具有上部电极及下部电极的处理室进行气体供给，并且构成为利用开关切换来选择性地对上述上部电极和上述下部电极中的各自供给高频电力或低频电力中的任意，
在上述形成第一硅氧化膜的工序中，对上述处理室供给含硅气体和含氧气体，并且以对上述上部电极供给高频电力且对上述下部电极供给低频电力的方式进行开关切换，
在上述形成第一硅氮化膜的工序中，对上述处理室供给含硅气体和含氮气体，并且以对上述上部电极供给高频电力且对上述下部电极供给低频电力的方式进行开关切换，
在上述形成第二硅氧化膜的工序中，对上述处理室供给含硅气体和含氧气体，并且以对上述上部电极供给低频电力且对上述下部电极供给高频电力的方式进行开关切换，
在上述形成第二硅氮化膜的工序中，对上述处理室供给含硅气体和含氮气体，通过以对上述上部电极供给低频电力且对上述下部电极供给高频电力的方式进行开关切换。
[附记2]
提供如附记1所述的半导体器件的制造方法，其中，优选的是，
将上述形成第二硅氧化膜的工序、和上述形成第二硅氮化膜的工序重复多次。
[附记3]
提供如附记1或2所述的半导体器件的制造方法，其中，优选的是，
作为上述形成绝缘膜的工序，除了上述形成第一硅氮化膜的工序及上述形成第二硅氮化膜的工序外，还具备形成第三硅氮化膜的工序，
在上述形成第三硅氮化膜的工序中，对上述处理室供给含硅气体和含氮气体，并且以对上述上部电极供给高频电力且对上述下部电极供给低频电力的方式进行开关切换。
[附记4]
提供如附记1至3中任一方式所述的半导体器件的制造方法，其中，优选的是，
通过在覆盖牺牲层的被覆膜中设置的孔部而将上述牺牲层除去后，在该被覆膜上进行上述形成绝缘膜的工序而将上述孔部密封，所述牺牲层是为了使上述绝缘膜能够振动而形成的。
[附记5]
根据本发明的另一个方式，提供下述衬底处理装置，其具备：
处理室，其收纳被处理物；
第一气体供给部，其对上述处理室供给含硅气体；
第二气体供给部，其对上述处理室供给含氧气体；
第三气体供给部，其对上述处理室供给含氮气体；
配置于上述处理室内的上部电极及下部电极；
高频电力供给部，其对上述上部电极或上述下部电极供给高频电力；
低频电力供给部，其对上述上部电极或上述下部电极供给低频电力；
开关切换部，其选择是否对上述上部电极和上述下部电极中的各自供给来自上述高频电力供给部的高频电力或来自上述低频电力供给部的低频电力中的任意；和
控制部，其对利用上述第一气体供给部、上述第二气体供给部及上述第三气体供给部进行的气体供给、以及利用上述开关切换部进行的电力供给的选择切换进行控制，
所述衬底处理装置构成为在向上述被处理物形成可振动绝缘膜时，至少进行下述处理：
对上述处理室供给含硅气体和含氧气体，并且以对上述上部电极供给高频电力且对上述下部电极供给低频电力的方式进行开关切换，从而形成构成上述绝缘膜的第一硅氧化膜的处理；
对上述处理室供给含硅气体和含氮气体，并且以对上述上部电极供给高频电力且对上述下部电极供给低频电力的方式进行开关切换，从而形成构成上述绝缘膜的第一硅氮化膜的处理；
对上述处理室供给含硅气体和含氧气体，并且以对上述上部电极供给低频电力且对上述下部电极供给高频电力的方式进行开关切换，从而形成构成上述绝缘膜的第二硅氧化膜的处理；和
对上述处理室供给含硅气体和含氮气体，并且以对上述上部电极供给低频电力且对上述下部电极供给高频电力的方式进行开关切换，从而形成构成上述绝缘膜的第二硅氮化膜的处理。
[附记6]
根据本发明的又一个方式，提供下述程序，其通过计算机使衬底处理装置至少执行形成第一硅氧化膜的步骤、形成第一硅氮化膜的步骤、形成第二硅氧化膜的步骤、和形成第二硅氮化膜的步骤来作为形成可振动绝缘膜的步骤，并且，
作为上述衬底处理装置，使用下述装置，其构成为对具有上部电极及下部电极的处理室进行气体供给，并且构成为利用开关切换来选择性地对上述上部电极和上述下部电极中的各自供给高频电力或低频电力中的任意，
在上述形成第一硅氧化膜的步骤中，对上述处理室供给含硅气体和含氧气体，并且以对上述上部电极供给高频电力且对上述下部电极供给低频电力的方式进行开关切换，
在上述形成第一硅氮化膜的步骤中，对上述处理室供给含硅气体和含氮气体，并且以对上述上部电极供给高频电力且对上述下部电极供给低频电力的方式进行开关切换，
在上述形成第二硅氧化膜的步骤中，对上述处理室供给含硅气体和含氧气体，并且以对上述上部电极供给低频电力且对上述下部电极供给高频电力的方式进行开关切换，
在上述形成第二硅氮化膜的步骤中，对上述处理室供给含硅气体和含氮气体，并且以对上述上部电极供给低频电力且对上述下部电极供给高频电力的方式进行开关切换。
[附记7]
根据本发明的又一个方式，提供下述记录介质，其记录有下述程序，所述程序通过计算机使衬底处理装置至少执行形成第一硅氧化膜的步骤、形成第一硅氮化膜的步骤、形成第二硅氧化膜的步骤、和形成第二硅氮化膜的步骤来作为形成可振动绝缘膜的步骤，并且，
作为上述衬底处理装置，使用下述装置，其构成为对具有上部电极及下部电极的处理室进行气体供给，并且构成为利用开关切换来选择性地对上述上部电极和上述下部电极中的各自供给高频电力或低频电力中的任意，
在上述形成第一硅氧化膜的步骤中，对上述处理室供给含硅气体和含氧气体，并且以对上述上部电极供给高频电力且对上述下部电极供给低频电力的方式进行开关切换，
在上述形成第一硅氮化膜的步骤中，对上述处理室供给含硅气体和含氮气体，并且以对上述上部电极供给高频电力且对上述下部电极供给低频电力的方式进行开关切换，
在上述形成第二硅氧化膜的步骤中，对上述处理室供给含硅气体和含氧气体，并且以对上述上部电极供给低频电力且对上述下部电极供给高频电力的方式进行开关切换，
在上述形成第二硅氮化膜的步骤中，对上述处理室供给含硅气体和含氮气体，并且以对上述上部电极供给低频电力且对上述下部电极供给高频电力的方式进行开关切换。

Claims (20)

1.半导体器件的制造方法,其为具有可振动绝缘膜的半导体器件的制造方法,
作为形成所述绝缘膜的工序，至少具备形成第一硅氧化膜的工序、形成第一硅氮化膜的工序、形成第二硅氧化膜的工序、和形成第二硅氮化膜的工序，
在所述形成第二硅氧化膜的工序中，对处理室供给含硅气体和含氧气体,并且以对所述处理室所具备的上部电极供给低频电力且对所述处理室所具备的下部电极供给高频电力的方式进行开关切换,
在所述形成第二硅氮化膜的工序中，对所述处理室供给含硅气体和含氮气体，并且以对所述上部电极供给低频电力且对所述下部电极供给高频电力的方式进行开关切换。
2.如权利要求1所述的半导体器件的制造方法,其中，
在所述形成第一硅氧化膜的工序中，对所述处理室供给含硅气体和含氧气体，并且以对所述上部电极供给高频电力且对所述下部电极供给低频电力的方式进行开关切换，
在所述形成第一硅氮化膜的工序中，对所述处理室供给含硅气体和含氮气体，并且以对所述上部电极供给高频电力且对所述下部电极供给低频电力的方式进行开关切换。
3.如权利要求2所述的半导体器件的制造方法,其中，将所述形成第二硅氧化膜的工序、和所述形成第二硅氮化膜的工序重复多次。
4.如权利要求3所述的半导体器件的制造方法，其中，
作为所述形成绝缘膜的工序，除了所述形成第一硅氮化膜的工序及所述形成第二硅氮化膜的工序外，还具备形成第三硅氮化膜的工序，
在所述形成第三硅氮化膜的工序中，对所述处理室供给含硅气体和含氮气体，并且以对所述上部电极供给高频电力且对所述下部电极供给低频电力的方式进行开关切换。
5.如权利要求4所述的半导体器件的制造方法，其中，
在将所述形成第二硅氧化膜的工序、和所述形成第二硅氮化膜的工序重复多次时，若最上层为与所述第三硅氮化膜相同的成分，则为了与所述成分不同而进行所述第二硅氧化膜形成工序。
6.如权利要求5所述的半导体器件的制造方法，其中，
通过在覆盖牺牲层的被覆膜中设置的孔部而将所述牺牲层除去后，在所述被覆膜上进行所述形成绝缘膜的工序而将所述孔部密封，所述牺牲层是为了使所述绝缘膜能够振动而形成的。
7.如权利要求4所述的半导体器件的制造方法，其中，
通过在覆盖牺牲层的被覆膜中设置的孔部而将所述牺牲层除去后，在所述被覆膜上进行所述形成绝缘膜的工序而将所述孔部密封，所述牺牲层是为了使所述绝缘膜能够振动而形成的。
8.如权利要求3所述的半导体器件的制造方法，其中，
通过在覆盖牺牲层的被覆膜中设置的孔部而将所述牺牲层除去后，在所述被覆膜上进行所述形成绝缘膜的工序而将所述孔部密封，所述牺牲层是为了使所述绝缘膜能够振动而形成的。
9.如权利要求2所述的半导体器件的制造方法，其中，
通过在覆盖牺牲层的被覆膜中设置的孔部而将所述牺牲层除去后，在所述被覆膜上进行所述形成绝缘膜的工序而将所述孔部密封，所述牺牲层是为了使所述绝缘膜能够振动而形成的。
10.如权利要求1所述的半导体器件的制造方法，其中，将所述形成第二硅氧化膜的工序、和所述形成第二硅氮化膜的工序重复多次。
11.如权利要求10所述的半导体器件的制造方法，其中，
作为所述形成绝缘膜的工序，除了所述形成第一硅氮化膜的工序及所述形成第二硅氮化膜的工序外，还具备形成第三硅氮化膜的工序，
在所述形成第三硅氮化膜的工序中，对所述处理室供给含硅气体和含氮气体，并且以对所述上部电极供给高频电力且对所述下部电极供给低频电力的方式进行开关切换。
12.如权利要求11所述的半导体器件的制造方法，其中，
在将所述形成第二硅氧化膜的工序、和所述形成第二硅氮化膜的工序重复多次时，若最上层为与所述第三硅氮化膜相同的成分，则为了与所述成分不同而进行所述第二硅氧化膜形成工序。
13.如权利要求11所述的半导体器件的制造方法，其中，
通过在覆盖牺牲层的被覆膜中设置的孔部而将所述牺牲层除去后，在所述被覆膜上进行所述形成绝缘膜的工序而将所述孔部密封，所述牺牲层是为了使所述绝缘膜能够振动而形成的。
14.如权利要求10所述的半导体器件的制造方法，其中，
通过在覆盖牺牲层的被覆膜中设置的孔部而将所述牺牲层除去后，在所述被覆膜上进行所述形成绝缘膜的工序而将所述孔部密封，所述牺牲层是为了使所述绝缘膜能够振动而形成的。
15.如权利要求1所述的半导体器件的制造方法，其中，
作为所述形成绝缘膜的工序，除了所述形成第一硅氮化膜的工序及所述形成第二硅氮化膜的工序外，还具备形成第三硅氮化膜的工序，
在所述形成第三硅氮化膜的工序中，对所述处理室供给含硅气体和含氮气体，并且以对所述上部电极供给高频电力且对所述下部电极供给低频电力的方式进行开关切换。
16.如权利要求15所述的半导体器件的制造方法，其中，
在将所述形成第二硅氧化膜的工序、和所述形成第二硅氮化膜的工序重复多次时，若最上层为与所述第三硅氮化膜相同的成分，则为了与所述成分不同而进行所述第二硅氧化膜形成工序。
17.如权利要求15所述的半导体器件的制造方法，其中，
通过在覆盖牺牲层的被覆膜中设置的孔部而将所述牺牲层除去后，在所述被覆膜上进行所述形成绝缘膜的工序而将所述孔部密封，所述牺牲层是为了使所述绝缘膜能够振动而形成的。
18.如权利要求1所述的半导体器件的制造方法，其中，
通过在覆盖牺牲层的被覆膜中设置的孔部而将所述牺牲层除去后，在所述被覆膜上进行所述形成绝缘膜的工序而将所述孔部密封，所述牺牲层是为了使所述绝缘膜能够振动而形成的。
19.衬底处理装置，其具备：
处理室，其收纳被处理物；
第一气体供给部，其对所述处理室供给含硅气体；
第二气体供给部，其对所述处理室供给含氧气体；
第三气体供给部，其对所述处理室供给含氮气体；
配置于所述处理室内的上部电极及下部电极；
高频电力供给部，其对所述上部电极或所述下部电极供给高频电力；
低频电力供给部，其对所述上部电极或所述下部电极供给低频电力；
开关切换部，其选择是否对所述上部电极和所述下部电极中的各自供给来自所述高频电力供给部的高频电力或来自所述低频电力供给部的低频电力中的任意；和
控制部，其对利用所述第一气体供给部、所述第二气体供给部及所述第三气体供给部进行的气体供给、以及利用所述开关切换部进行的电力供给的选择切换进行控制，
所述衬底处理装置构成为在向所述被处理物形成可振动的具有第一硅氧化膜、第一硅氮化膜、第二硅氧化膜、第二硅氮化膜的绝缘膜时，至少进行下述处理：
对所述处理室供给含硅气体和含氧气体，并且以对所述上部电极供给低频电力且对所述下部电极供给高频电力的方式进行开关切换，从而形成构成所述绝缘膜的第二硅氧化膜的处理；和
对所述处理室供给含硅气体和含氮气体，并且以对所述上部电极供给低频电力且对所述下部电极供给高频电力的方式进行开关切换，从而形成构成所述绝缘膜的第二硅氮化膜的处理。
20.记录介质，其记录有下述程序，所述程序通过计算机使衬底处理装置至少执行形成第一硅氧化膜的步骤、形成第一硅氮化膜的步骤、形成第二硅氧化膜的步骤、和形成第二硅氮化膜的步骤来作为形成可振动绝缘膜的步骤，并且，
在所述形成第二硅氧化膜的步骤中，对所述处理室供给含硅气体和含氧气体，并且以对所述处理室所具备的上部电极供给低频电力且对所述处理室所具备的下部电极供给高频电力的方式进行开关切换，
在所述形成第二硅氮化膜的步骤中，对所述处理室供给含硅气体和含氮气体，并且以对所述上部电极供给低频电力且对所述下部电极供给高频电力的方式进行开关切换。
CN202010103393.4A 2019-02-21 2020-02-19 半导体器件的制造方法、衬底处理装置及记录介质 Active CN111593323B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-029583 2019-02-21
JP2019029583A JP6807420B2 (ja) 2019-02-21 2019-02-21 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
CN111593323A CN111593323A (zh) 2020-08-28
CN111593323B true CN111593323B (zh) 2023-12-01

Family

ID=72187117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010103393.4A Active CN111593323B (zh) 2019-02-21 2020-02-19 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (5)

Country Link
US (1) US11305986B2 (zh)
JP (1) JP6807420B2 (zh)
KR (1) KR102343080B1 (zh)
CN (1) CN111593323B (zh)
TW (1) TWI757690B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521373B (en) * 1999-08-10 2003-02-21 Hitachi Ltd Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device
CN1497700A (zh) * 2002-10-17 2004-05-19 ��ʽ���������Ƽ� 半导体器件及其制造方法
CN101154589A (zh) * 2006-09-28 2008-04-02 东京毅力科创株式会社 形成硅氧化膜的成膜方法和装置
JP2016072661A (ja) * 2014-09-26 2016-05-09 日立アロカメディカル株式会社 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置
WO2017145514A1 (ja) * 2016-02-23 2017-08-31 株式会社日立製作所 超音波探触子およびその製造方法
CN107204273A (zh) * 2016-03-18 2017-09-26 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置及衬底处理方法
CN107799530A (zh) * 2016-09-06 2018-03-13 株式会社日立国际电气 半导体器件的制造方法及衬底处理装置
CN108447766A (zh) * 2017-02-16 2018-08-24 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置及存储介质
CN109136880A (zh) * 2017-09-11 2019-01-04 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286297A (en) * 1992-06-24 1994-02-15 Texas Instruments Incorporated Multi-electrode plasma processing apparatus
JPH07254592A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd 半導体装置の製造方法
JP2973905B2 (ja) * 1995-12-27 1999-11-08 日本電気株式会社 半導体装置の製造方法
JP3476409B2 (ja) * 2000-02-25 2003-12-10 Ｎｅｃエレクトロニクス株式会社 プラズマｃｖｄ装置
JP3934343B2 (ja) * 2000-07-12 2007-06-20 キヤノンマーケティングジャパン株式会社 半導体装置及びその製造方法
US7352024B2 (en) * 2001-02-22 2008-04-01 Sharp Kabushiki Kaisha Semiconductor storage device and semiconductor integrated circuit
JP5138134B2 (ja) * 2001-07-16 2013-02-06 株式会社デンソー 薄膜式センサの製造方法ならびにフローセンサの製造方法
JP3745257B2 (ja) * 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP2004031586A (ja) * 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
JP4730162B2 (ja) * 2006-03-24 2011-07-20 株式会社日立製作所 超音波送受信デバイス，超音波探触子およびその製造方法
JP4699259B2 (ja) * 2006-03-31 2011-06-08 株式会社日立製作所 超音波トランスデューサ
JP2009302093A (ja) * 2008-06-10 2009-12-24 Seiko Epson Corp 半導体装置の製造方法
KR101042962B1 (ko) * 2008-10-29 2011-06-20 한국전자통신연구원 열음극 전자방출 진공 채널 트랜지스터, 다이오드 및 그 진공 채널 트랜지스터의 제조방법
JP2010135634A (ja) * 2008-12-05 2010-06-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
US8728341B2 (en) * 2009-10-22 2014-05-20 Hitachi Chemical Company, Ltd. Polishing agent, concentrated one-pack type polishing agent, two-pack type polishing agent and method for polishing substrate
KR101636008B1 (ko) * 2010-04-23 2016-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
WO2014013959A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015002219A (ja) * 2013-06-13 2015-01-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体ウエハにおける成膜方法
JP2016004155A (ja) * 2014-06-17 2016-01-12 スタンレー電気株式会社 光偏向器および圧電積層構造
US11043375B2 (en) * 2017-08-16 2021-06-22 Applied Materials, Inc. Plasma deposition of carbon hardmask
US10851457B2 (en) * 2017-08-31 2020-12-01 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
TW202403083A (zh) * 2018-06-19 2024-01-16 美商應用材料股份有限公司 間隙填充物沉積方法及類金剛石之碳的間隙填充物材料

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521373B (en) * 1999-08-10 2003-02-21 Hitachi Ltd Semiconductor integrated circuit device and manufacturing method of semiconductor integrated circuit device
CN1497700A (zh) * 2002-10-17 2004-05-19 ��ʽ���������Ƽ� 半导体器件及其制造方法
CN101154589A (zh) * 2006-09-28 2008-04-02 东京毅力科创株式会社 形成硅氧化膜的成膜方法和装置
JP2016072661A (ja) * 2014-09-26 2016-05-09 日立アロカメディカル株式会社 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置
WO2017145514A1 (ja) * 2016-02-23 2017-08-31 株式会社日立製作所 超音波探触子およびその製造方法
CN107204273A (zh) * 2016-03-18 2017-09-26 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置及衬底处理方法
CN107799530A (zh) * 2016-09-06 2018-03-13 株式会社日立国际电气 半导体器件的制造方法及衬底处理装置
CN108447766A (zh) * 2017-02-16 2018-08-24 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置及存储介质
CN109136880A (zh) * 2017-09-11 2019-01-04 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质

Also Published As

Publication number Publication date
CN111593323A (zh) 2020-08-28
TW202101774A (zh) 2021-01-01
JP2020136532A (ja) 2020-08-31
KR102343080B1 (ko) 2021-12-23
TWI757690B (zh) 2022-03-11
US11305986B2 (en) 2022-04-19
US20200346924A1 (en) 2020-11-05
KR20200102347A (ko) 2020-08-31
JP6807420B2 (ja) 2021-01-06

Similar Documents

Publication Publication Date Title
KR101797291B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체
KR100724571B1 (ko) 인시투 클리닝 기능을 갖는 플라즈마 처리장치 및 그사용방법
JP2018107304A (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP4226597B2 (ja) 基板処理装置およびデバイスの製造方法
TW201920741A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
US20190393057A1 (en) Substrate processing apparatus
JP2018046098A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2020129696A (ja) 基板処理装置、プラズマのちらつき判定方法、プラズマ異常判定方法、半導体装置の製造方法及びプログラム
US10115583B2 (en) Method of manufacturing semiconductor device
CN111593323B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
TW202013505A (zh) 電漿處理裝置及電漿處理方法
US10978310B2 (en) Method of manufacturing semiconductor device and non-transitory computer-readable recording medium capable of adjusting substrate temperature
JP2009141230A (ja) 半導体装置の製造方法および半導体装置製造用スパッタ装置
CN113451094A (zh) 聚焦环、用于固定基底的卡盘组件以及等离子体处理设备
KR101992164B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP3814431B2 (ja) 半導体装置の製造方法
JP2021061348A (ja) 基板処理方法及び基板処理装置
JP5859367B2 (ja) ＺｒＢＯ膜のエッチング方法、半導体装置の製造方法、及びＺｒＢＯ膜のエッチング装置
JP6441989B2 (ja) 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2006278485A (ja) 異種積層薄膜形成方法および装置
KR20220011582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
WO2004021422A1 (ja) 処理装置、載置台、処理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant