CN111583862A - 像素驱动电路和oled显示面板 - Google Patents

Abstract

本申请提供一种像素驱动电路和OLED显示面板，像素驱动电路包括数据信号输入模块、发光器件、驱动模块、侦测模块和存储模块；数据信号输入模块用于向第一点输入数据信号；发光器件的阳极与第一电源信号连接；驱动模块的第一输入端通过第一点与数据信号输入模块连接，第二输入端与第二电源信号连接，输出端与发光器件的阴极连接，用于驱动发光器件发光；侦测模块通过第二点与驱动模块连接，用于侦测驱动模块的阈值电压；存储模块通过第一点和第二点与驱动模块连接，用于存储驱动模块的阈值电压；在发光阶段，不同像素对应的像素驱动电路中，驱动模块的输出端电流值均处于预设范围。本申请中各发光器件的阴极电流受电源压降影响较小，显示亮度均匀。

Description

像素驱动电路和OLED显示面板

技术领域

本申请涉及显示技术领域，尤其涉及一种像素驱动电路和OLED显示面板。

背景技术

如图1所示，为现有的3T1C像素驱动电路，包括数据信号输入模块101、发光器件102、驱动模块103、侦测模块104和存储模块105，其中，数据信号输入模块101用于在数据写入阶段，在第一控制信号WR的控制下，向第一点g输入数据信号，发光器件102的阴极与第二电源信号VSS连接，驱动模块103的第一输入端通过第一点g与数据信号输入模块101连接，驱动模块103的第二输入端通过第二点s与发光器件102的阳极连接，驱动模块103的输出端与第二电源信号VDD连接，驱动模块103用于在第一点g的电位控制下，驱动发光器件102发光，侦测模块104通过第二点s与驱动模块103连接，用于在侦测阶段，在第三控制信号RD的控制下，侦测驱动模块103的阈值电压，存储模块105通过第一点g和第二点s与驱动模块103连接，用于存储驱动模块103的阈值电压。

具体地，数据信号输入模块101包括第一晶体管T10，发光器件102为有机发光二极管OLED，驱动模块103包括第二晶体管T20，侦测模块104包括第三晶体管T30、感测线Sense-line、单刀双掷开关K，存储模块105包括存储电容Cst，其中，第一晶体管T10的栅极连接第一控制信号WR，第一电极连接数据线DATA，第二电极连接第一点g，第二晶体管T20的栅极连接第一点g，第一电极连接第一电源信号VDD，第二电极连接发光器件105的阳极，第三晶体管T30的栅极连接第三控制信号RD，第一电极连接第二点s，第二电极连接感测线Sense-line的第一端，单刀双掷开关K的动触点T连接感测线Sense-line的第二端，单刀双掷开关K的第一静触点S1连接参考电压VREF，第二静触点S2连接模数转换器ADC，存储电容Cst的第一极板连接第一点g，第二极板连接第二点s。

由图1可以看出，现有的像素驱动电路中，整个面板的OLED的阴极都与第二电源信号VSS连接。然而，处于面板不同位置的阴极，到达汇集点的电阻是有差异的，距离输入端越远，电阻越大，电阻的差异会引起距离输入端较远处阴极的电压小于距离输入端较较近处阴极的电压，即产生电源压降(IR-Drop)现象，从而使流过OLED的电流存在差异，距离输入端越远，电流越小，这种电流的差异最终会导致显示画面亮度的不均匀。

因此，现有OLED显示面板存在画面亮度不均匀的技术问题，需要改进。

发明内容

本申请实施例提供一种像素驱动电路和OLED显示面板，用以缓解现有OLED显示面板中画面亮度不均匀的技术问题。

本申请实施例提供一种像素驱动电路，包括：

数据信号输入模块，用于在数据写入阶段，在第一控制信号的控制下，向第一点输入数据信号；

发光器件，所述发光器件的阳极与第一电源信号连接；

驱动模块，所述驱动模块的第一输入端通过所述第一点与所述数据信号输入模块连接，所述驱动模块的第二输入端与第二电源信号连接，所述驱动模块的输出端与所述发光器件的阴极连接，所述驱动模块用于在第二控制信号和所述第一点的电位控制下，驱动所述发光器件发光；

侦测模块，通过第二点与所述驱动模块连接，用于在侦测阶段，在第三控制信号的控制下，侦测所述驱动模块的阈值电压；

存储模块，通过所述第一点和所述第二点与所述驱动模块连接，用于存储所述驱动模块的阈值电压；

其中，在发光阶段，不同像素对应的像素驱动电路中，所述驱动模块的输出端电流值均处于预设范围。

在本申请的像素驱动电路中，所述数据信号输入模块包括第一晶体管，所述第一晶体管的栅极与所述第一控制信号连接，所述第一晶体管的第一电极与数据线连接，所述第一晶体管的第二电极与所述第一点连接。

在本申请的像素驱动电路中，所述发光器件为有机发光二极管。

在本申请的像素驱动电路中，所述驱动模块包括第二晶体管和第三晶体管，所述第二晶体管的栅极与所述第一点连接，所述第二晶体管的第一电极与所述第二点连接，所述第二晶体管的第二电极与所述发光器件的阴极连接，所述第三晶体管的栅极与所述第二控制信号连接，所述第三晶体管的第一电极与所述第二电源信号连接，所述第三晶体管的第二电极与所述第二点连接。

在本申请的像素驱动电路中，在所述数据写入阶段和所述发光阶段，所述第二控制信号为高电位。

在本申请的像素驱动电路中，在所述侦测阶段，所述第二控制信号为低电位。

在本申请的像素驱动电路中，所述侦测模块包括第四晶体管、感测线和单刀双掷开关，所述第四晶体管的栅极连接所述第三控制信号，所述第四晶体管的第一电极连接所述第二点，所述第四晶体管的第二电极连接所述感测线的第一端，所述单刀双掷开关的动触点连接所述感测线的第二端，所述单刀双掷开关的第一静触点连接参考电压，所述单刀双掷开关的第二静触点连接模数转换器。

在本申请的像素驱动电路中，所述侦测模块用于，在所述侦测阶段的初始化阶段，控制所述单刀双掷开关的动触点与第一静触点连接，在所述侦测阶段的电压侦测阶段，控制所述单刀双掷开关的动触点与第二静触点连接。

在本申请的像素驱动电路中，所述存储模块包括存储电容，所述存储电容的第一极板与所述第一点连接，所述存储电容的第二极板与所述第二点连接。

在本申请的像素驱动电路中，所述像素驱动电路还包括开关模块，所述开关模块与所述发光器件的阴极连接，所述开关模块用于在侦测阶段，在第四控制信号的控制下，切断所述发光器件与所述驱动模块的连接。

在本申请的像素驱动电路中，所述开关模块包括第五晶体管，所述第五晶体管的栅极与所述第四控制信号连接，所述第五晶体管的第一电极与所述发光器件的阴极连接，所述第五晶体管的第二电极与所述第一电源信号连接。

在本申请的像素驱动电路中，在所述数据写入阶段和所述发光阶段，所述第四控制信号为低电位。

在本申请的像素驱动电路中，在所述侦测阶段，所述第四控制信号为高电位。

在本申请的像素驱动电路中，所述第一控制信号，所述第二控制信号、所述第三控制信号以及所述第四控制信号均由外部时序器提供。

本申请还提供一种OLED显示面板，包括上述任一项所述的像素驱动电路。

有益效果：本申请提供一种像素驱动电路和OLED显示面板，像素驱动电路包括数据信号输入模块、发光器件、驱动模块、侦测模块和存储模块；数据信号输入模块用于在数据写入阶段，在第一控制信号的控制下，向第一点输入数据信号；发光器件的阳极与第一电源信号连接；驱动模块的第一输入端通过所述第一点与数据信号输入模块连接，驱动模块的第二输入端与第二电源信号连接，驱动模块的输出端与发光器件的阴极连接，驱动模块用于在第二控制信号和第一点的电位控制下，驱动发光器件发光；侦测模块通过第二点与驱动模块连接，用于在侦测阶段，在第三控制信号的控制下，侦测驱动模块的阈值电压；存储模块通过第一点和第二点与驱动模块连接，用于存储驱动模块的阈值电压；其中，在发光阶段，不同像素对应的像素驱动电路中，驱动模块的输出端电流值均处于预设范围。本申请的像素驱动电路中，所有发光器件的阳极均连接在一起，阴极均与驱动模块的输出端连接，而在发光阶段，不同像素对应的像素驱动电路中，驱动模块的输出端电流值均处于预设范围，因此位于OLED显示面板不同位置的发光器件的阴极，流过的电流受到电源压降的影响较小，从而使得OLED显示面板各处的显示亮度均匀。

附图说明

下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。

图1为现有技术中像素驱动电路的结构示意图。

图2为本申请实施例提供的像素驱动电路的第一种结构示意图。

图3为本申请实施例提供的像素驱动电路在显示阶段各信号的第一种时序图。

图4为本申请实施例提供的像素驱动电路在显示阶段各晶体管的第一种开关示意图。

图5为本申请实施例提供的像素驱动电路在侦测阶段各信号的第一种时序图。

图6为本申请实施例提供的像素驱动电路在侦测阶段各晶体管的第一种开关示意图。

图7为本申请实施例提供的像素驱动电路的第一种结构示意图。

图8为本申请实施例提供的像素驱动电路在显示阶段各信号的第二种时序图。

图9为本申请实施例提供的像素驱动电路在显示阶段各晶体管的第二种开关示意图。

图10为本申请实施例提供的像素驱动电路在侦测阶段各信号的第二种时序图。

图11为本申请实施例提供的像素驱动电路在侦测阶段各晶体管的第二种开关示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。

下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。

本申请实施例提供一种像素驱动电路和OLED显示面板，用以缓解现有OLED显示面板中画面亮度不均匀的技术问题。

如图2所示，为本申请提供的像素驱动电路的第一种结构示意图。像素驱动电路包括数据信号输入模块201、发光器件202、驱动模块203、侦测模块204和存储模块205；

数据信号输入模块201用于在数据写入阶段，在第一控制信号WR的控制下，向第一点g输入数据信号；

发光器件202的阳极与第一电源信号VDD连接；

驱动模块203的第一输入端通过第一点g与数据信号输入模块201连接，驱动模块203的第二输入端与第二电源信号VSS连接，驱动模块203的输出端与发光器件202的阴极连接，驱动模块203用于在第二控制信号EM和第一点g的电位控制下，驱动发光器件202发光；

侦测模块204通过第二点s与驱动模块203连接，用于在侦测阶段，在第三控制信号RD的控制下，侦测驱动模块203的阈值电压；

存储模块205通过第一点g和第二点s与驱动模块203连接，用于存储驱动模块203的阈值电压；

其中，在发光阶段，不同像素对应的像素驱动电路中，驱动模块203的输出端电流值均处于预设范围。

具体地，数据信号输入模块201包括第一晶体管T1，第一晶体管T1的栅极与第一控制信号WR连接，第一晶体T1的第一电极与数据线DATA连接，第一晶体管T1的第二电极与第一点g连接。

发光器件202为有机发光二极管OLED。

驱动模块203包括第二晶体管T2和第三晶体管T3，第二晶体管T2的栅极与第一点g连接，第二晶体管T2的第一电极与第二点s连接，第二晶体管T2的第二电极与发光器件202的阴极连接，第三晶体管T3的栅极与第二控制信号EM连接，第三晶体管T3的第一电极与第二电源信号VSS连接，第三晶体管T3的第二电极与第二点s连接。

侦测模块204包括第四晶体管T4、感测线Sense-line和单刀双掷开关K，第四晶体管T4的栅极连接第三控制信号RD，第四晶体管T4的第一电极连接第二点s，第四晶体管T4的第二电极连接感测线Sense-line的第一端，单刀双掷开关K的动触点T连接感测线Sense-line的第二端，单刀双掷开关K的第一静触点S1连接参考电压VREF，单刀双掷开关K的第二静触点S2连接模数转换器ADC。

存储模块205包括存储电容Cst，存储电容Cst的第一极板与第一点g连接，存储电容Cst的第二极板与第二点s连接。

在本申请中，各晶体管的第一电极和第二电极，其中一个为源极，另一个为漏极，第一电源信号VDD为电源高电位信号，第二电源VSS为电源低电位信号,第一电源信号VDD的输出的电压值大于第二电源信号VSS输出的电压值。驱动模块203中，第二晶体管T2为驱动晶体管，驱动模块203的阈值电压即第二晶体管T2的阈值电压Vth。

如图3所示，为图2的像素驱动电路在显示阶段各信号的时序图。显示阶段包括数据写入阶段t1和发光阶段t2。

在数据写入阶段t1，第一控制信号WR为高电位，第一晶体管T1打开，数据线DATA向第一点g和存储电容Cst输入高电位的数据信号，第一点g电位等于Vdata，第二控制信号EM为高电位，第三晶体管T3打开，第二点s电位等于VSS。在该阶段结束时，第一晶体管T1工作在饱和状态下，以驱动发光器件202发光。

在发光阶段t2，第一控制信号WR为低电位，第一晶体管T1关闭，数据线的电压Vdata不能到达第二晶体管T2的栅极，但由于存储电容Cst的存储作用，第二晶体管T2的栅极电压仍可继续保持数据信号电压Vdata，使得第二晶体管T2工作在饱和状态下，驱动电流通过第二晶体管T2进入发光器件202，从而驱动发光器件202持续发光。此后该像素驱动电路继续t2阶段直到下一个t1阶段来临。

在数据写入阶段t1和发光阶段t2，第二控制信号EM均为高电位，第三控制信号RD均为低电位，因此第三晶体管T3均打开，第四晶体管T4均关闭，各晶体管的打开与关闭情况如图4所示。

OLED能够发光是由第二晶体管T2工作在饱和状态时所产生的输出电流驱动的，具体而言输出电流(即流过OLED的电流)满足公式：

I＝K(Vgs-Vth)²

其中，Vgs为第二晶体管T2的栅极和第一电极之间的电压差，Vth为第二晶体管T2的阈值电压，K为与第二晶体管T2自身结构和工艺有关的常数。

由于在发光阶段t2，第二晶体管T2处于饱和状态，第二晶体管T2的栅极电压为Vdata，第二晶体管T2的第一电极电压为VSS，对于不同灰阶下的像素，Vdata数值不同，Vgs也不同，而Vth和K为定值。由上述公式可知，输出电流I受Vgs的变化值影响较小，因此在发光阶段，不同像素对应的像素驱动电路中，驱动模块203的输出端，也即第二晶体管T2的第二电极的输出电流处于预设范围，该预设范围较小。

在现有技术中，各发光器件的阴极连接在一起，通过第二电源信号VSS来控制流过阴极的电流，由于处于面板不同位置的像素阴极，到达汇集点的电阻是有差异的，具体为距离第二电源信号VSS的输入端越远，电阻越大，电压越小，即产生电源压降现象(IR-Drop)，在大面积显示的面板上，IR-Drop会使得处于不同位置的OLED上的电流产生差异，进而导致面板发光不均匀，影响图像的显示质量。

而在本申请的像素驱动电路中，所有发光器件的阳极均连接在一起，阴极均与驱动模块203的输出端连接，由于在发光阶段t2，第二晶体管T2处于饱和状态，使得不同像素对应的像素驱动电路中，驱动模块的输出端电流值均处于预设范围，因此位于OLED显示面板不同位置的发光器件的阴极，流过的电流受到电源压降的影响较小，从而OLED显示面板各处的显示亮度均匀，提高了显示效果。

由于晶体管制造过程中的非均一性，OLED显示面板内每个像素的驱动晶体管的阈值电压不一致，此外，由于长时间工作等原因会使驱动晶体管的材料老化，导致驱动晶体管的阈值电压漂移。为实现OLED显示面板的正常显示，需要对驱动晶体管的阈值电压进行侦测和补偿，因此OLED显示面板还需要在每次开机前或关机后进行侦测，该阶段为侦测阶段。

如图5所示，为图2的像素驱动电路在侦测阶段各信号的时序图。侦测阶段包括初始化阶段t3、充电阶段t4和电压侦测阶段t5。

在初始化阶段t3，第一控制信号WR为高电位，第一晶体管T1打开，向第一点g输入高电位的数据信号Vdata，第二控制信号EM为低电位，第三晶体管T3关闭，第三控制信号RD为高电位，第四晶体管T4打开，单刀双掷开关K的动触点T与第一静触点S1连接，向第二点s输入参考电压VREF。此时，第二晶体管T2的栅极电压为Vdata，第二晶体管T2的第一电极的电压为VREF。

在充电阶段t4，第一控制信号WR维持高电位，第一晶体管T1打开，第二控制信号EM维持低电位，第三晶体管T3关闭，第三控制信号RD维持高电位，第四晶体管T4打开，单刀双掷开关K的动触点T与第一静触点S1和第二静触点S2均断开，此时，第二点s的电压不断上升，直至Vs＝Vdata-Vth。

在电压侦测阶段t5，第一控制信号WR维持高电位，第一晶体管T1打开，第二控制信号EM维持低电位，第三晶体管T3关闭，第三控制信号RD维持高电位，第四晶体管T4打开，单刀双掷开关K的动触点T与第二静触点S2连接，此时，由于感测线Sense-line与第二点s连接，因此感测线Sense-line上的电压与第二点s的电压相同，模数转换器ADC对感测线Sense-line上的电压进行侦测，产生对应的数据后锁存，侦测的电压值即为此时第二点s的电压值。

在侦测完成后，根据侦测到的电压SAMP，对显示阶段输入的数据信号进行调整，以此来实现对驱动晶体管的补偿。

在侦测阶段，第二控制信号EM始终为低电位，因此第二晶体管T2始终为关闭状态，在该阶段，各晶体管的开关情况如图6所示。

如图7所示，为本申请实施例提供的像素驱动电路的第二种结构示意图。与图2中结构不同之处在于，像素驱动电路还包括开关模块206，开关模块206与发光器件202的阴极连接，开关模块206用于在侦测阶段，在第四控制信号VC的控制下，切断发光器件202与驱动模块203的连接。

具体地，开关模块206包括第五晶体管T5，第五晶体管T5的栅极与第四控制信号VC连接，第五晶体管T5的第一电极与发光器件202的阴极连接，第五晶体管T5的第二电极与第一电源信号VDD连接。

如图8所示，为图7的像素驱动电路中在显示阶段各信号的时序图。显示阶段包括数据写入阶段t1和发光阶段t2。各晶体管在显示阶段的开关情况如图9所示。

在本实施例中，第四控制信号VC在数据写入阶段t1和发光阶段t2始终为低电位，因此第五晶体管T5始终关闭，其他各信号的时序与图3中相同，具体原理也相同，在此不再赘述。

如图10所示，为图7的像素驱动电路中在侦测阶段各信号的时序图。侦测阶段包括初始化阶段t3、充电阶段t4和电压侦测阶段t5。各晶体管在侦测阶段的开关情况如图11所示。

在本实施例中，第四控制信号VC在侦测阶段始终为高电位，因此第五晶体管T5始终开启。其他各信号的时序与图5中相同，具体原理也相同，在此不再赘述。

在图2的像素驱动电路中，由于在侦测阶段的初始化阶段t3，第一控制信号WR为高电位，第一晶体管T1打开，第三控制信号RD为高电位，第四晶体管T4打开，而第一电源信号VDD的电压与第二点s的电压存在压差，因此电流会通过第一电源信号VDD、第一晶体管T1以及第四晶体管T4流向感测线Sense-line，使得发光器件202中有电流流过而发光，最终导致侦测时屏幕出现逐行扫描的亮线。

而在本实施例中，增加了第五晶体管T5，且第五晶体管T5的第二电极与第一电源信号VDD连接，在第五晶体管T5打开后，发光器件202的阴极与阳极均连接至第一电源信号VDD，因此电位相同，不会产生电流的流动，进而使得侦测时不会出现屏幕闪烁现象，提高了OLED显示面板的品质。

在上述实施例中，第一控制信号WR、第二控制信号EM、第三控制信号RD以及第四控制信号VC均由外部时序器提供。

本申请的像素驱动电路中，所有发光器件的阳极均连接在一起，阴极均与驱动模块的输出端连接，而在发光阶段，不同像素对应的像素驱动电路中，驱动模块的输出端电流值均处于预设范围，因此位于OLED显示面板不同位置的发光器件的阴极，流过的电流受到电源压降的影响较小，从而使得OLED显示面板各处的显示亮度均匀。

本申请还提供一种OLED显示面板，包括上述任一实施例所述的像素驱动电路。通过采用本申请实施例提供的像素驱动电路，不论距离远近，各发光器件的阴极电流受到电源压降的影响较小，从而OLED显示面板各处的显示亮度均匀。

根据以上实施例可知：

本申请提供一种像素驱动电路和OLED显示面板，像素驱动电路包括数据信号输入模块、发光器件、驱动模块、侦测模块和存储模块；数据信号输入模块用于在数据写入阶段，在第一控制信号的控制下，向第一点输入数据信号；发光器件的阳极与第一电源信号连接；驱动模块的第一输入端通过所述第一点与数据信号输入模块连接，驱动模块的第二输入端与第二电源信号连接，驱动模块的输出端与发光器件的阴极连接，驱动模块用于在第二控制信号和第一点的电位控制下，驱动发光器件发光；侦测模块通过第二点与驱动模块连接，用于在侦测阶段，在第三控制信号的控制下，侦测驱动模块的阈值电压；存储模块通过第一点和第二点与驱动模块连接，用于存储驱动模块的阈值电压，其中，在发光阶段，不同像素对应的像素驱动电路中，驱动模块的输出端电流值均处于预设范围。本申请的像素驱动电路中，所有发光器件的阳极均连接在一起，阴极均与驱动模块的输出端连接，而在发光阶段，不同像素对应的像素驱动电路中，驱动模块的输出端电流值均处于预设范围，因此位于OLED显示面板不同位置的发光器件的阴极，流过的电流受到电源压降的影响较小，从而使得OLED显示面板各处的显示亮度均匀。

在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

以上对本申请实施例所提供的一种像素驱动电路和OLED显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (15)

1.一种像素驱动电路，其特征在于，包括：

数据信号输入模块，用于在数据写入阶段，在第一控制信号的控制下，向第一点输入数据信号；

发光器件，所述发光器件的阳极与第一电源信号连接；

驱动模块，所述驱动模块的第一输入端通过所述第一点与所述数据信号输入模块连接，所述驱动模块的第二输入端与第二电源信号连接，所述驱动模块的输出端与所述发光器件的阴极连接，所述驱动模块用于在第二控制信号和所述第一点的电位控制下，驱动所述发光器件发光；

侦测模块，通过第二点与所述驱动模块连接，用于在侦测阶段，在第三控制信号的控制下，侦测所述驱动模块的阈值电压；

存储模块，通过所述第一点和所述第二点与所述驱动模块连接，用于存储所述驱动模块的阈值电压；

其中，在发光阶段，不同像素对应的像素驱动电路中，所述驱动模块的输出端电流值均处于预设范围。

2.如权利要求1所述的像素驱动电路，其特征在于，所述数据信号输入模块包括第一晶体管，所述第一晶体管的栅极与所述第一控制信号连接，所述第一晶体管的第一电极与数据线连接，所述第一晶体管的第二电极与所述第一点连接。

3.如权利要求2所述的像素驱动电路，其特征在于，所述发光器件为有机发光二极管。

4.如权利要求3所述的像素驱动电路，其特征在于，所述驱动模块包括第二晶体管和第三晶体管，所述第二晶体管的栅极与所述第一点连接，所述第二晶体管的第一电极与所述第二点连接，所述第二晶体管的第二电极与所述发光器件的阴极连接，所述第三晶体管的栅极与所述第二控制信号连接，所述第三晶体管的第一电极与所述第二电源信号连接，所述第三晶体管的第二电极与所述第二点连接。

5.如权利要求4所述的像素驱动电路，其特征在于，在所述数据写入阶段和所述发光阶段，所述第二控制信号为高电位。

6.如权利要求4所述的像素驱动电路，其特征在于，在所述侦测阶段，所述第二控制信号为低电位。

7.如权利要求4所述的像素驱动电路，其特征在于，所述侦测模块包括第四晶体管、感测线和单刀双掷开关，所述第四晶体管的栅极连接所述第三控制信号，所述第四晶体管的第一电极连接所述第二点，所述第四晶体管的第二电极连接所述感测线的第一端，所述单刀双掷开关的动触点连接所述感测线的第二端，所述单刀双掷开关的第一静触点连接参考电压，所述单刀双掷开关的第二静触点连接模数转换器。

8.如权利要求7所述的像素驱动电路，其特征在于，所述侦测模块用于，在所述侦测阶段的初始化阶段，控制所述单刀双掷开关的动触点与第一静触点连接，在所述侦测阶段的电压侦测阶段，控制所述单刀双掷开关的动触点与第二静触点连接。

9.如权利要求7所述的像素驱动电路，其特征在于，所述存储模块包括存储电容，所述存储电容的第一极板与所述第一点连接，所述存储电容的第二极板与所述第二点连接。

10.如权利要求9所述的像素驱动电路，其特征在于，所述像素驱动电路还包括开关模块，所述开关模块与所述发光器件的阴极连接，所述开关模块用于在侦测阶段，在第四控制信号的控制下，切断所述发光器件与所述驱动模块的连接。

11.如权利要求10所述的像素驱动电路，其特征在于，所述开关模块包括第五晶体管，所述第五晶体管的栅极与所述第四控制信号连接，所述第五晶体管的第一电极与所述发光器件的阴极连接，所述第五晶体管的第二电极与所述第一电源信号连接。

12.如权利要求11所述的像素驱动电路，其特征在于，在所述数据写入阶段和所述发光阶段，所述第四控制信号为低电位。

13.如权利要求11所述的像素驱动电路，其特征在于，在所述侦测阶段，所述第四控制信号为高电位。

14.如权利要求11所述的像素驱动电路，其特征在于，所述第一控制信号，所述第二控制信号、所述第三控制信号以及所述第四控制信号均由外部时序器提供。

15.一种OLED显示面板，其特征在于，包括如权利要求1至14任一项所述的像素驱动电路。

Images