CN111510133A - 时钟相位控制电路、方法、功率放大装置及音频设备 - Google Patents

时钟相位控制电路、方法、功率放大装置及音频设备 Download PDF

Info

Publication number
CN111510133A
CN111510133A CN202010274954.7A CN202010274954A CN111510133A CN 111510133 A CN111510133 A CN 111510133A CN 202010274954 A CN202010274954 A CN 202010274954A CN 111510133 A CN111510133 A CN 111510133A
Authority
CN
China
Prior art keywords
signal
clock
phase control
circuits
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010274954.7A
Other languages
English (en)
Other versions
CN111510133B (zh
Inventor
刘�东
姚炜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Awinic Technology Co Ltd
Original Assignee
Shanghai Awinic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Awinic Technology Co Ltd filed Critical Shanghai Awinic Technology Co Ltd
Priority to CN202010274954.7A priority Critical patent/CN111510133B/zh
Publication of CN111510133A publication Critical patent/CN111510133A/zh
Application granted granted Critical
Publication of CN111510133B publication Critical patent/CN111510133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及一种时钟相位控制电路、方法、功率放大装置及音频设备。所述电路包括：接口模块，用于基于接收的时钟信号和时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；时钟产生模块，用于基于接收的所述时钟使能信号生成***时钟信号；相位控制模块，用于基于接收的所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号和复位信号；第一时钟分频器用于基于接收的所述***时钟信号及所述复位信号生成控制后一级电路在预设的时刻启动的第一工作时钟信号；第二时钟分频器用于基于接收的所述***时钟信号及所述置位信号生成能够精准控制后一级电路相位延迟的第二工作时钟信号。

Description

时钟相位控制电路、方法、功率放大装置及音频设备
技术领域
本申请涉及集成电路时钟控制技术领域，特别是涉及一种时钟相位控制电路、方法、功率放大装置及音频设备。
背景技术
随着多媒体智能设备的发展和人们生活智能化水平的提高，音频***中一般会采用多个音频功放来实现立体声效果，立体声设备对功率放大电路中工作时钟的设置提出了更高的要求。
然而，传统的立体声设备中，由于每个音频功放的启动时间有先后，且每个独立音频功放的播放延时可能会存在差异，导致上位机通过集成电路音频总线(InterIC SoundBus，I2S)传输的数据在经过不同音频功放播放后存在相位差异，导致音效变差。另外，如果立体声***中不同音频功放中的升压转换电路同相切换，会增大负载发出电压，可能会导致电池过载，造成装载立体声***的设备例如是手机或平板电脑等关机。
发明内容
基于此，有必要针对上述背景技术中的问题，提供一种能够控制时钟相位延迟的时钟相位控制电路、方法、功率放大装置及音频设备。
本申请的第一方面提供一种时钟相位控制电路，包括：
接口模块，用于接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；
时钟产生模块，与所述接口模块连接，用于接收所述时钟使能信号并根据所述时钟使能信号生成***时钟信号；
相位控制模块，分别与所述接口模块和所述时钟产生模块连接，用于接收所述时钟相位控制信号、所述同步指示信号和所述***时钟信号，并根据所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号和复位信号；
第一时钟分频器，分别与所述相位控制模块、所述时钟产生模块连接，用于接收所述***时钟信号及所述复位信号，并根据所述***时钟信号及所述复位信号生成第一工作时钟信号，所述第一工作时钟信号用于控制后一级电路在预设的时刻启动；
第二时钟分频器，分别与所述相位控制模块、所述时钟产生模块连接，用于接收所述***时钟信号及所述置位信号，并根据所述***时钟信号及所述置位信号生成第二工作时钟信号，所述第二工作时钟信号用于控制后一级电路的相位延迟。
于上述实施例中的时钟相位控制电路中，通过接口模块接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；设置时钟产生模块接收所述时钟使能信号并根据所述时钟使能信号生成***时钟信号；设置相位控制模块接收所述时钟相位控制信号、所述同步指示信号和所述***时钟信号，并根据所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号和复位信号；利用第一时钟分频器接收所述***时钟信号及所述复位信号，并根据所述***时钟信号及所述复位信号生成第一工作时钟信号，所述第一工作时钟信号用于控制后一级电路例如是负载在预设的时刻启动；利用第二时钟分频器接收所述***时钟信号及所述置位信号，并根据所述***时钟信号及所述置位信号生成第二工作时钟信号，所述第二工作时钟信号用于控制后一级电路的相位延迟。由于可以通过所述第一工作时钟信号控制后一级电路在预设的时刻启动，为控制后一级电路的时钟相位延迟提供基准，以便于通过所述第二工作时钟信号控制后一级电路产生预设的相位延迟。
在其中一个实施例中，所述接口模块包括：
I2C通用接口模块，用于接收所述时钟信号和所述时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成所述时钟使能信号、使能信号和地址选择信号；
I2C专用接口模块，与所述I2C通用接口模块连接，用于接收所述时钟信号、所述使能信号和所述地址选择信号，并根据所述时钟信号、所述使能信号和所述地址选择信号生成所述同步指示信号。
于上述实施例中的时钟相位控制电路中，通过设置接口模块包括I2C通用接口模块和I2C专用接口模块，利用I2C通用接口模块接收所述时钟信号和所述时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成所述时钟使能信号、使能信号和地址选择信号；所述时钟使能信号用于控制所述时钟产生模块生成***时钟信号以为所述相位控制模块、所述第一时钟分频器及所述第二时钟分频器提供工作时钟信号；所述使能信号和所述地址选择信号用于使得所述I2C专用接口模块根据接收的所述时钟信号、所述使能信号和所述地址选择信号生成所述同步指示信号，以控制所述相位控制模块根据接收的所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号和复位信号，从而进一步控制所述第一时钟分频器、所述第二时钟分频器分别生成所述第一工作时钟信号和所述第二工作时钟信号，利用所述第一工作时钟信号控制后一级电路例如是负载在预设的时刻启动，利用所述第二工作时钟信号控制后一级电路例如是升压转换电路的相位延迟，避免升压转换电路与负载同向抽取电流使得设备电池过载而导致设备过热及/或设备自动关机。
在其中一个实施例中，所述I2C专用接口模块包括：
集成电路(Inter－Integrated Circuit，I2C)协议解析接口，与所述I2C通用接口模块连接，用于接收所述时钟信号、所述使能信号和所述地址选择信号，并根据所述时钟信号、所述使能信号和所述地址选择信号生成I2C协议解析信号；
同步指示信号产生器，与所述I2C协议解析接口连接，用于基于接收的所述I2C协议解析信号生成所述同步指示信号。
于上述实施例中的时钟相位控制电路中，例如可以将所述时钟相位控制电路应用于音频功放中的升压转换电路的相位延迟控制，由于不同音频功放内部的包括I2C协议解析接口及同步指示信号产生器的I2C专用接口模块的工作时钟为I2C总线的时钟信号。可以通过I2C总线向该I2C协议解析接口输入数据，并通过I2C通用接口模块向该I2C协议解析接口输入使能信号以及地址选择信号，使得同步指示信号产生器基于接收的所述I2C协议解析信号生成同步指示信号，以控制相位控制模块输出置位信号和复位信号，从而进一步控制所述第一时钟分频器、所述第二时钟分频器分别生成所述第一工作时钟信号和所述第二工作时钟信号，利用所述第一工作时钟信号控制后一级电路例如是负载在预设的时刻启动，利用所述第二工作时钟信号控制后一级电路例如是升压转换电路的相位延迟，避免升压转换电路与负载同向抽取电流使得设备电池过载而导致设备过热及/或设备自动关机。
在其中一个实施例中，所述I2C协议解析信号至少包括I2C总线读写标志信号、寄存器地址信号、数据信号、数据传输停止信号及I2C总线时钟信号，所述同步指示信号产生器包括：
写判断单元，与所述I2C协议解析接口连接，用于当所述I2C总线读写标志信号为写操作标志信号时生成写确认信号；
地址判断单元，与所述I2C协议解析接口连接，用于当所述寄存器地址信号为预设的地址信号时生成地址确认信号；
数据判断单元，与所述I2C协议解析接口连接，用于当所述数据信号为同步指示指令信号时生成数据确认信号；
数字逻辑电路，分别与所述写判断单元、所述地址判断单元及所述数据判断单元连接，用于在接收的所述写确认信号、所述地址确认信号及所述数据确认信号均为预设信号时生成同步指示触发信号；以及
逻辑控制电路，所述逻辑控制电路分别与所述I2C协议解析接口、所述数字逻辑电路、相位控制模块连接，用于接收所述数据传输停止信号、所述I2C总线时钟信号和所述同步指示触发信号，并根据所述数据传输停止信号、所述I2C总线时钟信号及所述同步指示触发信号生成所述同步指示信号，并向所述相位控制模块发送所述同步指示信号。
于上述实施例中的时钟相位控制电路中，通过设置写判断单元在所述I2C总线读写标志信号为写操作标志信号时发出写确认信号；设置地址判断单元在所述寄存器地址信号为预设的地址信号时发出地址确认信号；设置数据判断单元在所述数据信号为同步指示指令信号时发出数据确认信号；设置数字逻辑电路在所述写确认信号、所述地址确认信号及所述数据确认信号均为相应的预设信号时生成同步指示触发信号；并设置逻辑控制电路基于I2C协议解析接口发出的I2C总线时钟信号和数据传输停止信号，及所述同步指示触发信号生成同步指示信号，以使得相位控制模块可以基于所述同步指示信号生成置位信号和复位信号，进而利用第一时钟分频器基于接收的***时钟信号及所述复位信号生成第一工作时钟信号，以控制后一级电路在预设的时刻启动；利用第二时钟分频器基于接收的***时钟信号及所述置位信号生成第二工作时钟信号，以控制后一级电路产生预设的相位延迟。
在其中一个实施例中，所述相位控制模块包括：
第一四分频器，所述第一四分频器的数据输入端D与所述逻辑控制电路的输出端连接，所述第一四分频器的两个重置端均连接输入***复位信号，所述第一四分频器的两个时钟信号输入端clk均与所述时钟产生模块的***时钟信号输出端连接，所述第一四分频器的第一数据锁存输出端Q用于发出置位信号；
反相器，所述反相器的输入端与所述逻辑控制电路的输出端连接；
第二四分频器，所述第二四分频器的数据输入端D与直流电源DVDD的输出端连接，所述第二四分频器的两个重置端分别与所述反相器的输出端连接，所述第二四分频器的两个时钟信号输入端clk分别与所述时钟产生模块的***时钟信号输出端连接，所述第二四分频器的第一数据锁存输出端Q用于发出复位信号。
于上述实施例中的时钟相位控制电路中，通过设置第二四分频器基于获取的同步指示信号的反向信号及所述时钟产生模块发出***时钟信号发出复位信号，使得第一时钟分频器基于接收的***时钟信号及所述复位信号生成第一工作时钟信号，以控制后一级电路在预设的时刻启动；通过设置第一四分频器基于获取的同步指示信号及所述时钟产生模块发出***时钟信号发出置位信号，使得第二时钟分频器基于接收的***时钟信号及所述置位信号生成第二工作时钟信号，以控制后一级电路产生预设的相位延迟。
在其中一个实施例中，所述相位控制模块还包括：
沿检测单元，所述沿检测单元的输入端与所述第一四分频器的第一数据锁存输出端Q连接，所述沿检测单元的输出端用于输出置位信号；或
脉冲展宽单元，所述脉冲展宽单元的输入端与所述第一四分频器的第一数据锁存输出端Q连接，所述脉冲展宽单元的输出端用于输出置位信号。
于上述实施例中的时钟相位控制电路中，通过在相位控制模块中增加沿检测单元，用于检测第一四分频器输出的置位信号中的上升沿或下降沿；或者通过在相位控制模块中增加脉冲展宽单元，将所述第一四分频器输出的置位信号中脉冲进行展宽，以提高置位信号中脉冲的宽度，以提高第二时钟分频器基于所述置位信号生成所述第二工作时钟信号以控制后一级电路产生预设的相位延迟的准确性。
在其中一个实施例中，所述接口模块包括：
I2C通用接口模块，用于接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成所述时钟使能信号和所述时钟相位控制信号；
I2S接口模块，所述I2S接口模块的输出端与所述相位控制模块连接，所述I2S接口模块用于接收I2S总线信号，并根据所述I2S总线信号生成所述同步指示信号。
于上述实施例中的时钟相位控制电路中，可以利用I2S接口模块基于接收的I2S总线信号生成所述同步指示信号，以向所述相位控制模块提供所述同步指示信号，可以控制若干个不同功率放大电路中的升压转换电路分别按照预设的相位差产生相位延迟，实现对不同功率放大电路中的升压转换电路的相位延迟的精准控制，避免在同时控制多个功率放大电路中的升压转换电路的情况下，因各功率放大电路异步启动导致不能精准控制各升压转换电路的相位延迟的情况发生。
在其中一个实施例中，所述接口模块包括：
I2C通用接口模块，用于接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成所述时钟使能信号和所述时钟相位控制信号；
同步接口模块，所述同步接口模块的同步引脚与所述相位控制模块连接，所述同步接口模块经由所述同步引脚向所述相位控制模块提供所述同步指示信号。
于上述实施例中的时钟相位控制电路中，可以设置同步接口模块的同步引脚与所述相位控制模块连接，以向所述相位控制模块提供所述同步指示信号，可以控制若干个不同功率放大电路中的升压转换电路分别按照预设的相位差产生相位延迟，实现对不同功率放大电路中的升压转换电路的相位延迟的精准控制，避免在同时控制多个功率放大电路中的升压转换电路的情况下，因各功率放大电路异步启动导致不能精准控制各升压转换电路的相位延迟的情况发生。
本申请的第二方面提供一种功率放大装置，包括：
升压转换电路，以及
任一本申请实施例中所述的时钟相位控制电路，所述时钟相位控制电路输出的所述第一工作时钟信号用于控制所述功率放大装置在预设的时刻启动，所述时钟相位控制电路输出的所述第二工作时钟信号用于控制所述升压转换电路的相位延迟。
于上述实施例中的功率放大装置中，可以通过接口模块接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；设置时钟产生模块接收所述时钟使能信号并根据所述时钟使能信号生成***时钟信号；设置相位控制模块接收所述时钟相位控制信号、所述同步指示信号和所述***时钟信号，并根据所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号和复位信号；利用第一时钟分频器接收所述***时钟信号及所述复位信号，并根据所述***时钟信号及所述复位信号生成第一工作时钟信号，所述第一工作时钟信号用于控制功率放大装置在预设的时刻启动；利用第二时钟分频器接收所述***时钟信号及所述置位信号，并根据所述***时钟信号及所述置位信号生成第二工作时钟信号，所述第二工作时钟信号用于控制升压转换电路的相位延迟。由于可以通过所述第一工作时钟信号控制功率放大装置在预设的时刻启动，为控制升压转换电路的时钟相位延迟提供基准，以便于通过所述第二工作时钟信号控制升压转换电路产生预设的相位延迟。
在其中一个实施例中，所述功率放大装置还包括启动模块，所述启动模块用于启动所述功率放大装置；所述第一时钟分频器的输出端与所述启动模块的输入端连接，用于向所述启动模块提供所述第一工作时钟信号，以控制所述启动模块在预设的时刻启动所述功率放大装置，所述第二时钟分频器的输出端与所述升压转换电路的输入端连接，所述第二时钟分频器向所述升压转换电路提供所述第二工作时钟信号，以控制所述升压转换电路产生预设的相位延迟。
本申请的第三方面提供一种音频设备，包括：
若干个功率放大电路，所述功率放大电路包括升压转换电路；
若干个如任一本申请实施例中所述的时钟相位控制电路，所述时钟相位控制电路的数量与所述功率放大电路的数量及所述升压转换电路的数量均相同，所述时钟相位控制电路与所述功率放大电路一对一连接，且所述时钟相位控制电路与所述功率放大电路的升压转换电路一对一连接，用于分别控制各所述功率放大电路及其中的升压转换电路；
其中，各所述时钟相位控制电路输出的所述第一工作时钟信号用于分别控制各所述功率放大电路在预设的时刻启动，各所述时钟相位控制电路输出的所述第二工作时钟信号用于分别控制各所述升压转换电路产生预设的相位延迟。
于上述实施例中的音频设备中，可以通过接口模块接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；设置时钟产生模块接收所述时钟使能信号并根据所述时钟使能信号生成***时钟信号；设置相位控制模块接收所述时钟相位控制信号、所述同步指示信号和所述***时钟信号，并根据所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号和复位信号；利用第一时钟分频器接收所述***时钟信号及所述复位信号，并根据所述***时钟信号及所述复位信号生成第一工作时钟信号；利用第二时钟分频器接收所述***时钟信号及所述置位信号，并根据所述***时钟信号及所述置位信号生成第二工作时钟信号。各时钟相位控制电路输出的第一工作时钟信号可以分别控制各功率放大电路在预设的时刻启动，各时钟相位控制电路输出的第二工作时钟信号可以分别控制各功率放大电路中的升压转换电路按照预设的相位差延迟，以实现对若干个不同功率放大电路中的升压转换电路时钟相位的延迟控制，避免了各升压转换电路同向切换产生过载现象。
在其中一个实施例中，各所述第一工作时钟信号分别控制各所述功率放大电路在预设的时刻同步启动，各所述第二工作时钟信号分别控制各所述升压转换电路以所述预设的时刻为起始点产生预设的相位延迟。
于上述实施例中的音频设备中，各时钟相位控制电路输出的第一工作时钟信号分别控制各功率放大电路在预设的时刻同步启动，各时钟相位控制电路输出的第二工作时钟信号分别控制各功率放大电路中的升压转换电路以所述预设的时刻为起始点产生预设的相位延迟，以实现对若干个不同功率放大电路中的升压转换电路时钟相位的精准延迟控制，避免了各升压转换电路同向切换产生过载现象。
本申请的第四方面提供一种时钟相位控制方法，应用于时钟相位控制电路，所述时钟相位控制电路包括接口模块、时钟产生模块、相位控制模块、第一时钟分频器和第二时钟分频器，所述方法包括：
控制所述接口模块基于接收的时钟信号和时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；
根据所述时钟使能信号控制所述时钟产生模块生成***时钟信号；
根据所述时钟相位控制信号、所述同步指示信号和所述***时钟信号控制所述相位控制模块生成置位信号和复位信号；
根据所述***时钟信号及所述复位信号控制所述第一时钟分频器生成第一工作时钟信号，所述第一工作时钟信号用于控制后一级电路在预设的时刻启动；
根据所述***时钟信号及所述置位信号控制所述第二时钟分频器生成第二工作时钟信号，所述第二工作时钟信号用于控制后一级电路的相位延迟。
于上述实施例中的时钟相位控制方法中，可以通过控制接口模块接收时钟信号和时钟相位参数设置信号，并控制所述接口模块根据所述时钟信号和所述时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；控制时钟产生模块基于接收的所述时钟使能信号生成***时钟信号；控制相位控制模块基于接收的所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号和复位信号；利用第一时钟分频器接收所述***时钟信号及所述复位信号，并根据所述***时钟信号及所述复位信号生成第一工作时钟信号，所述第一工作时钟信号用于控制后一级电路在预设的时刻启动；利用第二时钟分频器接收所述***时钟信号及所述置位信号，并根据所述***时钟信号及所述置位信号生成第二工作时钟信号，所述第二工作时钟信号用于控制后一级电路的相位延迟。由于可以通过所述第一工作时钟信号控制后一级电路在预设的时刻启动，为控制后一级电路时钟相位延迟提供基准，以便于通过所述第二工作时钟信号控制后一级电路产生预设的相位延迟。
本申请的第五方面提供一种时钟相位控制方法，应用于音频设备，所述音频设备包括若干个具有升压转换电路的功率放大电路，以及若干个如任一本申请实施例中所述的时钟相位控制电路，所述时钟相位控制电路的数量与所述功率放大电路的数量及所述升压转换电路的数量均相同，所述时钟相位控制电路与所述功率放大电路一对一连接，且所述时钟相位控制电路与所述功率放大电路的升压转换电路一对一连接，所述方法包括：
利用各所述时钟相位控制电路根据接收的时钟信号和时钟相位参数设置信号分别生成第一工作时钟信号和第二工作时钟信号；
利用各所述第一工作时钟信号分别控制各所述功率放大电路在预设的时刻启动，及利用各所述第二工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟。
于上述实施例中的时钟相位控制方法中，可以通过接口模块接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；设置时钟产生模块接收所述时钟使能信号并根据所述时钟使能信号生成***时钟信号；设置相位控制模块接收所述时钟相位控制信号、所述同步指示信号和所述***时钟信号，并根据所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号和复位信号；利用第一时钟分频器接收所述***时钟信号及所述复位信号，并根据所述***时钟信号及所述复位信号生成第一工作时钟信号，所述第一工作时钟信号可以分别控制各功率放大电路在预设的时刻启动；利用第二时钟分频器接收所述***时钟信号及所述置位信号，并根据所述***时钟信号及所述置位信号生成第二工作时钟信号，所述第二工作时钟信号可以分别控制各升压转换电路产生预设的相位延迟，以实现对若干个不同功率放大电路中的升压转换电路时钟相位的延迟控制，避免了各升压转换电路同向切换产生过载现象。
在其中一个实施例中，所述利用各所述第一工作时钟信号分别控制各所述功率放大电路在预设的时刻启动及利用各所述第二工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟包括：
利用各所述第一工作时钟信号分别控制各所述功率放大电路在预设的时刻同步启动，及利用各所述第二工作时钟信号分别控制各所述升压转换电路以所述预设的时刻为起始点产生预设的相位延迟。
于上述实施例中的时钟相位控制方法中，利用各时钟相位控制电路输出的第一工作时钟信号分别控制各所述功率放大电路在预设的时刻同步启动，以利用所述第二工作时钟信号分别控制各所述升压转换电路以所述预设的时刻为起始点产生预设的相位延迟，实现对不同功率放大电路中的升压转换电路相位延迟的精准控制，避免在同时控制多个功率放大电路中的升压转换电路的情况下，因各功率放大电路异步启动导致不能精准控制各升压转换电路的相位延迟的情况发生。
在其中一个实施例中，所述利用各所述第二工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟包括：
利用N个所述第二工作时钟信号分别控制N个所述升压转换电路产生预设的相位延迟；
其中，第i个所述升压转换电路的相位延迟的角度数值αi根据以下公式计算：
Figure BDA0002444432360000061
上式中的i和N均为正整数，N为所述时钟相位控制电路的总个数。
于上述实施例中的时钟相位控制方法中，在同时控制一个或多个不同功率放大电路中的升压转换电路的情况下，给出了对各升压转换电路相位延迟角度数值的具体设置公式，以更加方便合理地控制各升压转换电路的相位延迟的角度，更好地控制下一级电路例如是负载错峰抽取电流的同时，保证向负载输出电流或电压的平稳性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。
图1为本申请第一实施例中提供的一种时钟相位控制电路的电路原理图。
图2为本申请第二实施例中提供的一种时钟相位控制电路的电路原理图。
图3为本申请第三实施例中提供的一种时钟相位控制电路中的I2C专用接口模块的电路原理图。
图4为本申请第四实施例中提供的一种时钟相位控制电路中的I2C专用接口模块的电路原理图。
图5为本申请第五实施例中提供的一种时钟相位控制电路中的相位控制模块的电路原理图。
图6为本申请第六实施例中提供的一种时钟相位控制电路中的相位控制模块的电路原理图。
图7为本申请第七实施例中提供的一种时钟相位控制电路中的相位控制模块的电路原理图。
图8为本申请第八实施例中提供的一种时钟相位控制电路的电路原理图。
图9为本申请第九实施例中提供的一种时钟相位控制电路的电路原理图。
图10为本申请第十实施例中提供的一种功率放大装置的架构示意图。
图11为本申请第十一实施例中提供的一种功率放大装置的架构示意图。
图12为本申请第十二实施例中提供的一种音频设备的架构示意图。
图13为本申请第十三实施例中提供的一种音频设备的时钟相位控制的时序示意图。
图14为本申请第十四实施例中提供的一种时钟相位控制方法的流程示意图。
图15为本申请第十五实施例中提供的一种时钟相位控制方法的流程示意图。
图16为本申请第十六实施例中提供的一种时钟相位控制方法的流程示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或若干个相关的所列项目的任意的和所有的组合。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下，除非使用了明确的限定用语，例如“仅”、“由……组成”等，否则还可以添加另一部件。除非相反地提及，否则单数形式的术语可以包括复数形式，并不能理解为其数量为一个。
应当理解，尽管本文可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如，在不脱离本申请的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。
在本申请中，除非另有明确的规定和限定，术语“相连”、“连接”等术语应做广义理解，例如，可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，术语“若干个”可以是一个或多个。
如图1所示，在本申请的一个实施例中提供的一种时钟相位控制电路100中，包括接口模块10、时钟产生模块20、相位控制模块30、第一时钟分频器40和第二时钟分频器50。接口模块10用于接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；时钟产生模块20与接口模块10连接，用于接收所述时钟使能信号并根据所述时钟使能信号生成***时钟信号SCL；相位控制模块30分别与接口模块10和时钟产生模块20连接，用于接收所述时钟相位控制信号、所述同步指示信号和所述***时钟信号，并根据所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号ZW或复位信号FW；第一时钟分频器40分别与相位控制模块30、时钟产生模块20连接，用于接收***时钟信号SCL及复位信号FW，并根据***时钟信号SCL及复位信号FW生成第一工作时钟信号CLK48K，第一工作时钟信号CLK48K用于控制后一级电路例如是负载在预设的时刻启动；第二时钟分频器50分别与相位控制模块30、时钟产生模块20连接，用于接收***时钟信号SCL及置位信号ZW，并根据***时钟信号SCL及置位信号ZW生成第二工作时钟信号BOOST_CLK，第二工作时钟信号BOOST_CLK用于控制后一级电路例如是升压转换电路的相位延迟。在本实施例中，所述负载可以是所述时钟相位控制电路控制对象的输出电流或电压。所述第一工作时钟信号、所述第二工作时钟信号控制的后一级电路可以相同，也可以不同。由于可以通过所述第一工作时钟信号CLK48K控制后一级电路例如是负载在预设的时刻启动，为控制升压转换电路的时钟相位延迟提供基准，以便于通过所述第二工作时钟信号BOOST_CLK控制升压转换电路产生预设的相位延迟。
进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路100中，如图2所示，接口模块10包括I2C通用接口模块11和I2C专用接口模块12，I2C通用接口模块11用于接收I2C总线60发送的时钟信号和时钟相位参数设置信号，I2C通用接口模块11根据接收的所述时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号，时钟产生模块20与I2C通用接口模块11连接，用于接收所述时钟使能信号并根据所述时钟使能信号生成***时钟信号SCL；I2C专用接口模块12与I2C通用接口模块11连接，I2C专用接口模块12接收I2C总线60的时钟信号和时钟相位参数设置信号，并基于接收的所述时钟信号和时钟相位参数设置信号生成同步指示信号TZ，***时钟信号SCL可以是对接收的I2C总线60的时钟信号的倍频处理后获取的高速时钟信号，***时钟信号SCL为相位控制模块30、第一时钟分频器40和第二时钟分频器50的工作时钟信号；相位控制模块30分别与I2C通用接口模块11、I2C专用接口模块12和时钟产生模块20连接，相位控制模块30接收所述时钟相位控制信号、同步指示信号TZ和***时钟信号SCL，并根据所述时钟相位控制信号、同步指示信号TZ和***时钟信号SCL生成置位信号ZW或复位信号FW；第一时钟分频器40分别与相位控制模块30、时钟产生模块20连接，用于接收***时钟信号SCL及复位信号FW，并根据***时钟信号SCL及复位信号FW生成第一工作时钟信号CLK48K，第一工作时钟信号CLK48K用于控制后一级电路例如是负载在预设的时刻启动；第二时钟分频器50分别与相位控制模块30、时钟产生模块20连接，用于接收***时钟信号SCL及置位信号ZW，并根据***时钟信号SCL及置位信号ZW生成第二工作时钟信号BOOST_CLK，第二工作时钟信号BOOST_CLK用于控制后一级电路例如是升压转换电路产生预设的相位延迟。
示例地，可以将上述实施例中的时钟相位控制电路应用于音频功率放大装置(简称音频功放电路)，以音频功放电路中的升压转换电路为例来说明本实施例的工作原理，本实施例中后一级电路为音频功放电路。可以通过I2C总线60向I2C通用接口模块11提供时钟信号和时钟相位参数设置信号，利用时钟相位参数设置信号实现对音频功放电路的寄存器参数配置，例如可以配置音频功放电路的升压转换电路的工作时钟相位控制参数、I2C专用接口模块12的器件地址及时钟产生模块20的使能开关。时钟产生模块20基于I2C通用接口模块11发出的时钟使能信号发出***时钟信号SCL，该***时钟信号SCL作为相位控制模块30、第一时钟分频器40和第二时钟分频器50的工作时钟信号。相位控制模块30基于接收的I2C通用接口模块11发出的时钟相位参数设置信号、时钟产生模块10发出的***时钟信号SCL及I2C专用接口模块12发出的同步指示信号TZ可以发出置位信号ZW和复位信号FW。第一时钟分频器40分别与相位控制模块30、时钟产生模块20连接，用于接收***时钟信号SCL及复位信号FW，并根据***时钟信号SCL及复位信号FW生成第一工作时钟信号CLK48K，第一工作时钟信号CLK48K用于控制音频功放电路在预设的时刻启动。第二时钟分频器50分别与相位控制模块30、时钟产生模块20连接，用于接收***时钟信号SCL及置位信号ZW，并根据***时钟信号SCL及置位信号ZW生成第二工作时钟信号BOOST_CLK，第二工作时钟信号BOOST_CLK用于控制音频功放电路中的升压转换电路的相位延迟。在本实施例中，时钟产生模块20可以采用锁相环(Phase Locked Loop，PLL)电路、晶振电路或其他时钟产生电路。
进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路100中，如图3所示，I2C专用接口模块12可以包括I2C协议解析接口121和同步指示信号产生器122。I2C协议解析接口121与图2中所示的I2C通用接口模块11连接，用于接收I2C通用接口模块11发出的使能信号和地址选择信号，I2C协议解析接口121根据所述使能信号和所述地址选择信号生成I2C协议解析信号；同步指示信号产生器122与I2C协议解析接口121连接，用于基于接收的所述I2C协议解析信号生成同步指示信号TZ。同步指示信号TZ可以为高电平信号或低电平信号，以触发相位控制模块生成置位信号ZW或复位信号FW。复位信号FW可以为异步复位信号，第一时钟分频器基于接收的***时钟信号及所述复位信号生成第一工作时钟信号，以控制后一级电路例如是功率放大装置在预设的时刻启动；置位信号ZW可以为同步置位信号，使得第二时钟分频器基于接收的***时钟信号及所述置位信号，并根据所述***时钟信号及所述置位信号生成第二工作时钟信号，以控制后一级电路例如是功率放大装置中的升压转换电路产生预设的相位延迟。由于可以通过所述第一工作时钟信号控制功率放大装置在预设的时刻启动，为控制功率放大装置中的升压转换电路时钟相位延迟提供基准，便于通过所述第二工作时钟信号控制所述升压转换电路产生预设的相位延迟，避免升压转换电路与功率放大装置同向抽取电流使得设备电池过载而导致设备过热及/或设备自动关机。
进一步地，于上述实施例中的时钟相位控制电路中，所述I2C协议解析信号至少包括I2C总线读写标志信号、寄存器地址信号、数据信号、数据传输停止信号及I2C总线时钟信号。如图3所示，同步指示信号产生器122包括写判断单元1221、地址判断单元1222、数据判断单元1223、数字逻辑电路1224和逻辑控制电路1225。写判断单元1221与I2C协议解析接口121连接，用于当所述I2C总线60的读写标志信号为写操作标志信号时生成写确认信号；地址判断单元1222与I2C协议解析接口121连接，用于当所述寄存器地址信号为预设的地址信号时生成地址确认信号；数据判断单元1223与I2C协议解析接口121连接，用于当所述数据信号为同步指示指令信号时生成数据确认信号；数字逻辑电路1224分别与写判断单元1221、地址判断单元1222及数据判断单元1223连接，用于在接收的所述写确认信号、所述地址确认信号及所述数据确认信号均为预设信号时生成同步指示触发信号；逻辑控制电路1225分别与I2C协议解析接口121、数字逻辑电路1224、所述相位控制模块连接，用于接收所述数据传输停止信号、所述I2C总线时钟信号和所述同步指示触发信号，并根据所述数据传输停止信号、所述I2C总线时钟信号及所述同步指示触发信号生成所述同步指示信号，并向所述相位控制模块发送所述同步指示信号TZ。
具体地，于上述实施例中的时钟相位控制电路中，如图3所示，设置写判断单元1221在I2C总线60的读写标志信号为写操作标志信号时发出写确认信号，例如是高电平信号；设置地址判断单元1222在所述寄存器地址信号为预设的地址信号时发出地址确认信号，例如是高电平信号；设置数据判断单元1223在所述数据信号为同步指示指令信号时发出数据确认信号，例如是高电平信号；设置数字逻辑电路1224在所述写确认信号、所述地址确认信号及所述数据确认信号均为预设信号例如是高电平信号时生成同步指示触发信号；并设置逻辑控制电路1225基于I2C协议解析接口121发出的I2C总线时钟信号、数据传输停止信号，及所述同步指示触发信号发出同步指示信号TZ，以使得相位控制模块可以基于所述同步指示信号生成置位信号和复位信号，进而利用第一时钟分频器基于接收的***时钟信号及所述复位信号生成第一工作时钟信号，以控制后一级电路在预设的时刻启动；利用第二时钟分频器基于接收的***时钟信号及所述置位信号生成第二工作时钟信号，以控制后一级电路产生预设的相位延迟。例如可以设置同步指示信号为高电平信号，并设置高电平的持续时间值大于或等于一个I2C总线时钟的周期值，以使得所述I2C专用接口模块可以完整地获取到I2C通用接口模块发出的使能信号和地址选择信号，提高对时钟相位控制的准确性。
进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路中，如图4所示，可以设置同步指示信号产生器122包括写判断单元1221、地址判断单元1222、数据判断单元1223、与门和第一D触发器DFF1，与门为数字逻辑电路1224的一种具体实现方式，第一D触发器DFF1为逻辑控制电路1225的一种具体实现方式。写判断单元1221用于当所述I2C总线的读写标志信号为写操作标志信号时发出写确认信号；地址判断单元1222用于当所述寄存器地址信号为预设的地址信号时，发出地址确认信号；数据判断单元1223用于当所述数据信号为同步指示指令信号时发出数据确认信号；与门用于当所述写确认信号、所述地址确认信号及所述数据确认信号均为高电平信号时生成同步指示触发信号；第一D触发器DFF1的数据输入端D与与门的输出端连接，第一D触发器DFF1的时钟信号输入端clk与I2C协议解析接口121的I2C总线时钟信号输出端连接，第一D触发器DFF1的第一数据锁存输出端Q与所述相位控制模块连接以向所述相位控制模块提供同步指示信号；第一D触发器DFF1的重置端与所述I2C协议解析接口121的数据传输停止信号输出端连接，例如可以设置所述同步指示信号在所述数据传输停止信号为1时为高电平信号，当所述数据传输停止信号被复位为零时，所述同步指示信号被复位为零，所述同步指示信号为高电平的持续时间大于或等于一个***时钟信号的周期，保证了写判断单元1221、地址判断单元1222、数据判断单元1223传输数据的完整性及有效性，使得所述I2C专用接口模块可以完整地获取到I2C通用接口模块发出的使能信号和地址选择信号。
进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路中，如图5所示，相位控制模块30包括第一四分频器31、反相器33和第二四分频器32。第一四分频器31的数据输入端D与第一D触发器DFF1的第一数据锁存输出端Q连接，第一四分频器31的两个重置端分别用于输入***复位信号，第一四分频器31的两个时钟信号输入端clk分别与所述时钟产生模块的***时钟信号输出端连接，第一四分频器31的第一数据锁存输出端Q用于发出置位信号ZW；第二四分频器32的数据输入端D与直流电源DVDD的输出端连接，第二四分频器32的两个重置端分别与反相器33的输出端连接，第二四分频器32的两个时钟信号输入端clk分别与所述时钟产生模块的***时钟信号输出端连接，第二四分频器32的第一数据锁存输出端Q用于发出复位信号FW；反相器33的输入端与第一D触发器DFF1的第一数据锁存输出端Q连接。在本实施例中，***复位信号可以由***复位端34发出。
于上述实施例中的时钟相位控制电路中，通过设置第一四分频器基于获取的同步指示信号及所述时钟产生模块发出***时钟信号发出置位信号，使得第一时钟分频器基于接收的***时钟信号SCL及复位信号FW生成第一工作时钟信号CLK48K，第一工作时钟信号CLK48K用于控制后一级电路例如是负载在预设的时刻启动；使得第二时钟分频器基于接收的***时钟信号SCL及置位信号ZW生成第二工作时钟信号BOOST_CLK，以控制后一级电路例如是升压转换电路产生预设的相位延迟。
进一步地，如图5所示，第一四分频器31包括第二D触发器DFF2和第三D触发器DFF3，第二D触发器DFF2的第一数据锁存输出端Q与第三D触发器DFF3的数据输入端D连接，第二D触发器DFF2、第三D触发器DFF3的时钟信号输入端clk均与所述时钟产生模块的***时钟信号输出端连接，第二D触发器DFF2、第三D触发器DFF3的重置端均与***复位端34连接，第二D触发器DFF2的数据输入端D与第一D触发器DFF1的第一数据锁存输出端Q连接，第三D触发器DFF3的第一数据锁存输出端Q与所述第二时钟分频器连接。第一D触发器DFF1的第一数据锁存输出端Q输出的同步指示信号依次经过第二D触发器DFF2、第三D触发器DFF3处理后由第三D触发器DFF3的第一数据锁存输出端Q输出置位信号ZW。第二四分频器32包括第四D触发器DFF4和第五D触发器DFF5，第四D触发器DFF4的第一数据锁存输出端Q与第五D触发器DFF5的数据输入端D连接，第四D触发器DFF4、第五D触发器DFF5的时钟信号输入端clk均与所述时钟产生模块的***时钟信号输出端连接，第四D触发器DFF4和第五D触发器DFF5的重置端均与反相器33的输出端连接，第四D触发器DFF4的数据输入端D与直流电源DVDD的输出端连接，第五D触发器DFF5的第一数据锁存输出端Q与第一时钟分频器的输入端连接，以向所述第一时钟分频器输出复位信号FW。第一D触发器DFF1的第一数据锁存输出端Q输出的同步指示信号依次经过反相器、第四D触发器DFF4和第五D触发器DFF5后由第五D触发器DFF5的第一数据锁存输出端Q输出复位信号FW。
进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路中，如图6所示，相位控制模块30还包括沿检测单元35，沿检测单元35的输入端与第三D触发器DFF3的第一数据锁存输出端Q连接，沿检测单元35的输出端用于输出置位信号ZW。通过在相位控制模块中增加沿检测单元，用于检测第一四分频器输出的置位信号中的上升沿或下降沿，可以提高第二时钟分频器基于所述置位信号生成第二工作时钟信号控制后一级电路例如是升压转换电路相位延迟的准确性。
进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路中，如图7所示，相位控制模块30还包括脉冲展宽单元36，脉冲展宽单元36的输入端与第三D触发器DFF3的第一数据锁存输出端Q连接，脉冲展宽单元36的输出端用于输出置位信号ZW。通过在相位控制模块中增加脉冲展宽单元，将所述第一四分频器输出的置位信号中脉冲进行展宽，以提高置位信号中脉冲的宽度，可以提高第二时钟分频器基于所述置位信号生成第二工作时钟信号控制后一级电路例如是升压转换电路相位延迟的准确性。
进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路100中，如图8所示，接口模块10包括I2C通用接口模块11和I2S接口模块13，I2S接口模块13的输出端与相位控制模块30连接，I2S接口模块13可以接收I2S总线70发出的信号，并根据接收的I2S总线信号生成同步指示信号TZ；I2C通用接口模块11用于接收I2C总线60发送的时钟信号和时钟相位参数设置信号，I2C通用接口模块11根据接收的所述时钟信号和所述时钟相位参数设置信号生成时钟使能信号和时钟相位控制信号，时钟产生模块20与I2C通用接口模块11连接，用于接收所述时钟使能信号并根据所述时钟使能信号生成***时钟信号SCL；相位控制模块30分别与I2C通用接口模块11、I2S接口模块13和时钟产生模块20连接，相位控制模块30接收所述时钟相位控制信号、同步指示信号TZ和***时钟信号SCL，并根据所述时钟相位控制信号、同步指示信号TZ和***时钟信号SCL生成置位信号ZW或复位信号FW；第一时钟分频器40分别与相位控制模块30、时钟产生模块20连接，用于接收***时钟信号SCL及复位信号FW，并根据***时钟信号SCL及复位信号FW生成第一工作时钟信号CLK48K，第一工作时钟信号CLK48K用于控制后一级电路例如是负载在预设的时刻启动；第二时钟分频器50分别与相位控制模块30、时钟产生模块20连接，用于接收***时钟信号SCL及置位信号ZW，并根据***时钟信号SCL及置位信号ZW生成第二工作时钟信号BOOST_CLK，第二工作时钟信号BOOST_CLK用于控制后一级电路例如是升压转化电路的相位延迟。
进一步地，在本申请的一个实施例中提供的一种时钟相位控制电路100中，如图9所示，接口模块10包括I2C通用接口模块11和同步接口模块14，同步接口模块14，例如可以是同步引脚，与相位控制模块30连接，同步接口模块14经由所述同步引脚向相位控制模块30提供同步指示信号TZ。本实施中用同步接口模块14代替图8中所示的I2S接口模块13来向相位控制模块30提供同步指示信号TZ，因此，本实施例的工作原理可以参考图8中所示实施例的工作原理，这里不再赘述。
在本申请的一个实施例中提供的一种功率放大装置200中，如图10所示，包括升压转换电路201以及任一本申请实施例中所述的时钟相位控制电路100。时钟相位控制电路100基于接收的时钟信号和时钟相位参数设置信号生成第一工作时钟信号和第二工作时钟信号，所述第一工作时钟信号用于控制功率放大装置200在预设的时刻启动，时钟相位控制电路100输出的所述第二工作时钟信号用于控制升压转换电路201的相位延迟，由于可以通过所述第一工作时钟信号控制功率放大装置200在预设的时刻启动，为控制升压转换电路201的相位延迟提供基准，以便于通过所述第二工作时钟信号控制升压转换电路201产生预设的相位延迟。
进一步地，在本申请的一个实施例中提供的一种功率放大装置200中，如图11所示，还包括启动模块202，启动模块202用于启动功率放大装置200；时钟相位控制电路100中的第一时钟分频器40的输出端与启动模块202的输入端连接，用于向启动模块202提供所述第一工作时钟信号，以控制启动模块202在预设的时刻启动功率放大装置200，第二时钟分频器50的输出端与升压转换电路201的输入端连接，第二时钟分频器50向升压转换电路201提供所述第二工作时钟信号，以控制升压转换电路201产生预设的相位延迟，避免升压转换电路抽取的电流与功率放大装置200启动抽取的电流同向叠加，使得电源电池过载。
在本申请的一个实施例中提供的一种音频设备中，包括若干个功率放大电路，例如一个或者至少两个功率放大电路，以及若干个时钟相位控制电路，所述时钟相位控制电路的数量与所述功率放大电路的数量及所述功率放大电路中的升压转换电路的数量均相同，所述时钟相位控制电路与所述功率放大电路一对一连接，且所述时钟相位控制电路与所述功率放大电路的升压转换电路一对一连接。以若干个功率放大电路为例进行说明，所述功率放大电路包括升压转换电路；若干个如任一本申请实施例中提供的所述的时钟相位控制电路，用于分别控制对应的所述功率放大电路及其中的升压转换电路；其中，各所述时钟相位控制电路输出的所述第一工作时钟信号用于控制各所述功率放大电路在预设的时刻启动，各所述时钟相位控制电路输出的所述第二工作时钟信号用于控制各所述升压转换电路产生预设的相位延迟。
优选的，各所述第一工作时钟信号分别控制各所述功率放大电路在预设的时刻同步启动，各所述第二工作时钟信号分别控制各所述升压转换电路以所述预设的时刻为起始点产生预设的相位延迟。
优选的，利用N个所述第二工作时钟信号分别控制N个所述升压转换电路产生预设的相位延迟；其中，第i个所述升压转换电路的相位延迟的角度数值αi根据以下公式计算：
Figure BDA0002444432360000121
上式中的i和N均为正整数，N为所述时钟相位控制电路的总个数，即所述时钟相位控制电路的数量与所述功率放大电路的数量及所述功率放大电路中的升压转换电路的数量均为N。
具体的，如图12所示，在本申请的一个实施例中提供的一种音频设备300中，包括功率放大电路A、功率放大电路B、功率放大电路C及功率放大电路D，以及时钟相位控制电路A、时钟相位控制电路B、时钟相位控制电路C和时钟相位控制电路D。可以通过控制电路80分别经由I2C总线60传输数据以完成对功率放大电路A、功率放大电路B、功率放大电路C及功率放大电路D的参数配置。以配置功率放大电路A为例，可以通过控制电路80向功率放大电路A的I2C通用接口模块的器件地址传输寄存器配置参数，包括功率放大电路A中的升压转换电路A的时钟相位控制参数，I2C专用接口模块的器件地址参数，以及时钟产生模块的使能开关参数，可以以与配置功率放大电路A相同的方式完成对功率放大电路B、功率放大电路C及功率放大电路D的参数配置。所述音频设备进行时钟相位控制的工作时序图如图13中所示。所述音频设备可以经由控制电路80向功率放大电路A、功率放大电路B、功率放大电路C及功率放大电路D中的专用接口模块发出的使能信号和地址选择信号，使得各时钟相位控制电路中的同步指示信号产生器生成相应的同步指示信号，使得时钟相位控制电路A输出第一工作时钟信号CLK48K_A和第二工作时钟信号BOOST_CLK_A分别控制功率放大电路A和功率放大电路A中的升压转换电路A；使得时钟相位控制电路B输出第一工作时钟信号CLK48K_B和第二工作时钟信号BOOST_CLK_B分别控制功率放大电路B和功率放大电路B中的升压转换电路B；使得时钟相位控制电路C输出第一工作时钟信号CLK48K_C和第二工作时钟信号BOOST_CLK_C分别控制功率放大电路C和功率放大电路C中的升压转换电路C；使得时钟相位控制电路D输出第一工作时钟信号CLK48K_D和第二工作时钟信号BOOST_CLK_D分别控制功率放大电路D和功率放大电路D中的升压转换电路D。所述音频设备通过第一工作时钟信号CLK48K_A、第一工作时钟信号CLK48K_B、第一工作时钟信号CLK48K_C和第一工作时钟信号CLK48K_D分别控制功率放大电路A、功率放大电路B、功率放大电路C及功率放大电路D同步启动，所述音频设备通过第二工作时钟信号BOOST_CLK_A、第二工作时钟信号BOOST_CLK_B、第二工作时钟信号BOOST_CLK_C和第二工作时钟信号BOOST_CLK_D分别控制升压转换电路A、升压转换电路B、升压转换电路C和升压转换电路D产生预设的相位延迟。在本实施例中，控制电路80的控制器至少可以采用单片机、ARM、DSP或FPGA等中的一种。
于上述实施例中的音频设备中，通过各时钟相位控制电路输出第一工作时钟信号以分别控制各对应的功率放大电路在预设的时刻启动，再用第二工作时钟信号分别控制各升压转换电路产生预设的相位延迟，使得各升压转换电路的输出电流/电压产生预设的相位差，以实现音频设备中各功率放大电路工作时错峰抽取电流，避免导致电池过载而引发产品过热或关机现象。
进一步地，于上述实施例中的音频设备中，如图12-图13所示，可以设置时钟相位控制电路A、时钟相位控制电路B、时钟相位控制电路C和时钟相位控制电路D各自输出的第一工作时钟信号分别控制功率放大电路A、功率放大电路B、功率放大电路C及功率放大电路D在预设的时刻同步启动，并设置时钟相位控制电路A、时钟相位控制电路B、时钟相位控制电路C和时钟相位控制电路D各自输出的第二工作时钟信号分别控制升压转换电路A、升压转换电路B、升压转换电路C及升压转换电路D以所述预设的时刻为起始点产生预设的相位延迟。可以设置第二工作时钟信号分别控制升压转换电路A、升压转换电路B、升压转换电路C及升压转换电路D以所述预设的时刻为起始点产生的相位延迟角度为0度、90度、180度和270度。
于上述实施例中的音频设备中，各时钟相位控制电路输出的第一工作时钟信号分别控制功率放大电路A、功率放大电路B、功率放大电路C及功率放大电路D在预设的时刻同步启动，各时钟相位控制电路输出的第二工作时钟信号分别控制各功率放大电路中的升压转换电路以所述预设的时刻为起始点产生预设的相位延迟，以实现对若干个不同功率放大电路中的升压转换电路时钟相位的精准延迟控制，避免了各升压转换电路同向切换产生过载现象。
在本申请的一个实施例中，提供一种时钟相位控制方法，应用于时钟相位控制电路，时钟相位控制电路可以为任一本申请实施例中的时钟相位控制电路，所述时钟相位控制电路包括接口模块、时钟产生模块、相位控制模块、第一时钟分频器和第二时钟分频器，如图14中所示，所述方法包括：
步骤202：控制所述接口模块基于接收的时钟信号和时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号。
步骤204：根据所述时钟使能信号控制所述时钟产生模块生成***时钟信号。
步骤206：根据所述时钟相位控制信号、所述同步指示信号和所述***时钟信号控制所述相位控制模块生成置位信号和复位信号。
步骤208：根据所述***时钟信号及所述复位信号控制所述第一时钟分频器生成第一工作时钟信号，所述第一工作时钟信号用于控制后一级电路在预设的时刻启动。
步骤2010：根据所述***时钟信号及所述置位信号控制所述第二时钟分频器生成第二工作时钟信号，所述第二工作时钟信号用于控制后一级电路的相位延迟。
于上述实施例中的时钟相位控制方法中，可以通过控制接口模块接收时钟信号和时钟相位参数设置信号，并控制所述接口模块根据所述时钟信号和所述时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；控制时钟产生模块基于接收的所述时钟使能信号生成***时钟信号；控制相位控制模块基于接收的所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号和复位信号；利用第一时钟分频器接收所述***时钟信号及所述复位信号，并根据所述***时钟信号及所述复位信号生成第一工作时钟信号，所述第一工作时钟信号用于控制后一级电路在预设的时刻启动；利用第二时钟分频器接收所述***时钟信号及所述置位信号，并根据所述***时钟信号及所述置位信号生成第二工作时钟信号，所述第二工作时钟信号用于控制后一级电路的相位延迟。由于可以通过所述第一工作时钟信号控制后一级电路在预设的时刻启动，为控制后一级电路时钟相位延迟提供基准，以便于通过所述第二工作时钟信号控制后一级电路产生预设的相位延迟。
在本申请的一个实施例中，提供一种时钟相位控制方法，应用于音频设备，所述音频设备包括若干个具有升压转换电路的功率放大电路，以及若干个如任一本申请实施例中所述的时钟相位控制电路，所述时钟相位控制电路的数量与所述功率放大电路的数量及所述升压转换电路的数量均相同，所述时钟相位控制电路与所述功率放大电路一对一连接，且所述时钟相位控制电路与所述功率放大电路的升压转换电路一对一连接，如图15所示，所述方法包括：
步骤302：利用各所述时钟相位控制电路根据接收的时钟信号和时钟相位参数设置信号分别生成第一工作时钟信号和第二工作时钟信号。
步骤304：利用各所述第一工作时钟信号分别控制各所述功率放大电路在预设的时刻启动，及利用各所述第二工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟。
于上述实施例中的时钟相位控制方法中，可以通过接口模块接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；设置时钟产生模块接收所述时钟使能信号并根据所述时钟使能信号生成***时钟信号；设置相位控制模块接收所述时钟相位控制信号、所述同步指示信号和所述***时钟信号，并根据所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号和复位信号；利用第一时钟分频器接收所述***时钟信号及所述复位信号，并根据所述***时钟信号及所述复位信号生成第一工作时钟信号，所述第一工作时钟信号可以分别控制各功率放大电路在预设的时刻启动；利用第二时钟分频器接收所述***时钟信号及所述置位信号，并根据所述***时钟信号及所述置位信号生成第二工作时钟信号，所述第二工作时钟信号可以分别控制各升压转换电路产生预设的相位延迟，以实现对若干个不同功率放大电路中的升压转换电路时钟相位的延迟控制，避免了各升压转换电路同向切换导致电池过载而引发产品过热或关机现象。
进一步地，在本申请的一个实施例中提供的一种时钟相位控制方法中，如图16所示，步骤304包括：
步骤3041：利用各所述第一工作时钟信号分别控制各所述功率放大电路在预设的时刻同步启动，及利用各所述第二工作时钟信号分别控制各所述升压转换电路以所述预设的时刻为起始点产生预设的相位延迟。
进一步地，于上述实施例中的时钟相位控制方法中，所述利用各所述第二工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟包括：
利用N个所述第二工作时钟信号分别控制N个所述升压转换电路产生预设的相位延迟；
其中，第i个所述升压转换电路的相位延迟的角度数值αi根据以下公式计算：
Figure BDA0002444432360000151
上式中的i和N均为正整数，N为所述时钟相位控制电路的总个数，即所述时钟相位控制电路的数量与所述功率放大电路的数量及所述功率放大电路中的升压转换电路的数量均为N。
于上述实施例中的时钟相位控制方法中，在同时控制一个或多个不同功率放大电路中的升压转换电路的情况下，给出了对各升压转换电路相位延迟角度数值的具体设置公式，以更加方便合理地控制各升压转换电路的相位延迟的角度，更好地控制下一级电路例如是负载错峰抽取电流的同时，保证向负载输出电流或电压的平稳性。
关于上述实施例中的时钟相位控制方法的具体限定可以参见上文中对于时钟相位控制电路的限定，在此不再赘述。
应该理解的是，虽然图14-16的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图14-16中的至少一部分步骤可以包括若干个子步骤或者若干个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (16)

1.一种时钟相位控制电路，其特征在于，包括：
接口模块，用于接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；
时钟产生模块，与所述接口模块连接，用于接收所述时钟使能信号并根据所述时钟使能信号生成***时钟信号；
相位控制模块，分别与所述接口模块和所述时钟产生模块连接，用于接收所述时钟相位控制信号、所述同步指示信号和所述***时钟信号，并根据所述时钟相位控制信号、所述同步指示信号和所述***时钟信号生成置位信号和复位信号；
第一时钟分频器，分别与所述相位控制模块、所述时钟产生模块连接，用于接收所述***时钟信号及所述复位信号，并根据所述***时钟信号及所述复位信号生成第一工作时钟信号，所述第一工作时钟信号用于控制后一级电路在预设的时刻启动；
第二时钟分频器，分别与所述相位控制模块、所述时钟产生模块连接，用于接收所述***时钟信号及所述置位信号，并根据所述***时钟信号及所述置位信号生成第二工作时钟信号，所述第二工作时钟信号用于控制后一级电路的相位延迟。
2.根据权利要求1所述的时钟相位控制电路，其特征在于，所述接口模块包括：
I2C通用接口模块，用于接收所述时钟信号和所述时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成所述时钟使能信号、使能信号和地址选择信号；
I2C专用接口模块，与所述I2C通用接口模块连接，用于接收所述时钟信号、所述使能信号和所述地址选择信号，并根据所述时钟信号、所述使能信号和所述地址选择信号生成所述同步指示信号。
3.根据权利要求2所述的时钟相位控制电路，其特征在于，所述I2C专用接口模块包括：
I2C协议解析接口，与所述I2C通用接口模块连接，用于接收所述时钟信号、所述使能信号和所述地址选择信号，并根据所述时钟信号、所述使能信号和所述地址选择信号生成I2C协议解析信号；
同步指示信号产生器，与所述I2C协议解析接口连接，用于基于接收的所述I2C协议解析信号生成所述同步指示信号。
4.根据权利要求3所述的时钟相位控制电路，其特征在于，所述I2C协议解析信号至少包括I2C总线读写标志信号、寄存器地址信号、数据信号、数据传输停止信号及I2C总线时钟信号，所述同步指示信号产生器包括：
写判断单元，与所述I2C协议解析接口连接，用于当所述I2C总线读写标志信号为写操作标志信号时生成写确认信号；
地址判断单元，与所述I2C协议解析接口连接，用于当所述寄存器地址信号为预设的地址信号时生成地址确认信号；
数据判断单元，与所述I2C协议解析接口连接，用于当所述数据信号为同步指示指令信号时生成数据确认信号；
数字逻辑电路，分别与所述写判断单元、所述地址判断单元及所述数据判断单元连接，用于在接收的所述写确认信号、所述地址确认信号及所述数据确认信号均为预设信号时生成同步指示触发信号；以及
逻辑控制电路，所述逻辑控制电路分别与所述I2C协议解析接口、所述数字逻辑电路及所述相位控制模块连接，用于接收所述数据传输停止信号、所述I2C总线时钟信号和所述同步指示触发信号，并根据所述数据传输停止信号、所述I2C总线时钟信号及所述同步指示触发信号生成所述同步指示信号，并向所述相位控制模块发送所述同步指示信号。
5.根据权利要求4所述的时钟相位控制电路，其特征在于，所述相位控制模块包括：
第一四分频器，所述第一四分频器的数据输入端D与所述逻辑控制电路的输出端连接，所述第一四分频器的两个重置端均连接输入***复位信号，所述第一四分频器的两个时钟信号输入端clk均与所述时钟产生模块的***时钟信号输出端连接，所述第一四分频器的第一数据锁存输出端Q用于发出置位信号；
反相器，所述反相器的输入端与所述逻辑控制电路的输出端连接；
第二四分频器，所述第二四分频器的数据输入端D与直流电源DVDD的输出端连接，所述第二四分频器的两个重置端分别与所述反相器的输出端连接，所述第二四分频器的两个时钟信号输入端clk分别与所述时钟产生模块的***时钟信号输出端连接，所述第二四分频器的第一数据锁存输出端Q用于发出复位信号。
6.根据权利要求5所述的时钟相位控制电路，其特征在于，所述相位控制模块还包括：
沿检测单元，所述沿检测单元的输入端与所述第一四分频器的第一数据锁存输出端Q连接，所述沿检测单元的输出端用于输出置位信号；或
脉冲展宽单元，所述脉冲展宽单元的输入端与所述第一四分频器的第一数据锁存输出端Q连接，所述脉冲展宽单元的输出端用于输出置位信号。
7.根据权利要求1所述的时钟相位控制电路，其特征在于，所述接口模块包括：
I2C通用接口模块，用于接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成所述时钟使能信号和所述时钟相位控制信号；
I2S接口模块，所述I2S接口模块的输出端与所述相位控制模块连接，所述I2S接口模块用于接收I2S总线信号，并根据所述I2S总线信号生成所述同步指示信号。
8.根据权利要求1所述的时钟相位控制电路，其特征在于，所述接口模块包括：
I2C通用接口模块，用于接收时钟信号和时钟相位参数设置信号，并根据所述时钟信号和所述时钟相位参数设置信号生成所述时钟使能信号和所述时钟相位控制信号；
同步接口模块，所述同步接口模块的同步引脚与所述相位控制模块连接，所述同步接口模块经由所述同步引脚向所述相位控制模块提供所述同步指示信号。
9.一种功率放大装置，其特征在于，包括：
升压转换电路，以及
如权利要求1-8中任一项所述的时钟相位控制电路，所述时钟相位控制电路输出的所述第一工作时钟信号用于控制所述功率放大装置在预设的时刻启动，所述时钟相位控制电路输出的所述第二工作时钟信号用于控制所述升压转换电路的相位延迟。
10.根据权利要求9所述的功率放大装置，其特征在于，所述功率放大装置还包括：
启动模块，用于启动所述功率放大装置；
所述第一时钟分频器的输出端与所述启动模块的输入端连接，用于向所述启动模块提供所述第一工作时钟信号，以控制所述启动模块在预设的时刻启动所述功率放大装置，所述第二时钟分频器的输出端与所述升压转换电路的输入端连接，所述第二时钟分频器向所述升压转换电路提供所述第二工作时钟信号，以控制所述升压转换电路产生预设的相位延迟。
11.一种音频设备，其特征在于，包括：
若干个功率放大电路，所述功率放大电路包括升压转换电路；
若干个如权利要求1-8中任一项所述的时钟相位控制电路，所述时钟相位控制电路的数量与所述功率放大电路的数量及所述升压转换电路的数量均相同，所述时钟相位控制电路与所述功率放大电路一对一连接，且所述时钟相位控制电路与所述功率放大电路的升压转换电路一对一连接，用于分别控制各所述功率放大电路及其中的升压转换电路；
其中，各所述时钟相位控制电路输出的所述第一工作时钟信号用于分别控制各所述功率放大电路在预设的时刻启动，各所述时钟相位控制电路输出的所述第二工作时钟信号用于分别控制各所述升压转换电路产生预设的相位延迟。
12.根据权利要求11所述的音频设备，其特征在于，各所述第一工作时钟信号分别控制各所述功率放大电路在预设的时刻同步启动，各所述第二工作时钟信号分别控制各所述升压转换电路以所述预设的时刻为起始点产生预设的相位延迟。
13.一种时钟相位控制方法，应用于时钟相位控制电路，所述时钟相位控制电路包括接口模块、时钟产生模块、相位控制模块、第一时钟分频器和第二时钟分频器，其特征在于，所述方法包括：
控制所述接口模块基于接收的时钟信号和时钟相位参数设置信号生成同步指示信号、时钟使能信号和时钟相位控制信号；
根据所述时钟使能信号控制所述时钟产生模块生成***时钟信号；
根据所述时钟相位控制信号、所述同步指示信号和所述***时钟信号控制所述相位控制模块生成置位信号和复位信号；
根据所述***时钟信号及所述复位信号控制所述第一时钟分频器生成第一工作时钟信号，所述第一工作时钟信号用于控制后一级电路在预设的时刻启动；
根据所述***时钟信号及所述置位信号控制所述第二时钟分频器生成第二工作时钟信号，所述第二工作时钟信号用于控制后一级电路的相位延迟。
14.一种时钟相位控制方法，其特征在于，应用于音频设备，所述音频设备包括若干个具有升压转换电路的功率放大电路，以及若干个如权利要求1-8中任一项所述的时钟相位控制电路，所述时钟相位控制电路的数量与所述功率放大电路的数量及所述升压转换电路的数量均相同，所述时钟相位控制电路与所述功率放大电路一对一连接，且所述时钟相位控制电路与所述功率放大电路的升压转换电路一对一连接，所述方法包括：
利用各所述时钟相位控制电路根据接收的时钟信号和时钟相位参数设置信号分别生成第一工作时钟信号和第二工作时钟信号；
利用各所述第一工作时钟信号分别控制各所述功率放大电路在预设的时刻启动，及利用各所述第二工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟。
15.根据权利要求14所述的时钟相位控制方法，其特征在于，所述利用各所述第一工作时钟信号分别控制各所述功率放大电路在预设的时刻启动及利用各所述第二工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟包括：
利用各所述第一工作时钟信号分别控制各所述功率放大电路在预设的时刻同步启动，及利用各所述第二工作时钟信号分别控制各所述升压转换电路以所述预设的时刻为起始点产生预设的相位延迟。
16.根据权利要求14所述的时钟相位控制方法，其特征在于，所述利用各所述第二工作时钟信号分别控制各所述升压转换电路产生预设的相位延迟包括：
利用N个所述第二工作时钟信号分别控制N个所述升压转换电路产生预设的相位延迟；
其中，第i个所述升压转换电路的相位延迟的角度数值αi根据以下公式计算：
Figure FDA0002444432350000031
上式中的i和N均为正整数，N为所述时钟相位控制电路的总个数。
CN202010274954.7A 2020-04-09 2020-04-09 时钟相位控制电路、方法、功率放大装置及音频设备 Active CN111510133B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010274954.7A CN111510133B (zh) 2020-04-09 2020-04-09 时钟相位控制电路、方法、功率放大装置及音频设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010274954.7A CN111510133B (zh) 2020-04-09 2020-04-09 时钟相位控制电路、方法、功率放大装置及音频设备

Publications (2)

Publication Number Publication Date
CN111510133A true CN111510133A (zh) 2020-08-07
CN111510133B CN111510133B (zh) 2023-05-26

Family

ID=71876068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010274954.7A Active CN111510133B (zh) 2020-04-09 2020-04-09 时钟相位控制电路、方法、功率放大装置及音频设备

Country Status (1)

Country Link
CN (1) CN111510133B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113033646A (zh) * 2021-03-18 2021-06-25 深圳市比特安科技有限公司 一种电池协议自动识别方法及***

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050134307A1 (en) * 2003-12-17 2005-06-23 Stojanovic Vladimir M. Offset cancellation in a multi-level signaling system
CN101453211A (zh) * 2007-12-05 2009-06-10 索尼株式会社 时钟信号生成电路、显示面板模块、成像装置和电子设备
CN101951260A (zh) * 2010-10-11 2011-01-19 上海电力学院 一种数字延迟锁相环电路
CN103364602A (zh) * 2012-03-29 2013-10-23 北京普源精电科技有限公司 一种可产生多路同步时钟的示波器
CN105978539A (zh) * 2016-05-16 2016-09-28 东南大学 一种结构精简的快速时钟拉伸电路
CN205883049U (zh) * 2016-07-27 2017-01-11 嘉兴市纳杰微电子技术有限公司 使用数字同步逻辑控制电路的dcdc变换器
US10038450B1 (en) * 2015-12-10 2018-07-31 Xilinx, Inc. Circuits for and methods of transmitting data in an integrated circuit
CN110888619A (zh) * 2019-11-26 2020-03-17 上海艾为电子技术股份有限公司 数字音频功放同步电路及方法、电子设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050134307A1 (en) * 2003-12-17 2005-06-23 Stojanovic Vladimir M. Offset cancellation in a multi-level signaling system
CN101453211A (zh) * 2007-12-05 2009-06-10 索尼株式会社 时钟信号生成电路、显示面板模块、成像装置和电子设备
CN101951260A (zh) * 2010-10-11 2011-01-19 上海电力学院 一种数字延迟锁相环电路
CN103364602A (zh) * 2012-03-29 2013-10-23 北京普源精电科技有限公司 一种可产生多路同步时钟的示波器
US10038450B1 (en) * 2015-12-10 2018-07-31 Xilinx, Inc. Circuits for and methods of transmitting data in an integrated circuit
CN105978539A (zh) * 2016-05-16 2016-09-28 东南大学 一种结构精简的快速时钟拉伸电路
CN205883049U (zh) * 2016-07-27 2017-01-11 嘉兴市纳杰微电子技术有限公司 使用数字同步逻辑控制电路的dcdc变换器
CN110888619A (zh) * 2019-11-26 2020-03-17 上海艾为电子技术股份有限公司 数字音频功放同步电路及方法、电子设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113033646A (zh) * 2021-03-18 2021-06-25 深圳市比特安科技有限公司 一种电池协议自动识别方法及***
CN113033646B (zh) * 2021-03-18 2024-06-28 深圳市比特安科技有限公司 一种电池协议自动识别方法及***

Also Published As

Publication number Publication date
CN111510133B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
KR101667980B1 (ko) 다상 ｐｗｍ 신호들의 외부 동기화 장치 및 방법
CN103957005A (zh) 时间数字转换器、全数字锁相环电路及方法
CN111510133A (zh) 时钟相位控制电路、方法、功率放大装置及音频设备
US6049236A (en) Divide-by-one or divide-by-two qualified clock driver with glitch-free transitions between operating frequencies
TWI342403B (en) Jitter measuring system and method
WO2021008362A1 (zh) 数字频率生成器及其状态切换方法
JP2004357450A (ja) Ｐｗｍ回路およびマイクロコントローラ
KR101212185B1 (ko) 다채널 조절 시스템의 위상 교차 제어방법
TWI491169B (zh) 具有信號擷取功能之模組化風扇馬達控制電路及其控制方法
CN110768778B (zh) 一种单线通信电路、通信方法及通信***
CN115100998B (zh) 一种驱动电路、驱动ic、驱动设备、显示设备
CN218734652U (zh) 一种时钟信号控制电路及图像传感器
CN108539785B (zh) 逆变器同步方法和装置
JPH0326107A (ja) 論理回路
JP2011139365A (ja) パルスエッジ選択回路と、それを使ったパルス生成回路、サンプルホールド回路及び固体撮像装置
US20210097914A1 (en) Counter, pixel circuit, display panel and display device
CN210518362U (zh) 一种单线通信电路及通信***
CN201478853U (zh) 用于ups并机的无主从同步控制电路
CN113985960A (zh) ***时钟无毛刺切换电路及其复位实现方法
CN111510117B (zh) 时钟相位控制电路、方法、功率放大装置及音频设备
TW201409944A (zh) 多相位時脈除頻器
GB2623608A (en) FPGA-based cyclic modulation and coding system and method of medium wave transmitter
KR20100082834A (ko) 클록 전달 케이퍼빌리티를 갖는 클록 회로 및 방법
CN115793821A (zh) 复位电路及芯片
JP5850975B2 (ja) パルス生成回路、サンプルホールド回路、固体撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant