CN111489970B - 一种半导体器件的形成方法及一种半导体器件 - Google Patents
一种半导体器件的形成方法及一种半导体器件 Download PDFInfo
- Publication number
- CN111489970B CN111489970B CN201910078684.XA CN201910078684A CN111489970B CN 111489970 B CN111489970 B CN 111489970B CN 201910078684 A CN201910078684 A CN 201910078684A CN 111489970 B CN111489970 B CN 111489970B
- Authority
- CN
- China
- Prior art keywords
- forming
- isolation layer
- semiconductor device
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 89
- 238000002955 isolation Methods 0.000 claims abstract description 172
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000010410 layer Substances 0.000 claims description 214
- 239000010409 thin film Substances 0.000 claims description 19
- 238000000151 deposition Methods 0.000 claims description 17
- 239000011241 protective layer Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims 3
- 238000007254 oxidation reaction Methods 0.000 claims 3
- 239000000463 material Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 description 10
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 238000005498 polishing Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000001788 irregular Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件的形成方法，包括提供衬底，在衬底上形成鳍部，在鳍部上形成伪栅极；移除伪栅极，在移除伪栅极后形成的伪栅极沟槽处形成栅极沟槽；在栅极沟槽内填充第一隔离层。本发明提供的半导体器件的形成方法，在鳍部和栅极的沟槽中填充隔离材料，有效地防止了鳍部两相邻的区域之间、以及相邻的两个鳍部之间产生漏电流，还可以避免鳍部中形成的源极和漏极之间的桥接现象。由此，半导体器件的性能得到了提高。本发明还提供了一种由该方法形成的性能更稳定的半导体器件。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件的形成方法及用该方法形成的半导体器件。
背景技术
FinFET(Fin Field Effect Transistor，鳍式场效应晶体管)是一种立体的半导体器件。由于此种立体结构在缩小器件体积的前提下，有效地增大了FinFET源极与栅极、漏极与栅极的距离，因此能够显著减小短沟道效应、降低电源电压，性能更好。然而，FinFET在不断缩小的过程中遇到了许多新的问题。
对于FinFET，它的栅极横跨在鳍部上，源极和漏极在鳍部两端形成。但是在鳍部的两端形成的源漏隔离结构的形状是不规则的，这种不规则的形状会影响FinFET的性能和均匀性。因此，需要形成伪栅极来覆盖鳍部的部分边缘，从而避免出现不规则隔离结构的情况。
但是，这种形成伪栅极的方法，伪栅极侧面的隔离结构并不能完全覆盖鳍部的边缘，这会导致鳍部边缘的隔离结构形状不规则，并且使器件的性能受到影响。
为了解决上述问题，隔离结构的制作出现了一系列新的技术，例如单扩散隔断隔离结构(single diffusion break isolation structures，SDB隔离结构)的制造技术，其一般分布在鳍部的长度方向上，通过去除鳍部的部分区域，在鳍部中形成一个或多个隔断沟槽，在这些沟槽中填充绝缘材料后，可以将鳍部分为多块，由此可以防止鳍部两相邻的区域之间、以及相邻的两个鳍部之间产生漏电流，还可以避免鳍部中形成的源极和漏极之间的桥接现象。因此，SDB隔离结构的制造工艺及其形成的隔离结构的质量会影响SDB隔离结构的隔离性能，甚至会对周围的鳍部和栅极造成影响，进而影响FinFET器件的性能。
因此，需要一种能够形成性能较好的SDB隔离结构的方法，以满足人们对于半导体结构更低泄露、更高速度、更小体积、更优性能的要求。
发明内容
本发明的目的在于解决现有技术中，SDB隔离结构质量不高的问题。本发明提供了一种半导体器件的形成方法以及用这种方法制备得到的半导体器件，可提高SDB隔离结构的质量；进一步地，可以改善FinFET的性能。
为解决上述技术问题，本发明的实施方式公开了一种半导体器件的形成方法，包括：提供衬底，在衬底上形成鳍部，在鳍部上形成伪栅极；移除伪栅极，在移除伪栅极后形成的伪栅极沟槽处形成栅极沟槽；在栅极沟槽内填充第一隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在移除伪栅极后形成的伪栅极沟槽处形成栅极沟槽包括：在伪栅极沟槽上形成掩膜层；在伪栅极沟槽所在的位置光刻掩膜层形成栅极沟槽；或在伪栅极沟槽所在的位置光刻掩膜层和刻蚀鳍部形成栅极沟槽。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在移除伪栅极之前，还包括在鳍部远离衬底的一端设置第二隔离层，在衬底及第二隔离层上形成浅沟槽隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在伪栅极沟槽上形成掩膜层的同时，还包括：在浅沟槽隔离层上皆形成掩膜层，掩膜层靠近衬底的一端与第二隔离层远离衬底的一端接触；在形成栅极沟槽之后，还包括：去除浅沟槽隔离层上的掩膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在移除伪栅极之前，还包括在伪栅极周侧沉积薄膜层；或在伪栅极周侧沉积薄膜层，且在第二隔离层与浅沟槽隔离层接触部位沉积薄膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在栅极沟槽内填充第一隔离层之后，还包括去除栅极沟槽内的部分第一隔离层，在栅极沟槽远离鳍部的一端形成凹孔；在凹孔处沉积保护层；或在凹孔和浅沟槽隔离层上沉积保护层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在栅极沟槽内填充第一隔离层的同时，还包括在浅沟槽隔离层上形成第一隔离层；在栅极沟槽远离鳍部的一端形成凹孔前，还包括去除浅沟槽隔离层上的第一隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，第一隔离层包括氧化隔离层和介质隔离层；且介质隔离层包括层间绝缘膜、高介电常数层和功函数金属。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，第一隔离层的宽度与栅极沟槽的宽度相同。
本发明的实施方式还公开了一种半导体器件，该半导体器件由上述方法制备得到。
采用由上述方法形成的半导体器件，SDB隔离结构的质量更高，半导体器件的性能也更好。
附图说明
图1是本发明实施例提供的半导体器件的形成方法流程图；
图2至图9是本发明实施例提供的形成半导体器件的工艺流程示意图；
图10至图17是本发明实施例提供的另一形成半导体器件的工艺流程示意图。
附图标记：
1.衬底；11.鳍部；2.伪栅极；21.栅极沟槽；3.第一隔离层；31.氧化隔离层；32.介质隔离层；4.薄膜层；5.浅沟槽隔离层；6.掩膜层；7.第二隔离层；8.保护层；9.单扩散隔断隔离结构；91.凹孔。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
为解决现有技术中，SDB隔离结构质量不高的问题。本发明提供了一种半导体器件的形成方法。具体的，如图1所示。本实施例提提供的半导体器件的形成方法，包括：
步骤S1：提供衬底，在衬底上形成鳍部，在鳍部上形成伪栅极。
更为具体的，如图2和图10所示，提供衬底1，在衬底1上形成鳍部11，并在鳍部11上形成伪栅极2。衬底1的材料可以但不限于是蓝宝石衬底、碳化硅衬底、硅衬底，本实施例不做具体限定。需要注意的是，伪栅极2远离衬底1的一端高出鳍部11。
步骤S2：移除伪栅极，在移除伪栅极后形成的伪栅极沟槽处形成栅极沟槽。
更为具体的，如图3和图11所示。移除伪栅极2的方法包括但不限于腐蚀、切割。移除伪栅极2后，在原有的伪栅极2的位置形成了栅极沟槽21。
步骤S3：在栅极沟槽内填充第一隔离层。
更具体的，如图9和图17所示。在伪栅极2移除后形成的伪栅极沟槽中填充隔离层，即第一隔离层3，以形成单扩散隔断隔离结构9。
本实施例提供的半导体器件的形成方法，在移除伪栅极2后形成的伪栅极沟槽处形成栅极沟槽21，又在栅极沟槽21中填充第一隔离层3，从而形成单扩散隔断隔离结构9，避免了鳍部11边缘隔离结构形状不规则的问题出现，使器件产生的泄漏电流进一步减小提高了半导体器件的性能。进一步地，单扩散隔断隔离结构9的形成会进一步增大半导体器件源极和漏极之间的距离，因此可以进一步缩小半导体器件的体积。
进一步地，如图4、图5、图12、图13所示，本实施例提供的半导体器件的形成方法，在移除伪栅极2后形成的伪栅极沟槽处形成栅极沟槽21，又包括以下步骤：
首先，在栅极沟槽21上形成掩膜层6。即在栅极沟槽21远离衬底1的一端上方形成掩膜层6，且掩膜层6靠近衬底1的一端与栅极沟槽21远离衬底1的一端接触。在栅极沟槽21上形成掩膜层6，可以为接下来的光刻和刻蚀做好准备。具体的，掩膜层6的制作材料可以是硼硅酸盐玻璃或石英，也可以是其他具有良好的尺寸稳定性和曝光波长的传播性能的材料。本实施例对此不做具体限定。
其次，通过光刻和刻蚀掩膜层6形成栅极沟槽21。具体可以分为两种情况。
第一种：在栅极沟槽21所在的位置光刻掩膜层6直接形成栅极沟槽21。此时栅极沟槽21靠近衬底1的一端在鳍部11远离衬底1的一端以上，或与鳍部11远离衬底1的一端平齐。适用于此种情况的半导体器件有P沟道型金属氧化物半导体。
第二种，在栅极沟槽21所在的位置光刻掩膜层6和刻蚀鳍部11形成栅极沟槽21。具体的，可以是先光刻掩膜层6，再刻蚀鳍部11；也可以是光刻掩膜层6的同时对鳍部11进行刻蚀。形成的栅极沟槽21靠近衬底1的一端在鳍部11远离衬底1的一端以下，也就是说，栅极沟槽21有一部分在鳍部11中。适用于此种情况的半导体器件有N沟道型金属氧化物半导体。
需要说明的是，上述两种形成栅极沟槽21的方法不局限于P沟道型金属氧化物半导体和N沟道型金属氧化物半导体,也可以是其他类型的半导体器件，本实施例对此不做具体限定，本领域技术人员可以根据情况进行选择。
进一步地，如图2、图10所示，在移除伪栅极2之前，还包括在鳍部11远离衬底1的一端设置第二隔离层7，在衬底1及第二隔离层7上形成浅沟槽隔离层5。需要注意的是，栅极沟槽21远离衬底1的一端，高于第二隔离层7远离衬底1的一端所在的平面。而浅沟槽隔离层5是在衬底上、第二隔离层7远离衬底1的一端上、以及鳍部11之间的沟槽中形成的。具体的，浅沟槽隔离层5和第二隔离层的材料，本领域技术人员可以根据不同情况的需求不同，而进行针对性的选择，本实施例对此不做具体限定。
更进一步地，形成伪栅极2、第二隔离层7和浅沟槽隔离层5的顺序本实施例不做具体限定。
优选地，可以对栅极沟槽21远离衬底1的一端与浅沟槽隔离层5远离衬底1的一端进行平坦化工艺，具体可以是气体离化团束法、化学机械研磨法等，本实施例选用化学机械研磨法。因此，栅极沟槽21远离衬底1的一端与浅沟槽隔离层5远离衬底1的一端平齐。由此可以防止发生凹凸薄膜的情况出现，半导体器件表面的均匀性更好，半导体器件的性能也随之提升。
进一步地，如图4、图5、图12、图13所示。在栅极沟槽21上形成掩膜层6的同时，还包括：在浅沟槽隔离层5上皆形成掩膜层6，掩膜层6靠近衬底1的一端与第二隔离层7远离衬底1的一端接触。也就是说，除了在栅极沟槽21远离衬底1的一端上方形成掩膜层6，还要在浅沟槽隔离层5上都形成掩膜层6。即掩膜层6覆盖全部浅沟槽隔离层5，同时也覆盖栅极沟槽21远离衬底的一端以上的部分。
更一步地，在形成栅极沟槽21之后，还包括：去除鳍部11远离衬底1一端的掩膜层6。去除掩膜层6后，会露出栅极沟槽21。具体的，去除掩膜层6的方法包括但不限于腐蚀、刻蚀等，本领域技术人员可以任意选择，本实施例对此不做具体限定。
需要理解的是，在形成掩膜层6和去除掩膜层6的时候，关于浅沟槽隔离层5的操作还包括两种情况：
第一种，移除部分浅沟槽隔离层5。也就是说，在浅沟槽隔离层5和栅极沟槽21上形成掩膜层6之前，要先去除鳍部11远离衬底1一端所在的平面上方的所有浅沟槽隔离层5，然后在进行接下来的刻蚀和光刻工艺。在去除掩膜层6之后，在鳍部11远离衬底1一端所在的平面上方再沉积相同的浅沟槽隔离层5，且浅沟槽隔离层5远离衬底1的一端仍然与栅极沟槽21远离衬底1的一端平齐。
第二种，不对浅沟槽隔离层5进行其他操作。也就述说，鳍部11远离衬底1一端所在的平面上方的浅沟槽隔离层5与掩膜层6部分或全部重叠，并且掩膜层6的厚度大于或等于鳍部11远离衬底1一端所在的平面上方的浅沟槽隔离层5的厚度。在掩膜层6被去除之后，浅沟槽隔离层5远离衬底1的一端仍然与栅极沟槽21远离衬底1的一端平齐。
需要说明的是，对浅沟槽隔离层5的处理方法，本领域技术人员可以根据实际情况进行选择，如果选择了第一种方法，在鳍部11远离衬底1一端所在的平面上方再沉积相同的浅沟槽隔离层5后，还可以进行一次平坦化工艺。
进一步地，如图2和图10所示，在移除伪栅极2之前，还包括在伪栅极2周侧沉积薄膜层4，或在伪栅极2周侧和第二隔离层7与浅沟槽隔离层5接触部位沉积薄膜层4。
也就是说，沉积薄膜层4分为下述两种情况，
第一种：只在伪栅极2的周侧沉积薄膜层4。也就是说，薄膜层4只在伪栅极2的周围沉积，其他部位没有沉积薄膜层4。适用于此种情况的半导体器件有N沟道型金属氧化物半导体。
第二种：在伪栅极2的周侧沉积薄膜层4，并且在第二隔离层7与浅沟槽隔离层5接触的部位也沉积薄膜层4。适用于此种情况的半导体器件有P沟道型金属氧化物半导体。
需要说明的是，上述两种沉积薄膜层4的方法不局限于P沟道型金属氧化物半导体和N沟道型金属氧化物半导体,也可以是其他类型的半导体器件，本实施例对此不做具体限定，本领域技术人员可以根据情况进行选择。
进一步地，如图7、如图8、图9、图15、图16、图17所示。在栅极沟槽21内填充第一隔离层3之后，还包括：去除栅极沟槽21内的部分第一隔离层3，在栅极沟槽21远离鳍部11的一端形成凹孔91。具体的，去除第一隔离层3的方法包括但不限于平坦化工艺，具体可以是气体离化团束法、化学机械研磨法等，本实施例选用化学机械研磨法。在进行平坦化工艺后，栅极沟槽21远离衬底1的一端与浅沟槽隔离层5远离衬底的一端平齐。由此可以防止发生凹凸薄膜的情况出现，半导体器件表面的均匀性更好，半导体器件的性能也随之提升。
更具体的，该凹孔91的作用是为了便于在之后的操作过程中在该凹孔91内填充隔离材料，以保护栅极，改善凹孔91与栅极之间的击穿电压。该凹孔91可以是通过自对准工艺形成的自对准接触孔，也可以是通过其他方式形成的孔。本领域技术人员可以任意选择，只要能实现保护栅极，改善凹孔91与栅极之间的击穿电压的目的即可。
更进一步地，还包括：在凹孔91处沉积保护层8，或在凹孔91和浅沟槽隔离层5上沉积保护层8。具体的，保护层8的材料可以但不限于是氮化硅、氧化硅，本实施例选用氮化硅。
需要理解的是，保护层8的沉积位置可以有以下两种情况：
第一种：只在凹孔91处沉积保护层8。且该保护层8远离鳍部11的一端与浅沟槽隔离层5平齐，或高于浅沟槽隔离层5远离鳍部11的一端。
第二种，在凹孔91和浅沟槽隔离层5上沉积保护层8。即保护层8在浅沟槽隔离层5上和凹孔91上方皆沉积。且浅沟槽隔离层5上沉积的保护层8，其远离鳍部11的一端与凹孔91上沉积的保护层，其远离鳍部11的一端平齐。
进一步地，如图8、图9、图16、图17所示。在栅极沟槽21内填充第一隔离层3的同时，还包括：在浅沟槽隔离层5上形成第一隔离层3。即第一隔离层3沉积的位置包括浅沟槽隔离层5远离衬底1的一端的上方以及栅极沟槽21远离衬底1的一端的上方。
更进一步地，在栅极沟槽21远离鳍部11的一端形成凹孔91前，还包括去除浅沟槽隔离层5上的第一隔离层3。具体的，去除第一隔离层3的方法包括但不限于平坦化工艺，具体可以是气体离化团束法、化学机械研磨法等，本实施例选用化学机械研磨法。在进行平坦化工艺后，栅极沟槽21远离衬底1的一端与浅沟槽隔离层5远离衬底的一端平齐。由此可以防止发生凹凸薄膜的情况出现，半导体器件表面的均匀性更好，半导体器件的性能也随之提升。
进一步地，如图6、图7、图14、图15所示。第一隔离层3包括氧化隔离层31和介质隔离层32。且氧化隔离层31沉积在薄膜层4上表面，介质隔离层32沉积在氧化隔离层31上表面。具体的，氧化隔离层31的材料包括但不限于氧化硅。介质隔离层32的材料包括但不限于层间绝缘膜(IL)、高介电常数层(HK)和功函数金属(WFM)。
在上述实施例中，提供了一种半导体器件的形成方法。在该制造方法中，先在半导体衬底1的鳍部11上形成伪栅极2，然后形成第一隔离层3。该第一隔离层3的上表面与伪栅极2的顶部平齐，然后去除伪栅极2，并在伪栅极结构2的位置上形成伪栅极沟槽。对半导体器件的伪栅极沟槽和伪栅极沟槽底部的部分鳍部11进行光刻和刻蚀，或对半导体器件的伪栅极沟槽进行光刻和刻蚀，从而形成栅极沟槽21。然后在沟槽的侧壁和底部位置、以及浅沟槽隔离层5的上表面沉积氧化隔离层31和介质隔离层32，对沟槽进行填充。然后对浅沟槽隔离层5上表面的第一隔离层3进行平坦化工艺，从而形成了非凹陷的沟槽隔离结构，即单扩散隔断隔离结构9，以及凹孔91。最后，进行自对准接触工艺，并在凹孔91和浅沟槽隔离层5的上表面沉积保护层。从而形成SBD结构。
进一步地，如图9和图17所示，本实施例提供的半导体器件的形成方法，单扩散隔断隔离结构9的宽度与伪栅极2的宽度相同。这是因为单扩散隔离结构9是在去除伪栅极2后形成的栅极沟槽21中沉积形成的，因此在沟槽中形成的单扩散隔断隔离结构9的宽度与去除的伪栅极2的宽度相同，都等于栅极沟槽21的宽度。
进一步地，本实施例还提供一种半导体器件，该半导体器件是基于上述方法中的任意一项制备而得到的。优选的，该半导体器件的制程节点为小于20纳米，也就是说，上述方法适用于制程节点小于20纳米的半导体器件中，具体可以是20纳米、14纳米，甚至10纳米及以下，同样也适用于更大尺寸的半导体器件。
这意味着本实施例提供的半导体器件的形成方法适用于20纳米制程节点及以下的所有半导体器件，即使集成电路的体积进一步缩小，本实施例提供的半导体器件的形成方法仍然可以制造出泄露电流更小、性能更好的半导体器件。
为解决现有技术中，SDB隔离结构质量不高的问题，本发明的实施方式公开了一种半导体器件的形成方法，包括：提供衬底，在衬底上形成鳍部，在鳍部上形成伪栅极；移除伪栅极，在移除伪栅极后形成的伪栅极沟槽处形成栅极沟槽；在栅极沟槽内填充第一隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在移除伪栅极后形成的伪栅极沟槽处形成栅极沟槽包括：在伪栅极沟槽上形成掩膜层；在伪栅极沟槽所在的位置光刻掩膜层形成栅极沟槽；或在伪栅极沟槽所在的位置光刻掩膜层和刻蚀鳍部形成栅极沟槽。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在移除伪栅极之前，还包括在鳍部远离衬底的一端设置第二隔离层，在衬底及第二隔离层上形成浅沟槽隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在伪栅极沟槽上形成掩膜层的同时，还包括：在浅沟槽隔离层上皆形成掩膜层，掩膜层靠近衬底的一端与第二隔离层远离衬底的一端接触；在形成栅极沟槽之后，还包括：去除浅沟槽隔离层上的掩膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在移除伪栅极之前，还包括在伪栅极周侧沉积薄膜层；或在伪栅极周侧沉积薄膜层，且在第二隔离层与浅沟槽隔离层接触部位沉积薄膜层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在栅极沟槽内填充第一隔离层之后，还包括去除栅极沟槽内的部分第一隔离层，在栅极沟槽远离鳍部的一端形成凹孔；在凹孔处沉积保护层；或在凹孔和浅沟槽隔离层上沉积保护层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在栅极沟槽内填充第一隔离层的同时，还包括在浅沟槽隔离层上形成第一隔离层；在栅极沟槽远离鳍部的一端形成凹孔前，还包括去除浅沟槽隔离层上的第一隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，第一隔离层包括氧化隔离层和介质隔离层；且介质隔离层包括层间绝缘膜、高介电常数层和功函数金属。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，第一隔离层的宽度与栅极沟槽的宽度相同。
本发明的实施方式还公开了一种半导体器件，该半导体器件由上述方法制备得到。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。
Claims (9)
1.一种半导体器件的形成方法，其特征在于，包括：
提供衬底，在所述衬底上形成鳍部，在所述鳍部上形成伪栅极；
移除所述伪栅极，在移除所述伪栅极后形成的伪栅极沟槽处形成栅极沟槽；
在所述栅极沟槽内填充第一隔离层；
去除所述栅极沟槽内的部分所述第一隔离层，在所述栅极沟槽远离所述鳍部的一端形成凹孔；
在所述凹孔处沉积保护层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，在移除所述伪栅极后形成的伪栅极沟槽处形成栅极沟槽，包括：
在所述伪栅极沟槽上形成掩膜层；
在所述伪栅极沟槽所在的位置光刻所述掩膜层形成所述栅极沟槽；或
在所述伪栅极沟槽所在的位置光刻所述掩膜层和刻蚀所述鳍部形成所述栅极沟槽。
3.根据权利要求2所述的半导体器件的形成方法，其特征在于，在移除所述伪栅极之前，还包括：在所述鳍部远离所述衬底的一端设置第二隔离层，在所述衬底及所述第二隔离层上形成浅沟槽隔离层。
4.根据权利要求3所述的半导体器件的形成方法，其特征在于，在所述伪栅极沟槽上形成掩膜层的同时，还包括：在所述浅沟槽隔离层上皆形成所述掩膜层；所述掩膜层靠近所述衬底的一端与所述第二隔离层远离所述衬底的一端接触；
在形成所述栅极沟槽之后，还包括：去除所述浅沟槽隔离层上的所述掩膜层。
5.根据权利要求3所述的半导体器件的形成方法，其特征在于，在移除所述伪栅极之前，还包括：
在所述伪栅极周侧沉积薄膜层；或
在所述伪栅极周侧沉积，且在所述第二隔离层与所述浅沟槽隔离层接触部位沉积薄膜层。
6.根据权利要求3所述的半导体器件的形成方法，其特征在于，在所述栅极沟槽内填充第一隔离层的同时，还包括：在所述浅沟槽隔离层上形成所述第一隔离层；
所述在所述栅极沟槽远离所述鳍部的一端形成凹孔前，还包括：去除所述浅沟槽隔离层上的所述第一隔离层。
7.根据权利要求1所述的半导体器件的形成方法，其特征在于，
所述第一隔离层包括氧化隔离层和介质隔离层；所述氧化隔离层设置在靠近所述鳍部的一侧，所述介质隔离层设置在所述氧化隔离层远离所述鳍部的一侧；
所述介质隔离层包括层间绝缘膜、高介电常数层和功函数金属。
8.根据权利要求1所述的半导体器件的形成方法，所述第一隔离层的宽度与所述栅极沟槽的宽度相同。
9.一种半导体器件，其特征在于，所述半导体器件基于权利要求1-8之一所述的半导体器件的形成方法制备得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910078684.XA CN111489970B (zh) | 2019-01-28 | 2019-01-28 | 一种半导体器件的形成方法及一种半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910078684.XA CN111489970B (zh) | 2019-01-28 | 2019-01-28 | 一种半导体器件的形成方法及一种半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111489970A CN111489970A (zh) | 2020-08-04 |
| CN111489970B true CN111489970B (zh) | 2023-08-25 |
Family
ID=71794172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910078684.XA Active CN111489970B (zh) | 2019-01-28 | 2019-01-28 | 一种半导体器件的形成方法及一种半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111489970B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9570442B1 (en) * | 2016-04-20 | 2017-02-14 | Qualcomm Incorporated | Applying channel stress to Fin field-effect transistors (FETs) (FinFETs) using a self-aligned single diffusion break (SDB) isolation structure |
| US10090382B1 (en) * | 2017-11-14 | 2018-10-02 | Globalfoundries Inc. | Integrated circuit structure including single diffusion break and end isolation region, and methods of forming same |
| CN108807531A (zh) * | 2017-04-26 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10861748B2 (en) * | 2013-11-28 | 2020-12-08 | Institute of Microelectronics, Chinese Academy of Sciences | Semiconductor arrangement and method for manufacturing the same |
| US9660022B2 (en) * | 2015-08-20 | 2017-05-23 | United Microelectronics Corp. | Semiconductive device with a single diffusion break and method of fabricating the same |
-
2019
- 2019-01-28 CN CN201910078684.XA patent/CN111489970B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9570442B1 (en) * | 2016-04-20 | 2017-02-14 | Qualcomm Incorporated | Applying channel stress to Fin field-effect transistors (FETs) (FinFETs) using a self-aligned single diffusion break (SDB) isolation structure |
| CN108807531A (zh) * | 2017-04-26 | 2018-11-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| US10090382B1 (en) * | 2017-11-14 | 2018-10-02 | Globalfoundries Inc. | Integrated circuit structure including single diffusion break and end isolation region, and methods of forming same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111489970A (zh) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110098175B (zh) | 半导体器件及其制造方法 | |
| TWI385734B (zh) | 形成場效電晶體之方法，形成場效電晶體閘極之方法，形成具有電晶體閘極陣列及在該閘極陣列週邊之電路的積體電路之方法，以及形成包含具有第一閘極與第二接地絕緣閘極之電晶體閘極陣列的積體電路之方法 | |
| CN110047803B (zh) | 制造半导体器件的方法和通过该方法制造的半导体器件 | |
| US20200083356A1 (en) | Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices | |
| US20210351068A1 (en) | Single diffusion cut for gate structures | |
| KR20190003290A (ko) | 에칭율 균일성을 위한 열 패드 | |
| CN113725277A (zh) | 半导体装置 | |
| KR100278996B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR20100030014A (ko) | 반도체 소자의 제조방법 | |
| KR20150044645A (ko) | 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| CN102299177B (zh) | 一种接触的制造方法以及具有该接触的半导体器件 | |
| CN110571193B (zh) | 单扩散隔断结构的制造方法和半导体器件的制造方法 | |
| CN111489970B (zh) | 一种半导体器件的形成方法及一种半导体器件 | |
| CN108630549B (zh) | 半导体器件及其形成方法 | |
| CN109698119B (zh) | 一种半导体器件的制造方法和半导体器件 | |
| CN110875191A (zh) | 鳍式晶体管的制造方法 | |
| US7429527B2 (en) | Method of manufacturing self-aligned contact openings | |
| US20220122973A1 (en) | Integrated circuit device and manufacturing method thereof | |
| CN114188277A (zh) | 一种半导体结构及其形成方法 | |
| KR100278994B1 (ko) | 반도체장치의 콘택 형성방법 | |
| CN112687622A (zh) | 鳍式场效应晶体管的单扩散区切断结构及其形成方法 | |
| KR100567879B1 (ko) | 살리사이드를 갖는 반도체 소자 제조 방법 | |
| US20220384615A1 (en) | Method for manufacturing metal gate | |
| CN111613532B (zh) | 一种场效应管的形成方法和场效应管 | |
| US10304692B1 (en) | Method of forming field effect transistor (FET) circuits, and forming integrated circuit (IC) chips with the FET circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |