CN113556126A - 高速模数转换器模块 - Google Patents

Abstract

本发明公开了高速模数转换器模块；包括FPGA芯片，所述FPGA芯片上电性连接有总线缓冲电路，所述总线缓冲电路上电性连接有数字量输入/输出模块，所述总线缓冲电路上电性连接有DA转换电路，所述总线缓冲电路上电性连接有AD转换器，所述AD转换器上电性连接有增益可控运放，所述增益可控运放上电性连接有模拟开关切换电路，所述模拟开关切换电路上电性连接有模拟量输入保护，所述AD转换器上电性连接有另一组AD/DA校准电路，另一组所述AD/DA校准电路与所述DA转换电路电性连接；本发明具有模拟量输入、模拟量输出、TTL数字量输入输出、可编程数字IO的多功能数据采集卡，具有多种采集方式。

Description

高速模数转换器模块

技术领域

本发明属于模数转换器技术领域，具体涉及高速模数转换器模块。

背景技术

模拟数字转换器即A/D转换器，或简称ADC，通常是指一个将模拟信号转变为数字信号的电子元件。通常的模数转换器是将一个输入电压信号转换为一个输出的数字信号。由于数字信号本身不具有实际意义，仅仅表示一个相对大小。故任何一个模数转换器都需要一个参考模拟量作为转换的标准，比较常见的参考标准为最大的可转换信号大小。而输出的数字量则表示输入信号相对于参考信号的大小，这种转换器的基本原理是把输入的模拟信号按规定的时间间隔采样，并与一系列标准的数字信号相比较，数字信号逐次收敛，直至两种信号相等为止。然后显示出代表此信号的二进制数，模拟数字转换器有很多种，如直接的、间接的、高速高精度的、超高速的等。每种又有许多形式。同模拟数字转换器功能相反的称为“数字模拟转换器”，亦称“译码器”，它是把数字量转换成连续变化的模拟量的装置，也有许多种和许多形式，然而市面上各种的模拟数字转换器仍存在各种各样的问题。

如授权公告号为CN103825614B所公开的一种宽频输入的高速低功耗模数转换器，其虽然实现了具有宽频输入、高速、低功耗的特点，具有更好的灵活性和通用性，但是并未解决现有现有的产品存在的无法实现快速的进行扎转换和数据的采集，以及不能实现对采集的模式进行调换等的问题，为此我们提出高速模数转换器模块。

发明内容

本发明的目的在于提供高速模数转换器模块，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：高速模数转换器模块，包括FPGA芯片，所述FPGA芯片上电性连接有总线缓冲电路，所述总线缓冲电路上电性连接有数字量输入/输出模块，所述数字量输入/输出模块上电性连接有面板连接器，所述总线缓冲电路上电性连接有DA转换电路，所述DA转换电路与所述面板连接器电性连接，所述总线缓冲电路上电性连接有AD转换器，所述AD转换器上电性连接有增益可控运放，所述增益可控运放上电性连接有模拟开关切换电路，所述模拟开关切换电路上电性连接有模拟量输入保护，所述模拟量输入保护通过模拟量输入与所述面板连接器电性连接，所述模拟量输入保护上电性连接有一组AD/DA校准电路，所述AD转换器上电性连接有另一组AD/DA校准电路，另一组所述AD/DA校准电路与所述DA转换电路电性连接，所述面板连接器通过PFI与所述总线缓冲电路电性连接。

优选的，所述FPGA芯片上电性连接有EEPROM存储模块和SDRAM存储模块，所述SDRAM存储模块通过地址总线、数据总线和控制总线与所述FPGA芯片电性连接。

优选的，所述FPGA芯片上电性连接有PCI9054总线控制芯片，所述PCI9054总线控制芯片上电性连接有另一组EEPROM存储模块，所述PCI9054总线控制芯片通过地址总线、数据总线和控制信号与所述FPGA芯片进行互通连接。

优选的，所述PCI9054总线控制芯片通过地址总线、数据总线和控制信号电性连接有PXI连接器，所述PXI连接器与外置的设备进行电性连接。

优选的，所述模拟量输入具有32路单端/16路差分可设模拟量输入通道，支持混合输入，且模拟量输入复用一套所述AD转换器，通过软件控制选通；

当在单端输入时，用导线将被测信号的地端连接到电路板卡的公共地上，另一端连接到电路板卡相应的输入端口上；

当在16路差分输入时，用导线将被测信号的两端分别连接到两个差分输入通道上，测量的是两个输入端的电压差。

优选的，所述数字量输入/输出模块为32路TTL数字量输入/输出通道，所述TTL数字量输入/输出通道为标准的TTL电平，且8路一组，方向可选。

优选的，所述模拟量输入通道的触发方式有以下三种：

A、软件触发

用户操作相应的寄存器，触发AD转换，该触发用于单次采集；

B、外部模拟量触发

电路板卡引脚APFI0为模数转换外部模拟量触发信号，用户先设定内部门限电压，门限电压设定与数模转换管脚复用，再通过引脚APFI0输入-10V～+10V的模拟触发信号，模拟触发信号与电路板卡内部设定的门限电压进行比较，板卡支持大于或小于设定门限电压触发两种触发方式，触发时只对模拟量超出或低于设定门限电平的边沿敏感，该触发用于触发后采集模式；

C、外部TTL触发

电路板卡引脚PFIn为模数转换外部TTL数字量触发信号，电路板卡支持上升沿、下降沿、上升沿或下降沿三种触发方式，触发时只对TTL数字量的第一个边沿敏感，该触发用于触发后采集模式。

优选的，所述模拟量输入受两种采用时钟进行选择，两种采用时钟如下所示：

a、内部时钟

电路板卡内部提供40MHz的基准时钟，经分频可得到不同的时钟频率，时钟的每个上升沿可触发AD转换器件进行一次AD转换，

最大1MHz；

最小1Hz；

b、外部时钟

通过电路板卡引脚PFIn可引入TTL方波时钟信号，时钟的每个上升沿可触发AD转换器件进行一次AD转换，

输入电压：VIH(MIN)＝2.0V、VIL(MAX)＝0.8V；

输入频率：≤1MHz；

且模拟量输入提供三种数据采集模式，三种数据采集模式如下所示：

c.单次采集模式

模拟量采集通道利用软件触发模式单次采集数据；

d.连续采集模式

模拟量采集通道基于内部或外部时钟连续采集数据的工作方式，只要采集时钟一直提供则采集一直进行，采集时钟停止则采集停止；

e.触发后采集模式

模拟量采集通道在检测到基于触发源设定的触发事件后进行连续采集，通过手动停止数据采集。

优选的，所述模拟开关切换电路后端电性连接有PGA和抗混叠滤波器；

所述模拟开关切换电路从一个输入通道切换到另一通道，电路板卡内部所述PGA增益也作相应切换，所述PGA和所述抗混叠滤波器收到一个阶跃信号，这个电路的输出需要经过建立时间才能够达到预期输入值。

优选的，所述建立时间就是信号经过所述模拟开关切换电路、所述PGA与所述抗混叠滤波器到达到规定精度所需的时间，为了保证证高速度的建立时间需要注意：

1)、低阻抗信号源；

2)、电缆高品质，尽可能短；

3)、注意扫描通道次序：保持相邻通道电压差最小、信号通道间***接地通道、避免大量程向小量程切换；

4)、不使用的通道建议进行接地处理；

5)、选择适合的采样率。

与现有技术相比，本发明的有益效果是：

本发明具有模拟量输入、模拟量输出、TTL数字量输入输出、可编程数字IO的多功能数据采集卡，其强大的功能能够满足不同用户的工业测量需求，良好的兼容性适用于各类***配置，具有多种采集方式，单次采集模式：模拟量采集通道利用软件触发模式单次采集数据；连续采集模式：模拟量采集通道基于内部时钟连续采集数据的工作方式，只要采集时钟一直提供则采集一直进行，采集时钟停止则采集停止；触发后采集模式：模拟量采集通道在检测到基于触发源设定的触发事件后进行连续采集，通过手动停止数据采集。

附图说明

图1为本发明的***结构示意图；

图2为本发明的模拟量单端输入接线示意图；

图3为本发明的模拟量差分输入接线示意图；

图4为本发明的模拟量输出接线示意图；

图5为本发明的TTL数字量输入/输出接线示意图；

图6为本发明的触发后采集模式示意图；

图7为本发明的AD多路复用示意图；

图8为本发明的AD采集建立时间示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1-图8，本发明提供一种技术方案：高速模数转换器模块，包括FPGA芯片，所述FPGA芯片上电性连接有总线缓冲电路，所述总线缓冲电路上电性连接有数字量输入/输出模块，所述数字量输入/输出模块上电性连接有面板连接器，所述总线缓冲电路上电性连接有DA转换电路，所述DA转换电路与所述面板连接器电性连接，所述总线缓冲电路上电性连接有AD转换器，所述AD转换器上电性连接有增益可控运放，所述增益可控运放上电性连接有模拟开关切换电路，所述模拟开关切换电路上电性连接有模拟量输入保护，所述模拟量输入保护通过模拟量输入与所述面板连接器电性连接，所述模拟量输入保护上电性连接有一组AD/DA校准电路，所述AD转换器上电性连接有另一组AD/DA校准电路，另一组所述AD/DA校准电路与所述DA转换电路电性连接，所述面板连接器通过PFI与所述总线缓冲电路电性连接。

本实施例中，优选的，所述FPGA芯片上电性连接有EEPROM存储模块和SDRAM存储模块，所述SDRAM存储模块通过地址总线、数据总线和控制总线与所述FPGA芯片电性连接。

本实施例中，优选的，所述FPGA芯片上电性连接有PCI9054总线控制芯片，所述PCI9054总线控制芯片上电性连接有另一组EEPROM存储模块，所述PCI9054总线控制芯片通过地址总线、数据总线和控制信号与所述FPGA芯片进行互通连接。

本实施例中，优选的，所述PCI9054总线控制芯片通过地址总线、数据总线和控制信号电性连接有PXI连接器，所述PXI连接器与外置的设备进行电性连接。

本实施例中，优选的，所述模拟量输入具有32路单端/16路差分可设模拟量输入通道，支持混合输入，且模拟量输入复用一套所述AD转换器，通过软件控制选通；

当在单端输入时，用导线将被测信号的地端连接到电路板卡的公共地上，另一端连接到电路板卡相应的输入端口上；

当在16路差分输入时，用导线将被测信号的两端分别连接到两个差分输入通道上，测量的是两个输入端的电压差。

本实施例中，优选的，所述数字量输入/输出模块为32路TTL数字量输入/输出通道，所述TTL数字量输入/输出通道为标准的TTL电平，且8路一组，方向可选。

本实施例中，优选的，所述模拟量输入通道的触发方式有以下三种：

A、软件触发

用户操作相应的寄存器，触发AD转换，该触发用于单次采集；

B、外部模拟量触发

电路板卡引脚APFI0为模数转换外部模拟量触发信号，用户先设定内部门限电压，门限电压设定与数模转换管脚复用，再通过引脚APFI0输入-10V～+10V的模拟触发信号，模拟触发信号与电路板卡内部设定的门限电压进行比较，板卡支持大于或小于设定门限电压触发两种触发方式，触发时只对模拟量超出或低于设定门限电平的边沿敏感，该触发用于触发后采集模式；

C、外部TTL触发

电路板卡引脚PFIn为模数转换外部TTL数字量触发信号，电路板卡支持上升沿、下降沿、上升沿或下降沿三种触发方式，触发时只对TTL数字量的第一个边沿敏感，该触发用于触发后采集模式。

本实施例中，优选的，所述模拟量输入受两种采用时钟进行选择，两种采用时钟如下所示：

a、内部时钟

电路板卡内部提供40MHz的基准时钟，经分频可得到不同的时钟频率，时钟的每个上升沿可触发AD转换器件进行一次AD转换，

最大1MHz；

最小1Hz；

b、外部时钟

通过电路板卡引脚PFIn可引入TTL方波时钟信号，时钟的每个上升沿可触发AD转换器件进行一次AD转换，

输入电压：VIH(MIN)＝2.0V、VIL(MAX)＝0.8V；

输入频率：≤1MHz；

且模拟量输入提供三种数据采集模式，三种数据采集模式如下所示：

c.单次采集模式

模拟量采集通道利用软件触发模式单次采集数据；

d.连续采集模式

模拟量采集通道基于内部或外部时钟连续采集数据的工作方式，只要采集时钟一直提供则采集一直进行，采集时钟停止则采集停止；

e.触发后采集模式

模拟量采集通道在检测到基于触发源设定的触发事件后进行连续采集，通过手动停止数据采集。

本实施例中，优选的，所述模拟开关切换电路后端电性连接有PGA和抗混叠滤波器；

所述模拟开关切换电路从一个输入通道切换到另一通道，电路板卡内部所述PGA增益也作相应切换，所述PGA和所述抗混叠滤波器收到一个阶跃信号，这个电路的输出需要经过建立时间才能够达到预期输入值。

本实施例中，优选的，所述建立时间就是信号经过所述模拟开关切换电路、所述PGA与所述抗混叠滤波器到达到规定精度所需的时间，为了保证证高速度的建立时间需要注意：

1)、低阻抗信号源；

2)、电缆高品质，尽可能短；

3)、注意扫描通道次序：保持相邻通道电压差最小、信号通道间***接地通道、避免大量程向小量程切换；

4)、不使用的通道建议进行接地处理；

5)、选择适合的采样率。

本发明的工作原理及使用流程：在使用的时候，通过面板连接器实现对电性连接，进而实现对数据信息的传输，然后模拟量输入保护能够接收到模拟数据信息，并且通过AD/DA校准电路进行校准补偿之后输送给模拟开关切管电路，实现对通道的进行切换，实现32路单端/16路差分可设模拟量输入通道，支持混合输入，然后将输数据信息传输给增益可控运放，实现对数据信息进行增益放大处理，再将数据信息传输给总线缓冲电路，或者是将数据信息传输给AD/DA校准电路进行处理，然后传输给DA转换电路，实现对模拟信息进行转换成数字信息，然后传输给总线缓冲电路，且DA转换电路可以直接通过面板连接器进行接收数据信息，以及面板连接器可以通过数字量输入/输出模块实现对数据信息进行接收处理然后传输给总线缓冲电路，然后总线缓冲电路将数据信息传输给FPGA芯片，FPGA芯片可以实现对数据信息进行选择性的存储在在EEPROM存储模块和SDRAM存储模块中，以及将数据信息传输给PCI9054总线控制芯片，且PCI9054总线控制芯片实现对数据信息进行存储在EEPROM存储模块，以及将数据信息通过PXI连接器进行传输给外置的设备进行使用和处理。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (10)

1.高速模数转换器模块，包括FPGA芯片，其特征在于：所述FPGA芯片上电性连接有总线缓冲电路，所述总线缓冲电路上电性连接有数字量输入/输出模块，所述数字量输入/输出模块上电性连接有面板连接器，所述总线缓冲电路上电性连接有DA转换电路，所述DA转换电路与所述面板连接器电性连接，所述总线缓冲电路上电性连接有AD转换器，所述AD转换器上电性连接有增益可控运放，所述增益可控运放上电性连接有模拟开关切换电路，所述模拟开关切换电路上电性连接有模拟量输入保护，所述模拟量输入保护通过模拟量输入与所述面板连接器电性连接，所述模拟量输入保护上电性连接有一组AD/DA校准电路，所述AD转换器上电性连接有另一组AD/DA校准电路，另一组所述AD/DA校准电路与所述DA转换电路电性连接，所述面板连接器通过PFI与所述总线缓冲电路电性连接。

2.根据权利要求1所述的高速模数转换器模块，其特征在于：所述FPGA芯片上电性连接有EEPROM存储模块和SDRAM存储模块，所述SDRAM存储模块通过地址总线、数据总线和控制总线与所述FPGA芯片电性连接。

3.根据权利要求1所述的高速模数转换器模块，其特征在于：所述FPGA芯片上电性连接有PCI9054总线控制芯片，所述PCI9054总线控制芯片上电性连接有另一组EEPROM存储模块，所述PCI9054总线控制芯片通过地址总线、数据总线和控制信号与所述FPGA芯片进行互通连接。

4.根据权利要求3所述的高速模数转换器模块，其特征在于：所述PCI9054总线控制芯片通过地址总线、数据总线和控制信号电性连接有PXI连接器，所述PXI连接器与外置的设备进行电性连接。

5.根据权利要求1所述的高速模数转换器模块，其特征在于：所述模拟量输入具有32路单端/16路差分可设模拟量输入通道，支持混合输入，且模拟量输入复用一套所述AD转换器，通过软件控制选通；

当在单端输入时，用导线将被测信号的地端连接到电路板卡的公共地上，另一端连接到电路板卡相应的输入端口上；

当在16路差分输入时，用导线将被测信号的两端分别连接到两个差分输入通道上，测量的是两个输入端的电压差。

6.根据权利要求1所述的高速模数转换器模块，其特征在于：所述数字量输入/输出模块为32路TTL数字量输入/输出通道，所述TTL数字量输入/输出通道为标准的TTL电平，且8路一组，方向可选。

7.根据权利要求1所述的高速模数转换器模块，其特征在于：所述模拟量输入通道的触发方式有以下三种：

A、软件触发

用户操作相应的寄存器，触发AD转换，该触发用于单次采集；

B、外部模拟量触发

电路板卡引脚APFI0为模数转换外部模拟量触发信号，用户先设定内部门限电压，门限电压设定与数模转换管脚复用，再通过引脚APFI0输入-10V～+10V的模拟触发信号，模拟触发信号与电路板卡内部设定的门限电压进行比较，板卡支持大于或小于设定门限电压触发两种触发方式，触发时只对模拟量超出或低于设定门限电平的边沿敏感，该触发用于触发后采集模式；

C、外部TTL触发

电路板卡引脚PFIn为模数转换外部TTL数字量触发信号，电路板卡支持上升沿、下降沿、上升沿或下降沿三种触发方式，触发时只对TTL数字量的第一个边沿敏感，该触发用于触发后采集模式。

8.根据权利要求1所述的高速模数转换器模块，其特征在于：所述模拟量输入受两种采用时钟进行选择，两种采用时钟如下所示：

a、内部时钟

电路板卡内部提供40MHz的基准时钟，经分频可得到不同的时钟频率，时钟的每个上升沿可触发AD转换器件进行一次AD转换，

最大1MHz；

最小1Hz；

b、外部时钟

通过电路板卡引脚PFIn可引入TTL方波时钟信号，时钟的每个上升沿可触发AD转换器件进行一次AD转换，

输入电压：VIH(MIN)＝2.0V、VIL(MAX)＝0.8V；

输入频率：≤1MHz；

且模拟量输入提供三种数据采集模式，三种数据采集模式如下所示：

c.单次采集模式

模拟量采集通道利用软件触发模式单次采集数据；

d.连续采集模式

模拟量采集通道基于内部或外部时钟连续采集数据的工作方式，只要采集时钟一直提供则采集一直进行，采集时钟停止则采集停止；

e.触发后采集模式

模拟量采集通道在检测到基于触发源设定的触发事件后进行连续采集，通过手动停止数据采集。

9.根据权利要求1所述的高速模数转换器模块，其特征在于：所述模拟开关切换电路后端电性连接有PGA和抗混叠滤波器；

所述模拟开关切换电路从一个输入通道切换到另一通道，电路板卡内部所述PGA增益也作相应切换，所述PGA和所述抗混叠滤波器收到一个阶跃信号，这个电路的输出需要经过建立时间才能够达到预期输入值。

10.根据权利要求9所述的高速模数转换器模块，其特征在于：所述建立时间就是信号经过所述模拟开关切换电路、所述PGA与所述抗混叠滤波器到达到规定精度所需的时间，为了保证证高速度的建立时间需要注意：

1)、低阻抗信号源；

2)、电缆高品质，尽可能短；

3)、注意扫描通道次序：保持相邻通道电压差最小、信号通道间***接地通道、避免大量程向小量程切换；

4)、不使用的通道建议进行接地处理；

5)、选择适合的采样率。

Images