CN111295040B - 一种pcb板及其布设方法、装置及存储介质 - Google Patents
一种pcb板及其布设方法、装置及存储介质 Download PDFInfo
- Publication number
- CN111295040B CN111295040B CN202010132384.8A CN202010132384A CN111295040B CN 111295040 B CN111295040 B CN 111295040B CN 202010132384 A CN202010132384 A CN 202010132384A CN 111295040 B CN111295040 B CN 111295040B
- Authority
- CN
- China
- Prior art keywords
- layer
- pcb
- power supply
- milling
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000010410 layer Substances 0.000 claims abstract description 124
- 238000003801 milling Methods 0.000 claims abstract description 52
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 30
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000010949 copper Substances 0.000 claims abstract description 30
- 229910052802 copper Inorganic materials 0.000 claims abstract description 30
- 229910000831 Steel Inorganic materials 0.000 claims abstract description 20
- 239000010959 steel Substances 0.000 claims abstract description 20
- 230000005540 biological transmission Effects 0.000 claims abstract description 15
- 239000002344 surface layer Substances 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims abstract description 7
- 238000007650 screen-printing Methods 0.000 claims abstract description 7
- 230000008719 thickening Effects 0.000 claims abstract description 4
- 238000007747 plating Methods 0.000 claims description 6
- 238000013461 design Methods 0.000 description 4
- 238000006467 substitution reaction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
- H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及一种PCB板及其布设方法、装置及存储介质，所述的方法包括：S1：在电源传输平面的瓶颈区域，沿电流传输方向，在PCB的表层铺设铜皮；然后在表层铜皮上布设开窗区域及钢网区域；以表层铜皮为中心设置丝印标注；在次外层与电源层之间的相邻层铺设禁止布线区域；S2：在PCB加工时，丝印标注区域，用铣刀进行铣槽，铣槽深度仅钻破该低压大电流的电源层，不触及电源平面的下一层；S3：最后在PCB贴片时，将铣槽处的钢网区域进行局部加厚处理，增加铣槽中的上锡量，最终使槽孔填满锡。
Description
技术领域
本发明属于PCB板设计技术领域，具体涉及一种PCB板及其布设方法、装置及存储介质。
背景技术
随着电子信息的发展，电子产品的功能越来越多，相应的电子元器件的功耗逐渐增大，同时也向着低电压大电流方向发展。
在PCB设计过程中，电源设计是重点也是难点，尤其是低电压大电流的电路。若PCB设计中电路的载流不能满足***所需要的最大电流量，势必会造成整个电路***运行不稳定。随着电子产品越来越趋于小型化，导致PCB板面积逐渐减小。
现有技术中，在PCB设计时，当遇到低电压大电流电路时，为了满足电路的载流能力，通常增加PCB板层或者增大PCB面积从而加宽该电源电路的电源平面，但是此两种解决方法都会增加PCB成本且不利于产品小型化。此为现有技术中存在的缺陷和不足。
有鉴于此，本发明提供一种PCB板及其布设方法、装置及存储介质；以解决现有技术中存在的上述缺陷，是非常有必要的。
发明内容
针对现有技术的上述不足，本发明提供一种PCB板及其布设方法、装置及存储介质，以解决上述技术问题。
为实现上述目的，本发明给出以下技术方案：
第一方面，本发明提供一种PCB板，包括：
PCB板体，在PCB板体中设置有内层电源层，在PCB板体顶层设置有顶层电源层，在内层电源层与顶层电源层上均设置有铜皮；所述PCB板体上开设有铣槽孔，铣槽孔中镀设有锡层，所述锡层填满所述铣槽孔，锡层的底端连通至内层电源层，锡层的顶端连通至顶层电源层，位于内层电源层和顶层电源层之间的各信号层与所述的锡层均为隔断状态。
第二方面，本发明提供一种PCB板的布设方法，包括以下步骤：
S1：在电源传输平面的瓶颈区域，沿电流传输方向，在PCB的表层铺设的铜皮；然后在表层铜皮上布设开窗区域及钢网区域；以表层铜皮为中心设置丝印标注；在次外层与电源层之间的相邻层铺设禁止布线区域；
S2：在PCB加工时，丝印标注区域，用铣刀进行铣槽，铣槽深度仅钻破低压大电流的电源层，不触及电源平面的下一层；
S3：最后在PCB贴片时，将铣槽处的钢网区域进行局部加厚处理，增加铣槽中的上锡量，最终使槽孔填满锡。
作为优选，所述步骤S1中，铜皮的宽度至少为0.5mm。
作为优选，开窗区域的宽度为0.4mm；
作为优选，钢网区域的宽度为0.5mm；
作为优选，丝印标注宽度为0.2mm；
作为优选，禁止布线区域的宽度为0.5mm。布线合理，既能够满足电流载流，而且便于PCB布线，充分利用PCB板。
第三方面，本发明提供一种PCB板的布设装置，包括：
PCB表层铺设模块，
在电源传输平面的瓶颈区域，沿电流传输方向，在PCB的表层铺设宽度至少为0.5mm的铜皮；然后在表层铜皮上布设开窗区域及钢网区域；以表层铜皮为中心设置丝印标注；在次外层与电源层之间的相邻层铺设禁止布线区域；
铣槽模块，
在PCB加工时，丝印标注区域，用铣刀进行铣槽，铣槽深度仅钻破低压大电流的电源层，不触及电源平面的下一层；
镀锡模块，
在PCB贴片时，将铣槽处的钢网区域进行局部加厚处理，增加铣槽中的上锡量，最终使槽孔填满锡。
作为优选，PCB表层铺设模块中，开窗区域的宽度为0.4mm；钢网区域的宽度为0.5mm；丝印标注宽度为0.2mm；禁止布线区域的宽度为0.5mm。
第四方面，提供一种计算机存储介质，所述计算机存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述第二方面所述的方法。
本发明的有益效果在于，使低电压大电流电路在电源平面的瓶颈区域，借助槽孔中的焊锡及铜皮传输电流，极大的增大了电源传输路径的载流量，同时可以节省电源区域的走线面积，利于其他信号布线。同时半槽孔不占用PCB板的另半边信号层走线，进一步节省信号层布线面积。此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例1中PCB板的加工成品层次示意图。
图2是本发明实施例1中PCB槽孔上锡后示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
实施例1：
如图1和2所示，本实施例提供一种PCB板，包括：
PCB板体，在PCB板体中设置有内层电源层，在PCB板体顶层设置有顶层电源层，在内层电源层与顶层电源层上均设置有铜皮；所述PCB板体上开设有铣槽孔，铣槽孔中镀设有锡层，所述锡层填满所述铣槽孔，锡层的底端连通至内层电源层，锡层的顶端连通至顶层电源层，位于内层电源层和顶层电源层之间的各信号层与所述的锡层均为隔断状态。
实施例2：
如图1和2所示，本实施例提供的一种PCB板的布设方法，包括以下步骤：
S1：在电源传输平面的瓶颈区域，沿电流传输方向，在PCB的表层铺设宽度至少为0.5mm的铜皮；然后在表层铜皮上布设开窗区域及钢网区域；以表层铜皮为中心设置丝印标注；在次外层与电源层之间的相邻层铺设禁止布线区域；开窗区域的宽度为0.4mm；钢网区域的宽度为0.5mm；丝印标注宽度为0.2mm；禁止布线区域的宽度为0.5mm。
S2：在PCB加工时，丝印标注区域，用铣刀进行铣槽，铣槽深度仅钻破低压大电流的电源层，不触及电源平面的下一层；
S3：最后在PCB贴片时，将铣槽处的钢网区域进行局部加厚处理，增加铣槽中的上锡量，最终使槽孔填满锡；如图2所示。
本实施例中，以PCB板10层为例，电源层为第5层和第6层，在整板的TOP层铺设相同电源网络的铜皮，则第2层至第4层均需要设置0.5mm宽的禁止布线区域。所有设置的长度以实际电源平面的瓶颈区域的长度而定。
电源层为第5层和第6层，两层电源层及TOP层均铺设了大电流电路的铜皮，则采用铣刀按照丝印标注区域，铣出0.2mm宽的铣槽，铣槽深度为TOP层到第6层，不能铣破第6层至第7层的绝缘介质。然后再进行电镀上铜，使PCB中内层电源层通过槽孔与PCB表层互联；如图1所示。
实施例3：本实施例提供一种PCB板的布设装置，包括：
PCB表层铺设模块，
在电源传输平面的瓶颈区域，沿电流传输方向，在PCB的表层铺设宽度至少为0.5mm的铜皮；然后在表层铜皮上布设开窗区域及钢网区域；以表层铜皮为中心设置丝印标注；在次外层与电源层之间的相邻层铺设禁止布线区域；
铣槽模块，
在PCB加工时，丝印标注区域，用铣刀进行铣槽，铣槽深度仅钻破低压大电流的电源层，不触及电源平面的下一层；
镀锡模块，
在PCB贴片时，将铣槽处的钢网区域进行局部加厚处理，增加铣槽中的上锡量，最终使槽孔填满锡。
PCB表层铺设模块中，开窗区域的宽度为0.4mm；钢网区域的宽度为0.5mm；丝印标注宽度为0.2mm；禁止布线区域的宽度为0.5mm。
实施例4：
本实施例提供一种计算机存储介质，所述计算机存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例2所述的方法。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种PCB板，其特征在于，包括：
PCB板体，在PCB板体中设置有内层电源层，在PCB板体顶层设置有顶层电源层，在内层电源层与顶层电源层上均设置有铜皮；所述PCB板体上开设有铣槽孔，铣槽孔中镀设有锡层，所述锡层填满所述铣槽孔，锡层的底端连通至内层电源层，锡层的顶端连通至顶层电源层，位于内层电源层和顶层电源层之间的各信号层与所述的锡层均为隔断状态。
2.一种制备权利要求1所述PCB板的布设方法，其特征在于，包括以下步骤：
S1：在电源传输平面的瓶颈区域，沿电流传输方向，在PCB的表层铺设的铜皮；然后在表层铜皮上布设开窗区域及钢网区域；以表层铜皮为中心设置丝印标注；在次外层与电源层之间的相邻层铺设禁止布线区域；
S2：在PCB加工时，丝印标注区域，用铣刀进行铣槽，铣槽深度仅钻破低压大电流的电源层，不触及电源平面的下一层；
S3：最后在PCB贴片时，将铣槽处的钢网区域进行局部加厚处理，增加铣槽中的上锡量，最终使槽孔填满锡。
3.根据权利要求2所述的一种PCB板的布设方法，其特征在于，所述步骤S1中，铜皮的宽度至少为0.5mm。
4.根据权利要求2或3所述的一种PCB板的布设方法，其特征在于，开窗区域的宽度为0.4mm。
5.根据权利要求4所述的一种PCB板的布设方法，其特征在于，钢网区域的宽度为0.5mm。
6.根据权利要求5所述的一种PCB板的布设方法，其特征在于，丝印标注宽度为0.2mm。
7.根据权利要求6所述的一种PCB板的布设方法，其特征在于，禁止布线区域的宽度为0.5mm。
8.一种PCB板的布设装置，其特征在于，包括：
PCB表层铺设模块，
在电源传输平面的瓶颈区域，沿电流传输方向，在PCB的表层铺设宽度至少为0.5mm的铜皮；然后在表层铜皮上布设开窗区域及钢网区域；以表层铜皮为中心设置丝印标注；在次外层与电源层之间的相邻层铺设禁止布线区域；
铣槽模块，
在PCB加工时，丝印标注区域，用铣刀进行铣槽，铣槽深度仅钻破低压大电流的电源层，不触及电源平面的下一层；
镀锡模块，
在PCB贴片时，将铣槽处的钢网区域进行局部加厚处理，增加铣槽中的上锡量，最终使槽孔填满锡。
9.根据权利要求8所述的一种PCB板的布设装置，其特征在于，PCB表层铺设模块中，开窗区域的宽度为0.4mm；钢网区域的宽度为0.5mm；丝印标注宽度为0.2mm；禁止布线区域的宽度为0.5mm。
10.一种计算机存储介质，所述计算机存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述权利要求2至6中任一权利要求所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010132384.8A CN111295040B (zh) | 2020-02-29 | 2020-02-29 | 一种pcb板及其布设方法、装置及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010132384.8A CN111295040B (zh) | 2020-02-29 | 2020-02-29 | 一种pcb板及其布设方法、装置及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111295040A CN111295040A (zh) | 2020-06-16 |
| CN111295040B true CN111295040B (zh) | 2022-06-14 |
Family
ID=71026839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010132384.8A Active CN111295040B (zh) | 2020-02-29 | 2020-02-29 | 一种pcb板及其布设方法、装置及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111295040B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022140909A1 (zh) * | 2020-12-28 | 2022-07-07 | 深圳市雅信宏达电子科技有限公司 | 电路板制造工艺、***及微径锣刀 |
| CN114398850B (zh) * | 2022-03-25 | 2022-06-03 | 苏州浪潮智能科技有限公司 | 一种防止pcb丝印影响高速信号阻抗变化的方法和装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101631433A (zh) * | 2009-07-31 | 2010-01-20 | 田先平 | 一种在pcb板中印制厚铜箔的实现方法 |
| CN102361539A (zh) * | 2011-10-18 | 2012-02-22 | 沪士电子股份有限公司 | 凹槽类印制线路板的制作方法 |
| CN105307390A (zh) * | 2015-11-13 | 2016-02-03 | 唐水 | 一种pcb板结构 |
| CN107949190A (zh) * | 2017-10-20 | 2018-04-20 | 江门崇达电路技术有限公司 | 一种高落差阶梯线路板的制作工艺 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101131760B1 (ko) * | 2004-02-04 | 2012-04-06 | 이비덴 가부시키가이샤 | 다층프린트배선판 |
-
2020
- 2020-02-29 CN CN202010132384.8A patent/CN111295040B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101631433A (zh) * | 2009-07-31 | 2010-01-20 | 田先平 | 一种在pcb板中印制厚铜箔的实现方法 |
| CN102361539A (zh) * | 2011-10-18 | 2012-02-22 | 沪士电子股份有限公司 | 凹槽类印制线路板的制作方法 |
| CN105307390A (zh) * | 2015-11-13 | 2016-02-03 | 唐水 | 一种pcb板结构 |
| CN107949190A (zh) * | 2017-10-20 | 2018-04-20 | 江门崇达电路技术有限公司 | 一种高落差阶梯线路板的制作工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111295040A (zh) | 2020-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111295040B (zh) | 一种pcb板及其布设方法、装置及存储介质 | |
| EP3089562B1 (en) | Pcb processing method and pcb | |
| CN102548210B (zh) | 内藏电容基板模块 | |
| CN208044474U (zh) | 主机板及计算机装置 | |
| CN110719690A (zh) | 高速多层pcb板叠层以及布线方法 | |
| CN110493963B (zh) | 一种pcb板智能封边设置方法 | |
| CN105682363B (zh) | 一种板边金属化的pcb的制作方法 | |
| CN111405745B (zh) | 阻抗值的管控方法、线路板的设计方法及刚挠结合板 | |
| CN109936912A (zh) | 具有旁路电容的电子模块卡 | |
| KR102488402B1 (ko) | 인쇄 회로 기판, 인쇄 회로 기판의 제작 방법 및 이동 단말 | |
| CN107845393B (zh) | Ddr信号布线板、印刷电路板以及电子装置 | |
| CN102497732A (zh) | 一种pcb拼接板 | |
| CN102510665A (zh) | 电路板加工方法 | |
| CN203197332U (zh) | 一种pcb板的 pth槽锣半孔加工装置 | |
| CN206650919U (zh) | 一种印刷电路板、pcba板以及电子设备 | |
| CN105682365A (zh) | 一种在pcb上制作半金属化平台的方法 | |
| CN204680854U (zh) | Usb插头电路板 | |
| CN217217021U (zh) | 一种防焊静电喷涂线路板 | |
| CN217770485U (zh) | Pcb布线结构和设备 | |
| CN205283935U (zh) | 具有定位圈保护层的pcb板 | |
| CN103260336B (zh) | 一种pcb板及电子设备 | |
| CN113939082B (zh) | 一种pcb内相交孔的结构及其加工方法 | |
| CN206164965U (zh) | 具有拼板区分焊点的pcb板 | |
| CN216057643U (zh) | PCIe板卡 | |
| CN220368851U (zh) | 一种pcb板叠层结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |