CN111293125A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN111293125A
CN111293125A CN201911144581.5A CN201911144581A CN111293125A CN 111293125 A CN111293125 A CN 111293125A CN 201911144581 A CN201911144581 A CN 201911144581A CN 111293125 A CN111293125 A CN 111293125A
Authority
CN
China
Prior art keywords
gate
layer
electrode
display device
blocking layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911144581.5A
Other languages
English (en)
Inventor
孙尚佑
申相原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111293125A publication Critical patent/CN111293125A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种显示装置和制造所述显示装置的方法。所述显示装置包括半导体构件、第一栅电极、像素电极和公共电极。所述半导体构件包括源极区、漏极区以及在所述源极区和所述漏极区之间的沟道区。所述第一栅电极包括第一栅极阻挡层、第二栅极阻挡层和栅极金属层。所述第一栅极阻挡层与所述沟道区重叠。所述第一栅极阻挡层的氧化物材料与所述半导体构件的氧化物材料相同。所述第二栅极阻挡层包括金属氧化物合金，并且位于所述第一栅极阻挡层和所述栅极金属层之间。所述像素电极电连接到所述漏极区。所述公共电极与所述像素电极重叠。

Description

显示装置及其制造方法
技术领域
本技术领域涉及显示装置及该显示装置的制造方法。
背景技术
通常，薄膜晶体管(TFT)可以用作用于独立地控制显示装置中的像素的开关装置，显示装置例如是液晶显示装置(LCD)或有机发光显示(OLED)装置。包括薄膜晶体管的显示基板可以包括连接到薄膜晶体管的像素电极，并且还可以包括信号线，信号线例如是用于将栅极信号传输到薄膜晶体管的栅极线和用于将数据电压传输到薄膜晶体管的数据线。
薄膜晶体管可以包括栅电极、源电极、漏电极以及电连接到源电极和漏电极的有源层。有源层是确定晶体管特性的重要因素。
有源层可以包括硅(Si)。取决于晶体形式，硅(Si)可以是非晶硅或多晶硅。非晶硅具有相对简单的制造工艺，但是具有相对低的电荷迁移率。多晶硅具有相对高的电荷迁移率，但是需要结晶硅的工艺，这可能招致高的制造成本和复杂的处理。
发明内容
实施例可以涉及具有令人满意的可靠性的显示装置。
实施例可以涉及一种制造显示装置的有效方法。
根据实施例，提供了一种显示装置，所述显示装置包括：有源图案，所述有源图案设置在基板上并且包括氧化物半导体；晶体管，所述晶体管包括具有三层结构的栅电极，在所述三层结构中与所述有源图案上的沟道区重叠并且包括与所述有源图案相同的氧化物的第一栅极阻挡层、包括金属氧化物合金的第二栅极阻挡层、以及栅极金属层顺序堆叠；电连接到所述晶体管的像素电极；以及与所述像素电极相对的公共电极。
在实施例中，所述显示装置可以进一步包括与所述有源图案上的所述沟道区重叠并且设置在所述有源图案和所述第一栅极阻挡层之间的栅极绝缘图案。
在实施例中，所述有源图案和所述第一栅极阻挡层中的每一个可以包括铟镓锌氧化物(IGZO)。
在实施例中，所述第二栅极阻挡层可以包括氧化锌(ZnOx)和氧化铟(InOx)的合金。
在实施例中，所述第二栅极阻挡层的氧化锌(ZnOx)和氧化铟(InOx)的组成比可以为9:1。
在实施例中，所述第一栅极阻挡层可以具有大约200埃或更小的厚度。
在实施例中，所述第二栅极阻挡层可以具有大约200埃或更小的厚度。
在实施例中，所述显示装置可以进一步包括底栅电极，所述底栅电极设置在所述基板和所述有源图案之间并且与所述沟道区重叠。
在实施例中，所述显示装置可以进一步包括设置在所述像素电极和所述公共电极之间的有机发光层。
在实施例中，所述显示装置可以进一步包括：存储电容器，所述存储电容器包括第一存储电极和第二存储电极；和电连接到所述栅电极的栅极线，其中所述第一存储电极和所述栅极线可以具有三层结构，在所述三层结构中所述第一栅极阻挡层、包括所述金属氧化物合金的所述第二栅极阻挡层和所述栅极金属层顺序堆叠。
根据实施例，提供了一种制造显示装置的方法，所述方法包括在低氧分压条件下在基板上形成氧化物半导体层；图案化所述氧化物半导体层以形成晶体管的有源图案；在高氧分压条件下形成包括与所述有源图案上的有源图案相同的氧化物的第一栅极阻挡层；在所述第一栅极阻挡层上形成包括金属氧化物合金的第二栅极阻挡层；在所述第二栅极阻挡层上形成栅极金属层；同时图案化所述第一栅极阻挡层、所述第二栅极阻挡层和所述栅极金属层，以在所述有源图案的沟道区上形成三层结构的栅电极；形成连接到所述晶体管的像素电极；以及形成与所述像素电极相对的公共电极。
在实施例中，所述低氧分压条件可以小于大约40％。
在实施例中，所述高氧分压条件可以大于大约60％。
在实施例中，所述形成栅电极可以包括形成设置在所述有源图案上的沟道区和所述第一栅极阻挡层之间的栅极绝缘图案。
在实施例中，所述有源图案和第一栅极阻挡层中的每一个可以包括铟镓锌氧化物(IGZO)。
在实施例中，所述第二栅极阻挡层可以包括氧化锌(ZnOx)和氧化铟(InOx)的合金。
在实施例中，所述第二栅极阻挡层的氧化锌(ZnOx)和氧化铟(InOx)的组成比可以为9:1。
在实施例中，所述第一栅极阻挡层可以具有大约200埃或更小的厚度。
在实施例中，所述第二栅极阻挡层可以具有大约200埃或更小的厚度。
在实施例中，所述形成栅电极可以包括形成存储电容器，所述存储电容器包括第一存储电极和第二存储电极，以及连接到所述栅电极的栅极线，其中所述第一存储电极和所述栅极线可以具有三层结构，在所述三层结构中所述第一栅极阻挡层、包括金属氧化物合金的所述第二栅极阻挡层和所述栅极金属层顺序堆叠。
实施例可以涉及显示装置。所述显示装置可以包括半导体构件、第一栅电极、像素电极和公共电极。所述半导体构件可以包括源极区、漏极区以及在第一方向上在所述源极区和所述漏极区之间的沟道区。所述第一栅电极可以包括第一栅极阻挡层、第二栅极阻挡层和栅极金属层。所述第一栅极阻挡层可以与所述沟道区重叠并且可以与所述半导体构件绝缘。所述第一栅极阻挡层的氧化物材料可以与所述半导体构件的氧化物材料相同。所述第二栅极阻挡层可以包括金属氧化物合金，并且可以在与所述第一方向不同的第二方向上位于所述第一栅极阻挡层和所述栅极金属层之间。所述像素电极可以电连接到所述漏极区。所述公共电极可以与所述像素电极重叠。
所述第一栅极阻挡层可以位于所述半导体构件和所述第二栅极阻挡层之间。
所述显示装置可以包括栅极绝缘构件，所述栅极绝缘构件与所述沟道区重叠并且设置在所述半导体构件和所述第一栅极阻挡层之间。
所述半导体构件和所述第一栅极阻挡层中的每一个可以包括铟镓锌氧化物(IGZO)。
所述第二栅极阻挡层可以包括氧化锌(ZnOx)和氧化铟(InOx)的合金。
所述第二栅极阻挡层的氧化锌(ZnOx)和氧化铟(InOx)的组成比可以为9:1。
所述第一栅极阻挡层可以具有大约200埃或更小的厚度。
所述第二栅极阻挡层可以具有大约200埃或更小的厚度。
所述显示装置可以包括以下元件：基板；设置在所述基板和所述半导体构件之间并且与所述沟道区重叠的第二栅电极。
所述显示装置可以包括设置在所述像素电极和所述公共电极之间的有机发光层。
所述显示装置可以包括以下元件：包含第一存储电极和第二存储电极的存储电容器；与所述第一栅电极电连接的栅极线。所述第一存储电极的三层结构和所述栅极线的三层结构中的每一个可以与所述第一栅电极的三层结构相同。
实施例可以涉及一种制造显示装置的方法。所述方法可以包括以下步骤：在第一条件下形成氧化物半导体层；部分去除所述氧化物半导体层以形成半导体构件；随后，在第二条件下形成第一栅极阻挡材料层，其中所述第一栅极阻挡材料层可以与所述半导体构件重叠，其中所述第一栅极阻挡材料层的氧化物材料可以与所述半导体构件的氧化物材料相同，以及其中所述第二条件的氧分压可以高于所述第一条件的氧分压；随后，在所述第一栅极阻挡材料层上形成第二栅极阻挡材料层，其中所述第二栅极阻挡材料层可以包括金属氧化物合金；随后，在所述第二栅极阻挡材料层上形成栅极金属材料层；部分去除所述第一栅极阻挡材料层、所述第二栅极阻挡材料层和所述栅极金属材料层，以形成第一栅电极，其中所述第一栅电极可以与所述半导体构件的沟道区重叠并且可以包括第一栅极阻挡层、第二栅极阻挡层和栅极金属层；形成电连接到所述半导体构件的漏极区的像素电极；以及形成与所述像素电极重叠的公共电极。
所述第一条件的氧分压可以小于大约40％。
所述第二条件的氧分压可以大于大约60％。
所述方法可以包括在所述半导体构件的沟道区和所述第一栅极阻挡层之间形成栅极绝缘构件。
所述半导体构件和所述第一栅极阻挡层中的每一个可以包括铟镓锌氧化物(IGZO)。
所述第二栅极阻挡层可以包括氧化锌(ZnOx)和氧化铟(InOx)的合金。
所述第二栅极阻挡层的氧化锌(ZnOx)和氧化铟(InOx)的组成比可以为9:1。
所述第一栅极阻挡层可以具有大约200埃或更小的厚度。
所述第二栅极阻挡层可以具有大约200埃或更小的厚度。
所述方法可以包括以下步骤：形成包括第一存储电极和第二存储电极的存储电容器；以及形成与所述第一栅电极电连接的栅极线。所述第一存储电极的三层结构和所述栅极线的三层结构各自可以与所述第一栅电极的三层结构相同。
根据实施例，所述栅电极可以具有三层结构，在所述三层结构中所述第一栅极阻挡层、所述第二栅极阻挡层和所述栅极金属层顺序堆叠。
根据实施例，可以在低氧分压条件下形成包括氧化物半导体的有源图案(或半导体构件)，以提高相关联的晶体管的可靠性。在实施例中，栅电极包括在高氧分压条件下形成的第一栅极阻挡层，以补偿在低氧分压条件下形成的有源图案中的氧缺陷。在实施例中，栅电极包括第二栅极阻挡层，以防止栅极金属层的氧化，从而防止栅电极和相关的栅极线的氧化。在实施例中，第一栅极阻挡层、第二栅极阻挡层和栅极金属层在同一蚀刻步骤中基本同时形成。有利地，制造过程可以是简单且有效的。
附图说明
图1是示出根据一个实施例的有机发光显示装置的示意性平面图。
图2是根据一个实施例的显示装置的截面图。
图3A、图3B和图3C是示出根据一个或多个实施例的在氧化物半导体层的形成中根据氧分压值(或氧浓度值)的晶体管特性的曲线图。
图4、图5、图6、图7、图8、图9和图10是示出在根据一个实施例的显示装置制造方法中形成的结构的截面图。
图11是示出根据一个实施例的显示装置的截面图。
图12是示出根据一个实施例的显示装置的截面图。
具体实施方式
参照附图来描述示例实施例。
尽管术语“第一”、“第二”等在本文中可以被用来描述各种元件，但是这些元件不应受这些术语限制。这些术语可以用来将一个元件与另一个元件区分开。因此，在不脱离一个或多个实施例的教导的情况下，第一元件可以被称为第二元件。将元件描述为“第一”元件可以不是必需的或暗示了第二元件或其他元件的存在。术语“第一”、“第二”等在本文中也可以被用来区分不同的类别或集合的元件。为了简洁，术语“第一”、“第二”等可以分别表示“第一类型(或第一集合)”、“第二类型(或第二集合)”等。
术语“图案”可以表示“构件”。术语“被图案化”可以表示“被部分去除”。术语“图案化”可以表示“部分去除”。术语“有源图案”可以表示“半导体构件”。术语“绝缘”可以表示“电绝缘”或“电隔离”。术语“连接”可以表示“电连接”。术语“导电”可以表示“电传导”。元件可以包括材料的描述可以表示该元件可以包括至少一种材料。术语“分压”可以表示“体积浓度”。
图1是示出根据一个实施例的显示装置的示意性平面图。
参照图1，显示装置1000可以包括显示面板100和源极驱动器400。
显示面板100可以包括显示区域DA和围绕显示区域DA的***区域PA。
显示面板100可以包括显示区域DA中的多条数据线DL、多条栅极线GL和多个像素P。
数据线DL可以在第一方向Dl上延伸，并且可以被布置在与第一方向Dl不同的第二方向D2上。
栅极线GL可以在第二方向D2上延伸，并且可以被布置在第一方向D1上。
像素P可以包括像素列，该像素列包括在第一方向D1上布置的像素，并且像素P可以包括像素行，该像素行包括在第二方向D2上布置的像素。
每个像素P包括像素电路，并且像素电路可以包括至少一个第一晶体管T1和/或第二晶体管T2、存储电容器CST和用于使用光来显示图像的显示元件。显示元件可以是/包括液晶构件和/或有机发光二极管OLED。
根据一个实施例，显示元件可以是有机发光二极管OLED。
第一晶体管T1可以向有机发光二极管OLED提供驱动电流以使有机发光二极管OLED能够发光。
第二晶体管T2可以连接到栅极线GL和数据线DL，并且可以将(由数据线DL传输的)数据电压提供给第一晶体管T1。
在一个实施例中，第一晶体管T1和第二晶体管T2可以包括有源图案，该有源图案包括氧化物半导体。
在一个实施例中，第一晶体管T1的栅电极、第二晶体管T2的栅电极、存储电容器CST的第一存储电极和栅极线GL中的每一个可以包括三层结构，在所述三层结构中第一栅极阻挡层、第二栅极阻挡层和栅极金属层顺序堆叠。
在一个实施例中，三层结构可以包括顺序堆叠的IGZO层、ZIO合金层和Cu。
用于将栅极信号提供给栅极线GL的栅极驱动器300可以设置在显示面板100的***区域PA中。栅极驱动器300可以包括通过与第一晶体管T1和/或第二晶体管T2相同的制造工艺直接在***区域PA中形成的多个电路晶体管。
在一个实施例中，每个电路晶体管可以包括有源图案，该有源图案包括氧化物半导体。
在一个实施例中，电路晶体管的每个栅电极可以包括三层结构，在所述三层结构中第一栅极阻挡层、第二栅极阻挡层和栅极金属层顺序堆叠。
源极驱动器400可以连接到在显示面板100的***区域PA中形成的多个焊盘。
源极驱动器400可以包括用于生成提供给数据线DL的数据电压的数据驱动电路。
图2是根据一个实施例的显示装置的截面图。
参照图1和图2，显示面板100可以包括晶体管TR(可以代表第一晶体管T1和/或第二晶体管T2)、存储电容器CST、设置在基板101上的显示区域DA中的有机发光二极管OLED和设置在基板101上的***区域PA中的焊盘PD。
缓冲层120可以设置在基板101上。缓冲层120可以防止诸如氧气和湿气等杂质渗透到设置在基板101上的组件中。
缓冲层120可以在基板101上提供平坦的表面。缓冲层120可以包括氮化硅(SiNx)和氧化硅(SiOx)等。
在一个实施例中，晶体管TR可以是n沟道晶体管。在实施例中，晶体管TR可以是p沟道晶体管。晶体管TR可以具有顶栅结构，并且可以包括有源图案130(半导体构件)、栅电极165、源电极181和漏电极182。
有源图案130可以设置在缓冲层120上。有源图案130可以包括源极区131、漏极区132以及位于源极区131和漏极区132之间的沟道区133。
有源图案130可以包括氧化物半导体。
有源图案130可以包括金属氧化物或金属与金属氧化物的组合。
例如，金属氧化物可以选自氧化锡(SnO2)、氧化锌锡(ZTO)、氧化铟锌锡(IZTO)、氧化铟镓锌锡(IGZTO)、氧化铟(InO)、氧化镓(GaO)、氧化铟锌(IZO)、氧化铟镓(IGO)和氧化铟镓锌(IGZO)等构成的组。
在一个实施例中，有源图案130可以包括铟镓锌氧化物(IGZO)。
在一个实施例中，有源图案130可以包括在低氧分压条件下形成的金属氧化物以提高迁移率。
在一个实施例中，有源图案130可以包括在大约40％或更少的氧分压条件下形成的金属氧化物。
第一栅极绝缘图案151和第二栅极绝缘图案153可以设置在有源图案130和/或缓冲层120上。第一栅极绝缘图案151和第二栅极绝缘图案153可以包括诸如氧化硅(SiOx)和氮化硅(SiNx)等的绝缘材料。
第一栅极绝缘图案151可以与沟道区133重叠。
第二栅极绝缘图案153可以与存储电容器CST的第一存储电极169重叠。尽管未在图中示出，但是第二栅极绝缘图案153可以与栅极线GL重叠。
栅电极165可以被设置在第一栅极绝缘图案151上。栅电极165可以与沟道区133重叠。
栅电极165可以具有三层结构，在所述三层结构中第一栅极阻挡层161、第二栅极阻挡层162和栅极金属层163顺序堆叠在第一栅极绝缘图案151上。
第一栅极阻挡层161可以包括与有源图案130相同的金属氧化物(氧化物材料)。
在一个实施例中，第一栅极阻挡层161可以包括铟镓锌氧化物(IGZO)。
在一个实施例中，第一栅极阻挡层161可以在高氧分压条件下形成，其中氧的分压高于用于形成有源图案130的低氧分压条件下的氧的分压。
第一栅极阻挡层161可以在高氧分压条件下形成，以填充在低氧分压条件下生成的有源图案130的氧缺陷。
在一个实施例中，第一栅极阻挡层161可以在大约60％或更高的氧分压下形成。
第二栅极阻挡层162可以包括金属氧化物合金。第二栅极阻挡层162可以防止栅极金属层163的氧化。
在一个实施例中，第二栅极阻挡层162可以包括氧化锌(ZnOx)和氧化铟(InOx)的合金(ZIO合金)。
在一个实施例中，氧化锌(ZnOx)和氧化铟(InOx)的组成比可以是9:1。可以考虑蚀刻工艺中的蚀刻轮廓来设定组成比，该蚀刻工艺基本上同时蚀刻用于形成栅电极165的三层结构的材料层。
栅极金属层163可以包括铜(Cu)、铜合金、铝(Al)、铝合金、钼(Mo)和钼合金中的至少一种。
在一个实施例中，栅极金属层163可以包括铜(Cu)。
存储电容器CST的第一存储电极169可以设置在第二栅极绝缘图案153上。
存储电容器CST的第一存储电极169可以具有三层结构，在所述三层结构中第一栅极阻挡层166、第二栅极阻挡层167和栅极金属层168顺序堆叠在第二栅极绝缘图案153上。
尽管未在图中示出，但是栅极线GL可以设置在第二栅极绝缘图案153上。栅极线GL可以具有三层结构，在所述三层结构中第一栅极阻挡层、第二栅极阻挡层和栅极金属层顺序堆叠在第二栅极绝缘图案153上。
第一栅极阻挡层166可以包括与有源图案130相同的金属氧化物。
在一个实施例中，第一栅极阻挡层166可以包括铟镓锌氧化物(IGZO)。
在一个实施例中，第一栅极阻挡层166可以以高于用于形成有源图案130的低氧分压的高氧分压形成。
在一个实施例中，第一栅极阻挡层166可以在大约60％或更高的氧分压下形成。
第二栅极阻挡层167可以包括金属氧化物合金。第二栅极阻挡层167可以防止栅极金属层168的氧化。
在一个实施例中，第二栅极阻挡层167可以包括氧化锌(ZnOx)和氧化铟(InOx)的ZIO合金。
在一个实施例中，氧化锌(ZnOx)和氧化铟(InOx)的组成比可以是9:1。可以考虑蚀刻工艺中的蚀刻轮廓来设定组成比，该蚀刻工艺基本上同时蚀刻用于形成第一存储电极169和栅极线GL的三层结构的材料层。
栅极金属层168可以包括铜(Cu)、铜合金、铝(Al)、铝合金、钼(Mo)和钼合金中的至少一种。
在一个实施例中，栅极金属层168可以包括铜(Cu)。
层间绝缘层170可以形成在栅电极165和第一存储电极169上。层间绝缘层170可以包括诸如氧化硅(SiOx)或氮化硅(SiNx)等的绝缘材料。
晶体管TR的源电极181和漏电极182和存储电容器CST的第二存储电极183可以设置在层间绝缘层170上的显示区域DA中。线端部185可以设置在层间绝缘层170上的***区域PA中。
晶体管TR的源电极181和漏电极182、存储电容器CST的第二存储电极183和线端部185中的每一个可包括铜(Cu)、铜合金、铝(Al)、铝合金、钼(Mo)和钼合金中的至少一种。
晶体管TR的源电极181和漏电极182可以通过形成在层间绝缘层170中的接触孔分别电连接到有源图案130的源极区131和漏极区132。
第二存储电极183可以与第一存储电极169重叠。
线端部185可以对应于设置在显示区域DA中的信号线的端部。信号线可以是/包括数据线和电压线等之一。
钝化层190可以设置在源电极181、漏电极182、第二存储电极183和线端部185上。钝化层190可以包括诸如氧化硅(SiOx)或氮化硅(SiNx)等的绝缘材料。
连接电极211可以设置在钝化层190上的显示区域DA中。焊盘电极215可以设置在钝化层190上的***区域PA中。连接电极211和焊盘电极215可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌(ZnO)的透明导电材料。
连接电极211可以通过形成在钝化层190中的接触孔电连接到晶体管TR的电极，例如，如图2中所示的源电极181(或漏电极182)。焊盘电极215可以通过形成在钝化层190中的接触孔电连接到线端部185。
平坦化层220可以厚厚地形成在连接电极211和焊盘电极215上，以平坦化基板101的顶表面。平坦化层220可以包括有机材料，例如丙烯酸树脂、环氧树脂、聚酰亚胺树脂和聚酯树脂。
平坦化层220包括在显示区域DA中暴露连接电极211的通孔，并且可以在***区域PA中被部分地去除。如图2中所示，可以部分地去除平坦化层220，以暴露焊盘电极215。
像素电极230可以设置在平坦化层220上的像素区域中。像素电极230可以是反射电极。反射电极可以包括诸如Al、Ag、W、Cu、Ni、Cr、Mo、Ti、Pt、Ta、Nd或Sc的金属或一些金属的合金。像素电极230可以包括具有高功函数的透明导电材料。例如，像素电极230可以包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌或氧化铟。
在一个实施例中，像素电极230可以具有包括金属和透明导电材料的多层结构。
像素电极230可以通过通孔电连接到连接电极211。像素电极230可以电连接到晶体管TR。
像素限定层240可以设置在平坦化层220上的显示区域DA中，并且可以包括暴露像素电极230的开口。像素限定层240可以包括诸如聚酰亚胺树脂或丙烯酸树脂的透明有机材料。
有机发光层250可以设置在像素限定层240的开口中。有机发光层250可以包括由空穴和电子激发的主体材料，以及通过吸收和发射能量来增加发光效率的掺杂剂材料。
公共电极260可以与像素电极230相对地设置并且可以跨越基板101上的多个像素区域。公共电极260可以包括具有低功函数的金属，例如Al、Ag、W、Cu、Ni、Cr、Mo、Ti、Pt、Ta、Nd或Sc或金属合金。
在一个实施例中，可以在像素电极230和有机发光层250之间设置空穴传输层(HTL)。另外，可以在有机发光层250和公共电极260之间设置电子传输层(ETL)。空穴传输层和/或电子传输层可以跨越多个像素区域。
有机发光二极管OLED可以包括像素电极230、有机发光层250和公共电极260的一部分。可以分别提供像素电极230和公共电极260作为有机发光二极管OLED的阴极或阳极和阳极或阴极。
图3A到图3C是示出在氧化物半导体层的形成中根据氧分压值(或氧浓度值)的晶体管特性的曲线图。
图3A是示出在形成氧化物半导体层的过程中根据氧分压值(或氧浓度值)的载流子浓度值的曲线图。图3B是示出在形成氧化物半导体层的过程中根据氧分压(或氧浓度)的迁移率值的曲线图。图3C是示出在形成氧化物半导体层的过程中根据氧分压值(或氧浓度值)的阈值电压值的曲线图。
参照图3A、图3B和图3C，在形成作为晶体管的有源层的氧化物半导体层的过程中，氧化物半导体层的载流子浓度可随着氧分压(或氧浓度)的降低而增加。
下表1示出了根据计算为能带偏移的氧分压值(％)的半导体载流子浓度值。
<表1>
Figure BDA0002281820690000131
当氧分压(％)小于大约40％时(这是低氧分压条件)，载流子浓度急剧增加。随着载流子浓度增加，半导体的电导率可以增加。
当电导率增加时，晶体管的迁移率可能增加，并且阈值电压(Vth)可能变为负值。因此，可以提高晶体管的可靠性。
参照图3B和图3C，当氧分压(％)降低时，可以提高由迁移率和阈值电压(Vth)表示的晶体管的可靠性。然而，如果氧分压(％)为大约20％或更小，则在源极和漏极之间可能会发生不希望的短路。
因此，为了在形成氧化物半导体层的过程中应用低氧分压条件，可能需要用于确保晶体管的稳定性的附加工艺和附加层。
在一个实施例中，以大约40％或更低的低氧分压形成包括氧化物半导体的有源层，以提高晶体管的可靠性。在形成栅电极的过程中，可以在大约60％或更高的高氧分压下形成第一栅极阻挡层，以补偿在低氧分压条件下形成的有源层中的氧缺陷。第一栅极阻挡层可以包括晶体管的有源层中包括的氧化物半导体。
图4到图10是示出在根据一个实施例的显示装置的制造方法中形成的结构的截面图。
参照图4，可以在基板101上形成缓冲层120。例如，可以通过化学气相沉积(CVD)工艺或溅射工艺等在基板101上由氧化硅(SiOx)或氮化硅(SiNx)等形成缓冲层120。
可以在缓冲层120上形成氧化物半导体层130a。
例如，可以使用化学气相沉积(CVD)形成氧化物半导体层130a。氧化物半导体层130a可以包括氧化锌(ZnO)、氧化铟(InO)、氧化镓(GaO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)和铟镓锌氧化物(IGZO)等。
以大约40％或更小的氧分压形成氧化物半导体层130a，从而可以优化由迁移率和阈值电压表示的相关晶体管的可靠性。但是，由于低氧分压条件，可能会产生大量的氧缺陷。
可以通过光刻工艺对氧化物半导体层130a进行图案化(即，部分去除)，以在缓冲层120上形成有源图案130。
参照图5，在有源图案130上形成栅极绝缘层150。
可以使用化学气相沉积(CVD)形成栅极绝缘层150。
可以在栅极绝缘层150上形成第一栅极阻挡(材料)层160a。
第一栅极阻挡层160a可以包括与有源图案130相同的金属氧化物。
在一个实施例中，第一栅极阻挡层160a可以包括铟镓锌氧化物(IGZO)。
在一个实施例中，考虑到在随后的蚀刻工艺中产生的底切，第一栅极阻挡层160a可以具有小于大约
Figure BDA0002281820690000141
(200埃)的厚度。
在形成第一栅极阻挡层160a的化学气相沉积(CVD)期间，可以将氧分压条件设定为大约60％或更高的高氧分压。
当在高氧分压条件下沉积第一栅极阻挡层160a时，可以将氧提供给先前在低氧分压条件下形成的有源图案130。因此，高氧工艺可以补偿有源图案130的氧缺陷。
可以在第一栅极阻挡层160a上形成第二栅极阻挡(材料)层160b。
在一个实施例中，考虑到在随后的蚀刻工艺中生成的底切，第二栅极阻挡层160b的厚度可以小于大约
Figure BDA0002281820690000142
(200埃)。
第二栅极阻挡层160b可以包括金属氧化物合金。第二栅极阻挡层160b可以防止上覆的金属层的氧化。
在一个实施例中，第二栅极阻挡层160b可以包括氧化锌(ZnOx)和氧化铟(InOx)的合金(ZIO合金)。
在一个实施例中，氧化锌(ZnOx)和氧化铟(InOx)的组成比可以是9:1。可以在蚀刻工艺期间考虑第一栅极阻挡层160a和栅极金属层160c的蚀刻轮廓来设定组成比。
在第二栅极阻挡层160b上形成栅极金属(材料)层160c。
栅极金属层160c可以包括铜(Cu)、铜合金、铝(Al)、铝合金、钼(Mo)和钼合金中的至少一种。
在一个实施例中，栅极金属层160c可以包括铜(Cu)。
可以在栅极金属层160c上形成光致抗蚀剂层。光致抗蚀剂层可以由光敏有机材料形成。
对光致抗蚀剂层进行图案化，以在将要形成栅电极165的第一区域A1中形成第一光致抗蚀剂图案PR1，并在将要形成存储电容器CST的第二区域A2中形成第二光致抗蚀剂图案PR2。尽管未在图中示出，但是可以在将要形成栅极线GL的区域中形成第二光致抗蚀剂图案PR2。
可以使用第一光致抗蚀剂图案PR1和第二光致抗蚀剂图案PR2在相同的蚀刻工艺中基本上同时图案化栅极绝缘层150、第一栅极阻挡层160a、第二栅极阻挡层160b和栅极金属层160c。蚀刻工艺可以是湿蚀刻工艺。
参照图6，可以在有源图案130的沟道区133上形成具有三层结构的栅电极165(在所述三层结构中第一栅极阻挡层161、第二栅极阻挡层162和栅极金属层163顺序堆叠)。第一栅极绝缘图案151可以设置在有源图案130和栅电极165的第一栅极阻挡层161之间。
可以在指定用于存储电容器的区域中的缓冲层120上形成第一存储电极169(具有三层结构，在所述三层结构中第一栅极阻挡层166、第二栅极阻挡层167和栅极金属层168顺序堆叠)。第二栅极绝缘图案153可以设置在缓冲层120和第一存储电极169的第一栅极阻挡层166之间。
尽管未在图中示出，但是可以在缓冲层120上形成栅极线GL(具有三层结构，在所述三层结构中第一栅极阻挡层、第二栅极阻挡层和栅极金属层顺序堆叠)。栅极线GL的层的材料可以与第一存储电极169的层的材料相同，并且可以与栅电极165的层的材料相同。第二栅极绝缘图案153的一部分可以设置在缓冲层120和栅极线GL的第一栅极阻挡层之间。
可以在单个蚀刻工艺中基本同时图案化第一栅极阻挡层160a、第二栅极阻挡层160b和栅极金属层160c。有利地，制造工艺可以基本上是简单且有效的。
可以通过掺杂工艺在有源图案130的被栅电极165暴露的端部形成源极区131和漏极区132。有源图案130的被栅电极165覆盖的中心部分未被明显掺杂并且用作沟道区133。有源图案130可以包括源极区131、漏极区132和沟道区133。
参照图7，在栅电极165和第一存储电极169上形成层间绝缘层170。
可以通过化学气相沉积(CVD)或溅射等由氧化硅(SiOx)或氮化硅(SiNx)等形成层间绝缘层170。
可以蚀刻层间绝缘层170以形成暴露有源图案130的源极区131和漏极区132的接触孔。
在层间绝缘层170上形成金属层并且该金属层填充接触孔。可以通过化学气相沉积(CVD)工艺或溅射工艺等在层间绝缘层170上由铜(Cu)、铝(Al)或钼(Mo)等形成源极金属层。
对金属层进行图案化以形成通过接触孔连接到源极区131的源电极181，并形成通过接触孔连接到漏极区132的漏电极182。对金属层进行图案化以形成与第一存储电极169重叠的存储电容器CST的第二存储电极183。可以对金属层进行图案化以形成包括数据线的多条信号线。可以在***区域PA中形成作为信号线的端部的线端部185。
参照图8，在源电极181、漏电极182、第二电极183和线端部185上形成钝化层190。可以通过化学气相沉积(CVD)工艺或溅射工艺等由氧化硅(SiOx)或氮化硅(SiNx)等形成钝化层190。
可以蚀刻钝化层190以形成暴露下层导体(例如，如图8所示的源电极181(或漏电极182)和线端部185)的接触孔。
在钝化层190上形成透明导电层并且该透明导电层进入接触孔。透明导电层可以包括铟锡氧化物(ITO)、铟锌氧化物(IZO)和氧化锌(ZnO)等。
可以蚀刻透明导电层以形成通过接触孔连接到如图8所示的源电极181(或漏电极182)的连接电极211，并形成通过接触孔连接到线端部185的焊盘电极215。
参照图9，可以在连接电极211和焊盘电极215上形成基本上厚的平坦化层220，以便平坦化基板101的顶表面。
平坦化层220可以包括有机材料，例如丙烯酸树脂、环氧树脂、聚酰亚胺树脂和聚酯树脂。
可以蚀刻平坦化层220以形成暴露连接电极211的通孔，并且可以将平坦化层220部分地去除，以暴露***区域PA中的焊盘电极215。
可以在平坦化层220上形成像素电极层。像素电极层可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌或氧化铟。
可以对像素电极层进行图案化以形成像素电极230。在平坦化层220上的像素区域中形成像素电极230，并且可以通过通孔将像素电极230电连接到连接电极211。像素电极230可以通过连接电极211电连接到晶体管。
参照图10，可以在平坦化层220上和像素电极230上形成像素限定层240。像素限定层240可以包括透明的有机材料，例如聚酰亚胺树脂或丙烯酸树脂。
可以对像素限定层240进行图案化以形成暴露像素电极230的开口。
有机发光层250可以设置在像素限定层240的开口中和像素电极230上。有机发光层250可以包括由空穴和电子激发的主体材料，以及通过吸收和发射能量来增加发光效率的掺杂剂材料。
参照图2，公共电极260可以与像素电极230相对设置。公共电极260可以跨越基板101上的多个像素区域。公共电极260可以包括具有低功函数的金属，例如Al、Ag、W、Cu、Ni、Cr、Mo、Ti、Pt、Ta、Nd或Sc或某些金属的合金。
根据实施例，栅电极可以具有三层结构，在所述三层结构中第一栅极阻挡层、第二栅极阻挡层和栅极金属层顺序堆叠。
可以在低氧分压条件下形成包括氧化物半导体的有源图案，以优化晶体管的可靠性。
可以在高氧分压条件下形成第一栅极阻挡层，以补偿在低氧分压条件下形成的有源图案中的氧缺陷。
第二栅极阻挡层可以防止栅极金属层的氧化，从而防止栅电极和相关的栅极线的氧化。
基本上同时蚀刻第一栅极阻挡层、第二栅极阻挡层和栅极金属层以简化制造工艺。
图11是示出根据一个实施例的显示装置的截面图。可以不重复上述元件的描述。
参照图11，显示装置包括晶体管TR_1。
晶体管TR_1可以包括底栅电极110、有源图案130、栅电极165、源电极181和漏电极182。
底栅电极110可以设置在有源图案130和基板101之间，而栅电极165可以设置在有源图案130和像素电极230之间。
底栅电极110可以设置在基板101和缓冲层120之间。底栅电极110设置在基板101上，缓冲层120设置在底栅电极110上，有源图案130设置在缓冲层120上，第一栅极绝缘图案151设置在有源图案130上，以及栅电极165可以设置在第一栅极绝缘图案151上。
底栅电极110、有源图案130的沟道区133和栅电极165可以彼此重叠。
底栅电极110可以包括铜(Cu)、铜合金、铝(Al)、铝合金、钼(Mo)和钼合金中的至少一种。
底栅电极110可以通过接触孔电连接到晶体管的另一电极，例如源电极181(或漏电极182)。替代地，底栅电极110可以电连接到栅电极165。
可以在有源图案130与栅电极165相邻的部分中形成电流路径。在包括底栅电极110的晶体管TR_1中，与栅电极165相邻的沟道区133的上部和与底栅电极110相邻的沟道区133的下部用作电流路径。因此，可以提供额外的电流路径，并且有源图案130的电荷迁移率可以增加。
图12是示出根据一个实施例的显示装置的截面图。可以不重复上述元件的描述。
参照图12，显示装置包括晶体管TR_2。
晶体管TR_2可以包括底栅电极110、有源图案130、栅电极165、源电极181和漏电极182。
底栅电极110、有源图案130的沟道区133和栅电极165可以彼此重叠。
底栅电极110可以电连接到偏置电压线BVL。
偏置电压线BVL可以传输偏置电压以改善晶体管TR_2的特性。
偏置电压线BVL可以是由金属层形成的信号线。偏置电压线BVL可以通过接触孔电连接到底栅电极110。
根据实施例，栅电极可以具有三层结构，在所述三层结构中第一栅极阻挡层、第二栅极阻挡层和栅极金属层顺序堆叠。
可以在低氧分压条件下形成包括氧化物半导体的有源图案，以提高晶体管的可靠性。可以在高氧分压条件下形成第一栅极阻挡层，以补偿在低氧分压条件下形成的有源图案中的氧缺陷。第二栅极阻挡层可以防止栅极金属层的氧化，从而防止栅电极和相关的栅极线的氧化。基本上同时蚀刻第一栅极阻挡层、第二栅极阻挡层和栅极金属层，以简化制造工艺。
实施例可以应用于显示装置和具有该显示装置的电子设备。例如，实施例可以应用于计算机监视器、膝上型计算机、数字照相机、蜂窝电话、智能电话、智能板、电视机、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、导航***、游戏机、视频电话等。
前述内容是说明性的，并且不应被解释为限制性的。尽管已经描述了一些实施例，但是在实施例中可以进行许多修改。所有这些修改旨在被包括在权利要求书所限定的范围内。在权利要求中，装置加功能的条款旨在覆盖在本文中被描述为执行所列举的功能的结构，不仅覆盖了结构上的等同物，而且还覆盖了等同的结构。

Claims (20)

1.一种显示装置，其中所述显示装置包括：
半导体构件，所述半导体构件包括源极区、漏极区以及在所述源极区和所述漏极区之间的沟道区；
第一栅电极，所述第一栅电极包括第一栅极阻挡层、第二栅极阻挡层和栅极金属层，其中所述第一栅极阻挡层与所述沟道区重叠，其中所述第一栅极阻挡层的氧化物材料与所述半导体构件的氧化物材料相同，以及其中所述第二栅极阻挡层包括金属氧化物合金并且位于所述第一栅极阻挡层和所述栅极金属层之间；
电连接到所述漏极区的像素电极；以及
与所述像素电极重叠的公共电极。
2.根据权利要求1所述的显示装置，其中所述显示装置还包括：
栅极绝缘构件，与所述沟道区重叠并且被设置在所述半导体构件和所述第一栅极阻挡层之间。
3.根据权利要求1所述的显示装置，其中所述半导体构件和所述第一栅极阻挡层中的每一个包括铟镓锌氧化物。
4.根据权利要求1所述的显示装置，其中所述第二栅极阻挡层包括氧化锌和氧化铟的合金。
5.根据权利要求4所述的显示装置，其中所述第二栅极阻挡层的所述氧化锌和所述氧化铟的组成比为9:1。
6.根据权利要求4所述的显示装置，其中所述第一栅极阻挡层具有200埃或更小的厚度。
7.根据权利要求4所述的显示装置，其中所述第二栅极阻挡层具有200埃或更小的厚度。
8.根据权利要求1所述的显示装置，其中所述显示装置还包括：
基板；和
第二栅电极，设置在所述基板和所述半导体构件之间并且与所述沟道区重叠。
9.根据权利要求1所述的显示装置，其中所述显示装置还包括：
设置在所述像素电极和所述公共电极之间的有机发光层。
10.根据权利要求1所述的显示装置，其中所述显示装置还包括：
存储电容器，所述存储电容器包括第一存储电极和第二存储电极；以及
电连接到所述第一栅电极的栅极线，
其中所述第一存储电极的三层结构和所述栅极线的三层结构各自与所述第一栅电极的三层结构相同。
11.一种制造显示装置的方法，其中所述方法包括：
在第一条件下形成氧化物半导体层；
部分去除所述氧化物半导体层以形成半导体构件；
在第二条件下形成第一栅极阻挡材料层，其中所述第一栅极阻挡材料层与所述半导体构件重叠，其中所述第一栅极阻挡材料层的氧化物材料与所述半导体构件的氧化物材料相同，并且其中所述第二条件的氧体积浓度高于所述第一条件的氧体积浓度；
在所述第一栅极阻挡材料层上形成第二栅极阻挡材料层，其中所述第二栅极阻挡材料层包括金属氧化物合金；
在所述第二栅极阻挡材料层上形成栅极金属材料层；
部分去除所述第一栅极阻挡材料层、所述第二栅极阻挡材料层和所述栅极金属材料层以形成第一栅电极，其中所述第一栅电极与所述半导体构件的沟道区重叠并且包括第一栅极阻挡层、第二栅极阻挡层和栅极金属层；
形成电连接到所述半导体构件的漏极区的像素电极；以及
形成与所述像素电极重叠的公共电极。
12.根据权利要求11所述的方法，其中所述第一条件的氧体积浓度小于40％。
13.根据权利要求11所述的方法，其中所述第二条件的氧体积浓度大于60％。
14.根据权利要求11所述的方法，其中所述方法还包括：
在所述半导体构件的沟道区和所述第一栅极阻挡层之间形成栅极绝缘构件。
15.根据权利要求11所述的方法，其中所述半导体构件和所述第一栅极阻挡层中的每一个包括铟镓锌氧化物。
16.根据权利要求11所述的方法，其中所述第二栅极阻挡层包括氧化锌和氧化铟的合金。
17.根据权利要求16所述的方法，其中所述第二栅极阻挡层的所述氧化锌和所述氧化铟的组成比为9:1。
18.根据权利要求16所述的方法，其中所述第一栅极阻挡层具有200埃或更小的厚度。
19.根据权利要求16所述的方法，其中所述第二栅极阻挡层具有200埃或更小的厚度。
20.根据权利要求11所述的方法，其中所述方法还包括：
形成包括第一存储电极和第二存储电极的存储电容器；以及
形成与所述第一栅电极电连接的栅极线；
其中所述第一存储电极的三层结构和所述栅极线的三层结构各自与所述第一栅电极的三层结构相同。
CN201911144581.5A 2018-11-22 2019-11-20 显示装置及其制造方法 Pending CN111293125A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0145302 2018-11-22
KR1020180145302A KR20200060629A (ko) 2018-11-22 2018-11-22 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN111293125A true CN111293125A (zh) 2020-06-16

Family

ID=70771579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911144581.5A Pending CN111293125A (zh) 2018-11-22 2019-11-20 显示装置及其制造方法

Country Status (3)

Country Link
US (2) US11018263B2 (zh)
KR (1) KR20200060629A (zh)
CN (1) CN111293125A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206994A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
KR20200060629A (ko) * 2018-11-22 2020-06-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102661283B1 (ko) * 2018-11-26 2024-05-02 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법, 및 이를 포함하는 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112184A1 (en) * 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103681690A (zh) * 2012-09-06 2014-03-26 三星显示有限公司 薄膜晶体管基底及其制造方法
US20150228801A1 (en) * 2012-01-20 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN108695362A (zh) * 2017-03-29 2018-10-23 株式会社日本显示器 显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080008562A (ko) * 2006-07-20 2008-01-24 삼성전자주식회사 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치
KR20140012693A (ko) 2011-03-01 2014-02-03 샤프 가부시키가이샤 박막 트랜지스터 및 그 제조 방법과 표시 장치
JP5912046B2 (ja) 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
JP6417125B2 (ja) * 2014-06-25 2018-10-31 株式会社ジャパンディスプレイ 半導体装置
KR20200060629A (ko) * 2018-11-22 2020-06-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112184A1 (en) * 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20150228801A1 (en) * 2012-01-20 2015-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103681690A (zh) * 2012-09-06 2014-03-26 三星显示有限公司 薄膜晶体管基底及其制造方法
CN108695362A (zh) * 2017-03-29 2018-10-23 株式会社日本显示器 显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206994A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
US20200168737A1 (en) 2020-05-28
KR20200060629A (ko) 2020-06-01
US11018263B2 (en) 2021-05-25
US20210265506A1 (en) 2021-08-26

Similar Documents

Publication Publication Date Title
US9721977B2 (en) Display device and electronic unit
US11665945B2 (en) Semiconductor device
KR101309863B1 (ko) 발광 표시 장치 및 그 제조 방법
US11018263B2 (en) Display device and method of manufacturing the same
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
JP6330207B2 (ja) 表示装置及び薄膜トランジスタ基板
KR101622645B1 (ko) 유기발광 표시장치의 제조방법
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR20150059478A (ko) 유기전계 발광소자
US10825876B2 (en) Display device and method of manufacturing the same
CN110729313A (zh) 显示面板、显示面板制备方法、显示装置
CN110718571A (zh) 显示基板及其制备方法、显示装置
CN112310151A (zh) 显示装置
US9570624B2 (en) Thin film transistor and method for fabricating the same
JP2001100655A (ja) Ｅｌ表示装置
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
US20150179681A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
US20240128423A1 (en) Display apparatus having a substrate hole
US20230207570A1 (en) Display Apparatus
US20170053947A1 (en) Thin-film transistor, semiconductor unit, and electronic apparatus
US20210134851A1 (en) Display device and method for manufacturing the same
CN112186004A (zh) 显示设备
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
US9634077B2 (en) Organic light emitting display devices and methods of manufacturing organic light emitting display devices
US20230387320A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination