CN111290469A - 具有过充保护功能的低压差线性稳压器ldo电路及方法 - Google Patents
具有过充保护功能的低压差线性稳压器ldo电路及方法 Download PDFInfo
- Publication number
- CN111290469A CN111290469A CN202010330433.9A CN202010330433A CN111290469A CN 111290469 A CN111290469 A CN 111290469A CN 202010330433 A CN202010330433 A CN 202010330433A CN 111290469 A CN111290469 A CN 111290469A
- Authority
- CN
- China
- Prior art keywords
- port
- circuit
- switch
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明实施例公开了一种具有过充保护功能的低压差线性稳压器LDO电路及方法,属于集成电路设计技术领域。LDO电路包括稳压电路和过充保护电路;过充保护电路包括RC电路、第一电阻、第一开关和第二电阻;RC电路的第一端口与稳压电路的输出端口相连,RC电路的第二端口与第一开关的第一端口相连,RC电路的第三端口接地;第一电阻的第一端口与稳压电路的输出端口相连,第一电阻的第二端口与第一开关的第二端口相连;第二电阻的第一端口与第一开关的第三端口相连,第二电阻的第二端口接地;稳压电路中输出端口的电压小于稳压电路中负载的击穿电压。本发明实施例能降低上电时稳压电路的输出端口输出的电压,从而保护稳压电路上挂的负载。
Description
技术领域
本发明实施例涉及集成电路设计技术领域,特别涉及一种具有过充保护功能的低压差线性稳压器LDO电路及方法。
背景技术
图1示出了一种经典的LDO(Low Drop Out Linear Voltage Regulator,低压差线性稳压器)电路,该LDO电路包括OPA(Operational Amplifier,运算放大器)、PMOS(P-Channel Metal Oxide Semiconductor Field Effect Transistor,P沟道金属氧化物半导体场效应)管M1、电阻R1、电阻R2和电容C1,其中,OPA的反相输入端口输入参考电压VBG,输出端口V1与M1的栅极相连,M1的源极与电源VDD相连,M1的漏极分别与输出节点VO和R1的一个端口相连,R1的另一个端口与R2的一个端口相连,R1和R2的连接节点与OPA的同向输入端口相连,C1的一个端口与输出节点VO相连,C1的另一个端口与R2的另一个端口共同接地。
在上电之前,上述LDO电路中所有节点的电压为0V;在上电时,由于上电速度过快,且OPA的带宽有限,所以,V1的电压来不及调整而升高,使得M1被打开,这样,过高的VDD将通过M1传递到VO上。虽然通常认为这个快速的瞬态上电过充是一个短时的输出过充电压,在短时间内对LDO电路的输出端口上挂的负载没有多大的影响。但是对于一个具有宽电源电压输入范围的LDO电路而言,输出电压在瞬间可能过充的很高,若负载上挂载的器件是低压器件,那么,在多次反复上电的情况下,低压器件还是可以被过大的冲击电压持续击打而损坏。
为了在上电时进行过充保护,现有的一种解决思路是增大C1的电容值,由于C1在上电瞬间是交流响应,所以,C1会形成一个低导通阻抗,与M1分压,从而拉低VO上的输出电压。但是,过大的电容是不容易驱动的,且会影响LDO电路的稳定性。
发明内容
本发明实施例提供了一种具有过充保护功能的低压差线性稳压器LDO电路及方法,用于解决通过增大LDO电路中电容的电容值来进行过充保护时,电容不容易驱动且会影响LDO电路的稳定性的问题。所述技术方案如下:
第一方面,提供了一种具有过充保护功能的低压差线性稳压器LDO电路,所述LDO电路包括稳压电路和过充保护电路;
所述过充保护电路包括电阻-电容RC电路和分压电路,所述分压电路包括第一电阻、第一开关和第二电阻;
所述RC电路的第一端口与所述稳压电路的输出端口相连,所述RC电路的第二端口与所述第一开关的第一端口相连,所述RC电路的第三端口接地;
所述第一电阻的第一端口与所述稳压电路的输出端口相连,所述第一电阻的第二端口与所述第一开关的第二端口相连;
所述第二电阻的第一端口与所述第一开关的第三端口相连,所述第二电阻的第二端口接地;
其中,所述稳压电路中输出端口的电压小于所述稳压电路中负载的击穿电压。
在一个可选的实施方式中,所述第一开关为第一P沟道金属氧化物半导体场效应晶体PMOS管或第一PNP型三极管,则所述第一电阻的阻值为零,且所述第二电阻的阻值大于或等于零。
在一个可选的实施方式中,所述第一开关为所述第一PMOS管,则所述第一PMOS管的栅极为所述第一开关的第一端口,所述第一PMOS管的源极为所述第一开关的第二端口,所述第一PMOS管的漏极为所述第一开关的第三端口;或者,所述第一开关为所述第一PNP型三极管,则所述第一PNP型三极管的基极为所述第一开关的第一端口,所述第一PNP型三极管的发射极为所述第一开关的第二端口,所述第一PNP型三极管的集电极为所述第一开关的第三端口。
在一个可选的实施方式中,所述第一开关为第一N沟道金属氧化物半导体场效应晶体NMOS管或第一NPN型三极管,则所述第一电阻的阻值大于或等于零,且所述第二电阻的阻值为零。
在一个可选的实施方式中,所述第一开关为所述第一NMOS管,则所述第一NMOS管的栅极为所述第一开关的第一端口,所述第一NMOS管的漏极为所述第一开关的第二端口,所述第一NMOS管的源极为所述第一开关的第三端口;或者,所述第一开关为所述第一NPN型三极管,则所述第一NPN型三极管的基极为所述第一开关的第一端口,所述第一NPN型三极管的集电极为所述第一开关的第二端口,所述第一NPN型三极管的发射极为所述第一开关的第三端口。
在一个可选的实施方式中,所述RC电路包括串联的第三电阻和第一电容;
所述第三电阻的第一端口为所述RC电路的第一端口;
所述第三电阻的第二端口和所述第一电容的第一端口的连接节点为所述RC电路的第二端口;
所述第一电容的第二端口为所述RC电路的第三端口。
在一个可选的实施方式中,所述RC电路的时间常数的大小与过充抑制的抑制效果的好坏呈正相关关系。
在一个可选的实施方式中,所述稳压电路包括运算放大器OPA、第二开关、第四电阻、第五电阻和第二电容;
所述OPA的反相输入端口输入参考电压,所述OPA的输出端口与所述第二开关的栅极相连;
所述第二开关的源极与电源相连,所述第二开关的漏极分别与所述稳压电路的输出端口和所述第四电阻的第一端口相连;
所述第四电阻的第二端口与所述第五电阻的第一端口相连,且所述第四电阻和所述第五电阻的连接节点与所述OPA的同向输入端口相连;
所述第二电容的第一端口与所述稳压电路的输出端口相连,所述第二电容的第二端口与所述第五电阻的第二端口共同接地。
第二方面,提供了一种LDO电路的过充保护方法,用于如上所述的具有过充保护功能的LDO电路中,所述方法包括:
当所述LDO电路上电时,所述第一开关在所述RC电路控制下处于打开状态,所述稳压电路和所述分压电路之间接通,且所述稳压电路中输出端口的电压小于所述稳压电路中负载的击穿电压;
当所述LDO电路上电结束后,所述第一开关在所述RC电路控制下处于关闭状态,所述稳压电路和所述分压电路之间断开。
本发明实施例提供的技术方案的有益效果至少包括:
由于LDO电路包括稳压电路和过充保护电路,其中,过充保护电路包括RC电路和分压电路,分压电路包括第一电阻、第一开关和第二电阻;RC电路的第一端口与稳压电路的输出端口相连,RC电路的第二端口与第一开关的第一端口相连,RC电路的第三端口接地;第一电阻的第一端口与稳压电路的输出端口相连,第一电阻的第二端口与第一开关的第二端口相连;第二电阻的第一端口与第一开关的第三端口相连,第二电阻的第二端口接地;这样,当LDO电路上电时,第一开关在RC电路控制下处于打开状态,稳压电路和分压电路之间接通,分压电路可以与稳压电路分压,从而可以降低上电时稳压电路的输出端口输出的电压,使得该输出端口的电压小于稳压电路上挂的负载的击穿电压,达到保护稳压电路上挂的负载的效果;当LDO上电结束后,第一开关在RC电路控制下处于关闭状态,稳压电路和分压电路之间断开,分压电路不再影响稳压电路。
相比于通过增大稳压电路中的第二电容的电容值来进行过充保护来说,由于本实施例中LDO电路的第二电容的电容值较小,所以,不会产生电容不容易驱动且影响LDO电路的稳定性的问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中的一种LDO电路的示意图;
图2是本发明一个实施例中的一种具有过充保护功能的LDO电路的示意图;
图3是本发明一个实施例中的一种具有过充保护功能的LDO电路的示意图;
图4是本发明一个实施例中的一种具有过充保护功能的LDO电路的示意图;
图5是本发明一个实施例中的一种LDO电路的过充保护方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
请参考图2,图2示出了一种具有过充保护功能的LDO电路,该LDO电路包括稳压电路210和过充保护电路220。
其中,稳压电路210用于进行低压差线性稳压,过充保护电路220用于在LDO电路上电时进行过充保护,从而避免LDO上挂载的负载损坏。稳压电路210的输出端口VO与过充保护电路220的输入端口相连。
过充保护电路220包括RC电路221和分压电路222,分压电路222包括第一电阻R4、第一开关S1和第二电阻R5。其中,第一开关S1可以是PMOS管或PNP型三极管,或者,第一开关S1可以是NMOS(N-Channel Metal Oxide Semiconductor Field Effect Transistor,N沟道金属氧化物半导体场效应)管或NPN型三极管,且第一电阻R4和第二电阻R5的阻值可以根据第一开关S1的类型进行调整,详见下文中的描述。
下面对RC电路221和分压电路222中各个器件的连接关系进行说明。
RC电路221的第一端口与稳压电路210的输出端口VO相连,RC电路221的第二端口与第一开关S1的第一端口相连,RC电路221的第三端口接地;第一电阻R4的第一端口与稳压电路210的输出端口VO相连,第一电阻R4的第二端口与第一开关S1的第二端口相连;第二电阻R5的第一端口与第一开关S1的第三端口相连,第二电阻R5的第二端口接地。
下面对LDO电路的工作原理进行简单说明。本实施例中,当LDO电路上电时,RC电路221可以识别出过充脉冲,并向第一开关S1发送控制信号,第一开关S1在该控制信号的控制下处于打开状态,这样,稳压电路210和分压电路222之间接通,分压电路222可以与稳压电路210分压,从而降低稳压电路210的输出端口VO输出的电压,使得该输出端口VO的电压小于稳压电路210上挂的负载的击穿电压,达到保护稳压电路210上挂的负载的效果。当LDO电路上电结束后,RC电路221接收不到过充脉冲,也就不会向第一开关S1发送控制信号,所以,第一开关S1在RC电路221的控制下处于关闭状态,稳压电路210和分压电路222之间断开,分压电路222不再影响稳压电路210。
需要说明的是,本实施例中不增大稳压电路210中的第二电容C1的电容值,所以,不会产生电容不容易驱动且影响LDO电路的稳定性的问题。
另外,由于过充保护电路220是无源电路,相比于在稳压电路210之后增加有源电路来说,在进行过充保护时既不会带来额外的电流消耗,也可以降低LDO电路的复杂性。
综上所述,本实施例的具有过充保护功能的LDO电路,既可以有效地抑制甚至消除LDO电路过充对负载的可靠性的影响,且不会带来额外的电流消耗,还可以降低LDO电路的复杂性。
LDO电路中的稳压电路210可以有多种结构,本实施例以其中一种经典结构为例进行说明,但稳压电路210的结构并不限于此。
其中,稳压电路210包括OPA、第二开关M1、第四电阻R1、第五电阻R2和第二电容C1。其中,第二开关M1可以为PMOS管或PNP型三极管,且OPA、第二开关M1、第四电阻R1、第五电阻R2和第二电容C1的参数可以根据实际应用场景选定,本实施例不作限定。
OPA的反相输入端口输入参考电压VBG,OPA的输出端口与第二开关M1的栅极相连。其中,参考电压VBG通常由带隙基准产生,其大小可以根据实际场景选定,本实施例不作限定。
第二开关M1的源极与电源VDD相连,第二开关M1的漏极分别与稳压电路210的输出端口VO和第四电阻R1的第一端口相连。
第四电阻R1的第二端口与第五电阻R2的第一端口相连,且第四电阻R1和第五电阻R2的连接节点与OPA的同向输入端口相连。这样,可以通过调整第四电阻R1和第五电阻R2的阻值比例来调节输出端口VO的电压。
第二电容C1的第一端口与稳压电路210的输出端口VO相连,第二电容C1的第二端口与第五电阻R2的第二端口共同接地。其中,第二电容C1用于储能。
结合稳压电路210的结构,下面对LDO电路的工作原理进行详细说明。
现有技术中,当LDO电路上电时,稳压电路210中的第二开关M1导通,而第二开关M1的阻值较小,所以,稳压电路210的输出端口VO会输出一个较大的过充脉冲,从而损坏LDO电路上挂的负载。
本实施例中,当LDO电路上电时,RC电路221可以识别出过充脉冲,并向第一开关S1发送控制信号,第一开关S1在该控制信号的控制下处于打开状态,这样,稳压电路210和分压电路222之间接通,可以通过分压电路222中各个器件与第二开关M1分压,从而降低稳压电路210的输出端口VO输出的电压,使得该输出端口VO的电压小于稳压电路210上挂的负载的击穿电压,达到保护稳压电路210上挂的负载的效果。即第二开关M1、第一电阻R4、第一开关S1和第二电阻R5之间接通,可以通过调整第一电阻R4、第一开关S1和第二电阻R5的阻值来调节输出端口VO到地之间的低阻通路强度,使得第一电阻R4、第一开关S1和第二电阻R5形成很低的导通电阻,从而在与第二开关M1分压时,有效拉低输出端口VO的输出电压。
当LDO电路上电结束后,RC电路221接收不到过充脉冲,也就不会向第一开关S1发送控制信号,所以,第一开关S1在RC电路221的控制下处于关闭状态,稳压电路210和分压电路222之间断开,分压电路222不再影响稳压电路210。
在一个可选的实施例中,分压电路222的阻值之和可以小于或等于或稍大于上电时稳压电路210中第二开关M1的阻值。这样,在稳压电路210和分压电路222之间接通时,根据第二开关M1和分压电路222这两者的电阻值对电源VDD进行分压,有效拉低输出端口VO的输出电压,使得输出端口VO的电压小于稳压电路210上挂的负载的击穿电压,从而可以保护LDO电路上挂的负载。
理论上来说,分压电路222的阻值之和越小越好。但是,考虑到分压电路222的阻值为极限值0时,电源VDD与地之间的电流较大,电流流过第二开关M1时可能造成电迁移而烧坏金属连线或第二开关M1的有源区,从而可能会产生安全隐患,且分压电路222的阻值越小,第一开关S1的尺寸会越大,从而影响LDO电路的体积。综合来看,可以根据实际需求来选取合适的分压电路222的阻值。
下面对RC电路221进行说明。本实施例中的RC电路221包括串联的第三电阻R3和第一电容C2;第三电阻R3的第一端口为RC电路221的第一端口;第三电阻R3的第二端口和第一电容C2的第一端口的连接节点V2为RC电路221的第二端口;第一电容C2的第二端口为RC电路221的第三端口。
本实施例中,还可以调节RC电路221的时间常数,若时间常数越大,则可以越快吸收LDO电路中OPA来不及响应的过充脉冲,这样当过充脉冲来到时,第一电容C2将会短接到地,连接节点V2为低电压0V,可以控制第一开关S1的第一端口以使第一开关S1导通,此时第二开关M1、第一电阻R4、第一开关S1和第二电阻R5之间导通。即,RC电路221的时间常数的大小与过充抑制的抑制效果的好坏呈正相关关系。
其中,该时间常数等于第三电阻R3和第一电容C2的乘积,所以,调节第三电阻R3的阻值和/或调节第一电容C2的电容值,就可以调节时间常数。理论上来说,时间常数越大越好。但是,考虑到时间常数较大时,第三电阻R3和第一电容C2的尺寸较大,从而影响LDO电路的体积。综合来看,可以根据实际需求来选取合适的时间常数。
上文中提到,第一开关S1可以是PMOS管或PNP型三极管,或者,第一开关S1可以是NMOS管或NPN型三极管,下面对这两种结构进行说明。
1)第一开关S1为第一PMOS管或第一PNP型三极管,则第一电阻R4的阻值为零,且第二电阻R5的阻值大于或等于零。
在这种实施方式中,由于第一电阻R4的阻值为零,所以,可以省略第一电阻R4。此时,分压电路222中包括第一开关S1和第二电阻R5,则第一开关S1的第二端口直接与稳压电路210的输出端口VO相连,请参考图3,图3中将第一开关S1记为M2。
当需要进一步减小分压电路222的阻值时,还可以设置第二电阻R5的阻值为零,即,还可以省略第二电阻R5。此时,分压电路222中包括第一开关S1,则第一开关S1的第二端口直接与稳压电路210的输出端口VO相连,第一开关S1的第三端口直接接地。
本实施例中,第一开关S1为第一PMOS管,则第一PMOS管的栅极为第一开关S1的第一端口,第一PMOS管的源极为第一开关S1的第二端口,第一PMOS管的漏极为第一开关S1的第三端口;或者,第一开关S1为第一PNP型三极管,则第一PNP型三极管的基极为第一开关S1的第一端口,第一PNP型三极管的发射极为第一开关S1的第二端口,第一PNP型三极管的集电极为第一开关S1的第三端口。
2)第一开关S1为第一NMOS管或第一NPN型三极管,则第一电阻R4的阻值大于或等于零,且第二电阻R5的阻值为零。
在这种实施方式中,由于第二电阻R5的阻值为零,所以,可以省略第二电阻R5。此时,分压电路222中包括第一开关S1和第一电阻R4,则第一开关S1的第三端口直接接地,请参考图4,图4中将第一开关S1记为M2。
当需要进一步减小分压电路222的阻值时,还可以设置第一电阻R4的阻值为零,即,还可以省略第一电阻R4。此时,分压电路222中包括第一开关S1,则第一开关S1的第二端口直接与稳压电路210的输出端口VO相连,第一开关S1的第三端口直接接地。
本实施例中,第一开关S1为第一NMOS管,则第一NMOS管的栅极为第一开关S1的第一端口,第一NMOS管的漏极为第一开关S1的第二端口,第一NMOS管的源极为第一开关S1的第三端口;或者,第一开关S1为第一NPN型三极管,则第一NPN型三极管的基极为第一开关S1的第一端口,第一NPN型三极管的集电极为第一开关S1的第二端口,第一NPN型三极管的发射极为第一开关S1的第三端口。
请参考图5,图5示出了一种LDO电路的过充保护方法,用于上述具有过充保护功能的LDO电路中,该方法包括:
步骤501,当LDO电路上电时,第一开关在RC电路控制下处于打开状态,稳压电路和分压电路之间接通,且该输出端口的电压小于该稳压电路上挂的负载的击穿电压。
其中,当稳压电路和分压电路之间接通时,分压电路可以与稳压电路分压,从而降低上电时稳压电路的输出端口VO输出的电压,使得该输出端口VO的电压小于稳压电路上挂的负载的击穿电压,达到保护稳压电路上挂的负载的效果。
步骤502,当LDO电路上电结束后,第一开关在RC电路控制下处于关闭状态,稳压电路和分压电路之间断开。
其中,当稳压电路和分压电路之间断开时,分压电路不再影响稳压电路。
综上所述,本实施例提供的LDO电路的过充保护方法,分压电路可以与稳压电路分压,从而降低上电时稳压电路的输出端口VO输出的电压,使得该输出端口VO的电压小于稳压电路上挂的负载的击穿电压,达到保护稳压电路上挂的负载的效果。
以上所述并不用以限制本发明实施例,凡在本发明实施例的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明实施例的保护范围之内。
Claims (9)
1.一种具有过充保护功能的低压差线性稳压器LDO电路,其特征在于,所述LDO电路包括稳压电路和过充保护电路;
所述过充保护电路包括电阻-电容RC电路和分压电路,所述分压电路包括第一电阻、第一开关和第二电阻;
所述RC电路的第一端口与所述稳压电路的输出端口相连,所述RC电路的第二端口与所述第一开关的第一端口相连,所述RC电路的第三端口接地;
所述第一电阻的第一端口与所述稳压电路的输出端口相连,所述第一电阻的第二端口与所述第一开关的第二端口相连;
所述第二电阻的第一端口与所述第一开关的第三端口相连,所述第二电阻的第二端口接地;
其中,所述稳压电路中输出端口的电压小于所述稳压电路中负载的击穿电压。
2.根据权利要求1所述的具有过充保护功能的LDO电路,其特征在于,所述第一开关为第一P沟道金属氧化物半导体场效应晶体PMOS管或第一PNP型三极管,则所述第一电阻的阻值为零,且所述第二电阻的阻值大于或等于零。
3.根据权利要求2所述的具有过充保护功能的LDO电路,其特征在于,
所述第一开关为所述第一PMOS管,则所述第一PMOS管的栅极为所述第一开关的第一端口,所述第一PMOS管的源极为所述第一开关的第二端口,所述第一PMOS管的漏极为所述第一开关的第三端口;
所述第一开关为所述第一PNP型三极管,则所述第一PNP型三极管的基极为所述第一开关的第一端口,所述第一PNP型三极管的发射极为所述第一开关的第二端口,所述第一PNP型三极管的集电极为所述第一开关的第三端口。
4.根据权利要求1所述的具有过充保护功能的LDO电路,其特征在于,所述第一开关为第一N沟道金属氧化物半导体场效应晶体NMOS管或第一NPN型三极管,则所述第一电阻的阻值大于或等于零,且所述第二电阻的阻值为零。
5.根据权利要求4所述的具有过充保护功能的LDO电路,其特征在于,
所述第一开关为所述第一NMOS管,则所述第一NMOS管的栅极为所述第一开关的第一端口,所述第一NMOS管的漏极为所述第一开关的第二端口,所述第一NMOS管的源极为所述第一开关的第三端口;
所述第一开关为所述第一NPN型三极管,则所述第一NPN型三极管的基极为所述第一开关的第一端口,所述第一NPN型三极管的集电极为所述第一开关的第二端口,所述第一NPN型三极管的发射极为所述第一开关的第三端口。
6.根据权利要求1所述的具有过充保护功能的LDO电路,其特征在于,所述RC电路包括串联的第三电阻和第一电容;
所述第三电阻的第一端口为所述RC电路的第一端口;
所述第三电阻的第二端口和所述第一电容的第一端口的连接节点为所述RC电路的第二端口;
所述第一电容的第二端口为所述RC电路的第三端口。
7.根据权利要求6所述的具有过充保护功能的LDO电路,其特征在于,所述RC电路的时间常数的大小与过充抑制的抑制效果的好坏呈正相关关系。
8.根据权利要求1至7中任一项所述的具有过充保护功能的LDO电路,其特征在于,所述稳压电路包括运算放大器OPA、第二开关、第四电阻、第五电阻和第二电容;
所述OPA的反相输入端口输入参考电压,所述OPA的输出端口与所述第二开关的栅极相连;
所述第二开关的源极与电源相连,所述第二开关的漏极分别与所述稳压电路的输出端口和所述第四电阻的第一端口相连;
所述第四电阻的第二端口与所述第五电阻的第一端口相连,且所述第四电阻和所述第五电阻的连接节点与所述OPA的同向输入端口相连;
所述第二电容的第一端口与所述稳压电路的输出端口相连,所述第二电容的第二端口与所述第五电阻的第二端口共同接地。
9.一种LDO电路的过充保护方法,其特征在于,用于如权利要求1至8中任一项所述的具有过充保护功能的LDO电路中,所述方法包括:
当所述LDO电路上电时,所述第一开关在所述RC电路控制下处于打开状态,所述稳压电路和所述分压电路之间接通,且所述稳压电路中输出端口的电压小于所述稳压电路中负载的击穿电压;
当所述LDO电路上电结束后,所述第一开关在所述RC电路控制下处于关闭状态,所述稳压电路和所述分压电路之间断开。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010330433.9A CN111290469A (zh) | 2020-04-24 | 2020-04-24 | 具有过充保护功能的低压差线性稳压器ldo电路及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010330433.9A CN111290469A (zh) | 2020-04-24 | 2020-04-24 | 具有过充保护功能的低压差线性稳压器ldo电路及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111290469A true CN111290469A (zh) | 2020-06-16 |
Family
ID=71025930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010330433.9A Pending CN111290469A (zh) | 2020-04-24 | 2020-04-24 | 具有过充保护功能的低压差线性稳压器ldo电路及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111290469A (zh) |
-
2020
- 2020-04-24 CN CN202010330433.9A patent/CN111290469A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113110694B (zh) | 一种具有电流浪涌抑制的低压差线性稳压器电路 | |
US8242760B2 (en) | Constant-voltage circuit device | |
CN111033431B (zh) | 用于高速微控制器的片上nmos无电容ldo | |
Kim et al. | Fast transient capacitor-less LDO regulator using low-power output voltage detector | |
US11204613B2 (en) | LDO circuit device and overcurrent protection circuit thereof | |
JP2004038831A (ja) | 電流制限機能付き安定化電源装置 | |
EP3202003A1 (en) | Short-circuit protection for voltage regulators | |
US8704506B2 (en) | Voltage regulator soft-start circuit providing reference voltage ramp-up | |
JP6048289B2 (ja) | バイアス回路 | |
US9977441B2 (en) | Low dropout regulator and related method | |
CN109656299B (zh) | Ldo电路 | |
JP2015118452A (ja) | ボルテージレギュレータ | |
CN114978059A (zh) | 放大器电路及在放大器电路中降低输出电压过冲的方法 | |
Pérez-Bailón et al. | Transient-enhanced output-capacitorless CMOS LDO regulator for battery-operated systems | |
CN213092190U (zh) | 具有过充保护功能的低压差线性稳压器电路 | |
CN114793060A (zh) | 线性稳压器和电源管理芯片 | |
CN115528787B (zh) | 一种控制环路加速电路 | |
CN111290469A (zh) | 具有过充保护功能的低压差线性稳压器ldo电路及方法 | |
US8582267B2 (en) | System and method to limit in-rush current | |
JP6983718B2 (ja) | ボルテージレギュレータ | |
CN108092256B (zh) | 一种输出动态下拉电路及过压保护开关 | |
US9229467B2 (en) | Bandgap reference circuit and related method | |
CN113342115B (zh) | 一种ldo电路 | |
JP5767855B2 (ja) | レギュレータ回路 | |
US11994887B2 (en) | Low dropout linear regulator with high power supply rejection ratio |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |