CN111261588A - 薄膜晶体管阵列面板及其制作方法 - Google Patents
薄膜晶体管阵列面板及其制作方法 Download PDFInfo
- Publication number
- CN111261588A CN111261588A CN202010079688.2A CN202010079688A CN111261588A CN 111261588 A CN111261588 A CN 111261588A CN 202010079688 A CN202010079688 A CN 202010079688A CN 111261588 A CN111261588 A CN 111261588A
- Authority
- CN
- China
- Prior art keywords
- photoresist layer
- thin film
- film transistor
- mask plate
- transistor array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 108
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 22
- 238000010329 laser etching Methods 0.000 claims description 12
- 238000002834 transmittance Methods 0.000 claims description 11
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 7
- 238000004380 ashing Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- -1 silicon oxide compound Chemical class 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000536 complexating effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管阵列面板及其制作方法，包括：形成一器件板，所述器件板依次层叠有基板、栅极、栅极绝缘层、有源层和金属层；在所述金属层上形成光刻胶层，所述光刻胶层包括光刻胶层的第一部分和光刻胶层的第二部分；利用掩模板和激光束的组合对所述光刻胶层的第一部分进行处理，以除去所述光刻胶层的第一部分；对所述金属层进行处理，以形成源极图案、漏极图案和沟道区；剥离所述光刻胶层的第二部分。本发明提供的薄膜晶体管阵列面板及其制作方法可以提高显示面板中薄膜晶体管的稳定性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管阵列面板及其制作方法。
背景技术
显示面板分为液晶显示器(Liquid Crystal Display，LCD)和有源矩阵发光二极管(Active Matrix Organic Light Emitting Diode，AMOLED)两大类。
有机发光二极管和液晶显示器(Liquid Crystal Display，LCD)中的薄膜晶体管(Thin Film Transistor，TFT)根据栅极的制作工序不同，分为底栅型薄膜晶体管和顶栅型薄膜晶体管；其中，底栅型薄膜晶体管又分为背沟道刻蚀型薄膜晶体管和沟道保护膜型薄膜晶体管。目前，常用四道掩模(Mask)以形成背沟道型薄膜晶体管的制作工艺，在该工艺中，采用刻蚀工艺对沟道区的光刻胶进行处理，以便于后续沟道(Channel)的形成，但是，使用刻蚀工艺对沟道区的光刻胶进行处理的同时往往会造成沟道区外的光刻胶的厚度减薄，在进行后续刻蚀时光刻胶不能有效阻挡刻蚀液，从而影响显示面板中薄膜晶体管的稳定性。
故，有必要提出一种新的技术方案，以解决上述技术问题。
发明内容
本发明实施例提供一种薄膜晶体管阵列面板及其制作方法，用于提高显示面板中薄膜晶体管的稳定性。
本发明实施例提供一种薄膜晶体管阵列面板的制作方法，包括：
步骤A：形成一器件板，所述器件板依次层叠有基板、栅极、栅极绝缘层、有源层和金属层；
步骤B：在所述金属层上形成光刻胶层，所述光刻胶层包括光刻胶层的第一部分和光刻胶层的第二部分；
步骤C：利用掩模板和激光束的组合对所述光刻胶层的第一部分进行处理，以除去所述光刻胶层的第一部分；
步骤D：对所述金属层进行处理，以形成源极图案、漏极图案和沟道区；
步骤E：剥离所述光刻胶层的第二部分。
在本发明实施例的薄膜晶体管阵列面板的制作方法中，所述步骤C包括：
步骤c1：将所述掩模板架设于所述光刻胶层上；
步骤c2：向所述掩模板照射激光，使得透过所述掩模板的所述激光对所述光刻胶层的第一部分进行激光刻蚀，以除去所述光刻胶层的第一部分。
在本发明实施例的薄膜晶体管阵列面板的制作方法中，所述步骤c2包括：
沿所述器件板的水平方向平移所述掩模板至预定距离，使得所述光刻胶层的第一部分被刻蚀。
在本发明实施例的薄膜晶体管阵列面板的制作方法中，所述步骤D包括：
步骤d1：利用所述掩模板和所述激光束的组合对所述金属层与所述光刻胶层的第一部分对应的位置进行激光刻蚀，以形成所述源极图案、所述漏极图案和所述沟道区。
在本发明实施例的薄膜晶体管阵列面板的制作方法中，所述步骤d1包括：
步骤d11：将所述掩模板架设于所述光刻胶层上；
步骤d12：向所述掩模板照射所述激光，使得透过所述掩模板的所述激光对所述金属层与所述光刻胶层的第一部分对应的位置进行激光刻蚀，以形成所述源极图案、所述漏极图案和所述沟道区。
在本发明实施例的薄膜晶体管阵列面板的制作方法中，所述掩模板包括透光区和遮光区，其中，所述掩模板的透光区架设于与所述光刻胶层的第一部分对应的位置，所述掩模板的遮光区架设于与所述光刻胶层的第二部分对应的位置。
在本发明实施例的薄膜晶体管阵列面板的制作方法中，所述掩模板的透光区包括第一透光部和第二透光部，所述第二透光部位于所述第一透光部的两侧，并且所述第一透光部的透光率小于所述第二透光部的透光率。
在本发明实施例的薄膜晶体管阵列面板的制作方法中，所述步骤D还包括：
步骤d2：采用刻蚀工艺对所述金属层与所述光刻胶层的第一部分对应的位置进行刻蚀，以形成所述源极图案、所述漏极图案和所述沟道区。
在本发明实施例的薄膜晶体管阵列面板的制作方法中，包括：
形成所述沟道区保护层。
本发明实施例还包括一种薄膜晶体管阵列面板，所述薄膜晶体管阵列面板由根据上述任一项所述的薄膜晶体管阵列面板的制作方法制成。
与现有技术相比，在本发明实施例中的薄膜晶体管及其制作方法中，利用掩模板和激光束的组合对沟道区的光刻胶进行刻蚀，防止沟道区外的光刻胶的厚度被减薄，在进行后续刻蚀时光刻胶能够有效阻挡刻蚀液，保护金属层不被刻蚀，从而提高显示面板中薄膜晶体管的稳定性。
另外，利用掩模板和激光束的组合对光刻胶进行刻蚀可大大缩短生产时间，提高产能。
同时，通过设置掩模板不同区域的透光率不同，可以有效改善曝光的光刻胶以及后续形成沟道区的平整度，从而提高薄膜晶体管沟道的充电特性。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
附图说明
图1为本发明实施例提供的薄膜晶体管阵列面板的制作方法的流程图；
图2至图6为本发明实施例提供的薄膜晶体管阵列面板的制作方法的示意图；
图7为本发明实施例提供的薄膜晶体管阵列面板的示意图；
图8为本发明实施例提供的薄膜晶体管阵列面板的制作方法中掩模板的示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，请参照附图中的图式，其中相同的组件符号代表相同的组件，以下的说明是基于所示的本发明具体实施例，其不应被视为限制本发明未在此详述的其他具体实施例。本说明书所使用的词语“实施例”意指实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为“一个或多个”，除非另外指定或从上下文可以清楚确定单数形式。
需要说明的是，在本发明实施例中，所述薄膜晶体管阵列面板的制作方法包括有源矩阵有机发光二极管中薄膜晶体管阵列面板的制作方法以及液晶显示器中薄膜晶体管阵列面板的制作方法，所述薄膜晶体管阵列面板包括有源矩阵有机发光二极管中薄膜晶体管阵列面板以及液晶显示器中薄膜晶体管阵列面板。
如图1所示，本发明实施例提供一种薄膜晶体管阵列面板的制作方法，包括：
步骤S1：形成一器件板，所述器件板依次层叠有基板100、栅极110、栅极绝缘层120、有源层130和金属层140；
具体地，如图2所示，首先，对基板100洗净之后，利用溅射镀膜法在基板100表面沉积形成一金属膜层，利用光刻技术形成栅极110，栅极110的材料包括钽(Ta)、钼(Mo)、钨(W)、铝(Al)中的一种或两种及两种以上的组合，其中，所述基板100包括玻璃基板和柔性衬底；然后，利用化学气相沉积(Chemical Vapor Deposition，CVD)技术在栅极110上依次形成栅极绝缘层120和有源层130，所述栅极绝缘层120的材料包括氧化硅化合物(SiOx)和氮化硅化合物(SiNx)氧化铝(Al2O3)五氧化二钽(Ta2O5)等，有源层130的材料包括IGZO(IndiumGallium Zinc Oxide，铟镓锌氧化物)和多晶硅材料，例如，有源层130为多晶硅材料时，首先利用化学气相沉积技术在栅极绝缘层120上形成半导体活性层，为了降低金属电极和非晶硅之间的接触电阻，利用准分子激光退火(Excimer Laser Anneal，ELA)工艺使得非晶硅材料转变为多晶硅材料，以形成多晶硅有源层130；接下来，利用化学气相沉积技术、物理气相沉积技术或等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)技术在有源层130上形成金属层140，金属层材料包括铝、铜、钼、钛等金属单质或由铝、铜、钼、钛等金属单质作为主体的合金材料，金属层140的厚度为100纳米至3000纳米。
步骤S2：在所述金属层140上形成光刻胶层150，所述光刻胶层150包括所述光刻胶层的第一部分1501和所述光刻胶层的第二部分1502；
具体地，如图3所示，在所述金属层140表面涂布光刻胶材料，通过紫外光、准分子激光、电子束、离子束、X射线等光源的照射或辐射，以形成光刻胶层150，所述光刻胶层150包括所述光刻胶层的第一部分1501和所述光刻胶层的第二部分1502，所述光刻胶材料包括感光树脂类化合物等，光刻胶层150厚度为0.5微米至5微米，所述光刻胶层的第一部分1501的宽度为5纳米至500纳米。
步骤S3：利用掩模板20和激光束的组合对所述光刻胶层的第一部分1501进行处理，以除去所述光刻胶层的第一部分1501的光刻胶；
进一步地，如图4所示，步骤S3包括：
步骤S31：将所述掩模板20架设于所述光刻胶层150上；
步骤S32：向所述掩模板20照射激光，使得透过所述掩模板20的所述激光对所述光刻胶层的第一部分1501进行激光刻蚀，以除去所述光刻胶层的第一部分的光刻胶1501。
具体地，将掩模板20架设在所述光刻胶层150上，掩模板20与光刻胶层150的距离大于零，将激光束平行架设于所述掩模板20上，并将激光束的光斑对准光刻胶层的第一部分1501，以除去与所述光刻胶层的第一部分1501的光刻胶，其中，激光束的刻蚀精度为0.5微米至5微米，刻蚀宽度为5纳米至500纳米，刻蚀速度为0至3000mm/s，刻蚀时间为1秒至30秒，所述激光束的波长包括光纤激光器的激光波长、绿光激光器的激光波长和紫外激光器的激光波长等。
进一步地，所述步骤S32还包括：沿所述器件板的水平方向平移所述掩模板20至预定距离，使得所述光刻胶层的第一部分1501被刻蚀；具体地，以预定的速度移动所述掩模板20，例如，以1nm/s(纳米/秒)的速度移动掩模板20，使得所述器件板水平方向与竖直方向的夹角处的光刻胶被完全蚀刻，以保证曝光的光刻胶的平整度。需要说明的是，所述掩模板20可以来回移动，即移动的次数大于或等于1，预定移动速度为0.1nm/s至10nm/s，所述预定距离为1纳米至1000纳米。
进一步地，所述掩模板20包括透光区201和遮光区202，其中，所述掩模板20的透光区201架设于与所述光刻胶层的第一部分1501对应的位置，所述掩模板20的遮光区202架设于与所述光刻胶层的第二部分1052对应的位置，其中，所述透光区201的宽度为5纳米至500纳米。
可选地，如图8所示，所述掩模板20的透光区201包括第一透光部2011和第二透光部2012，所述第二透光部2012位于所述第一透光部2011的两侧，并且所述第一透光部2011的透光率小于所述第二透光部2012的透光率。具体地，所述掩模板20的所述透光区201的第一透光部2011的透光率包括10％、20％、30％、40％、50％、60％、70％、80％、90％、100％，所述掩模板20的所述透光区201的第二透光部2012的透光率包括10％、20％、30％、40％、50％、60％、70％、80％、90％、100％，采用掩模板20和激光束的组合对光刻胶层的第一部分1501进行处理时，由于所述透光区201的第二透光部2012的透光率大于第一透光部2011的透光率，可以使得该部分的光刻胶曝光均匀，提高曝光的光刻胶的平整度。
在本发明实施例中，利用掩模板20和激光束的组合对所述光刻胶层的第一部分201进行激光刻蚀，保护了所述光刻胶层的第二部分202不被刻蚀，避免了断线的产生，提高产品的良率，并且，采用激光刻蚀工艺处理光刻胶层的时间仅相当于氧气灰化处理所花时间的20％，可大大提高产能。
步骤S4：对所述金属层140进行处理，以形成源极图案160、漏极图案170和沟道区；
进一步的，采用刻蚀工艺对所述金属层140与所述光刻胶层的第一部分1501对应的位置进行刻蚀，以形成所述源极图案160、所述漏极图案170和所述沟道区。其中，刻蚀工艺包括干法刻蚀和湿法刻蚀，例如，在本发明实施例中，以所述光刻胶层的第二部分1502作为掩膜，利用特定浓度的氢氟酸(HF)、硝酸、醋酸、盐酸、和磷酸中的一种或两种及两种以上的组合对所述金属层140中与所述光刻胶层的第一部分1501对应的位置进行反应。
可选的，如图5所示，在本发明实施例中，步骤S4还包括：
利用所述掩模板20和所述激光束的组合对所述金属层140与所述光刻胶层的第一部分1501对应的位置进行激光刻蚀，以形成所述源极图案160、所述漏极图案170和所述沟道区。具体地，向所述掩模板20照射所述激光，使得透过所述掩模板20的所述激光对所述金属层140与所述光刻胶层的第一部分1501对应的位置进行激光刻蚀，以形成所述源极图案160、所述漏极图案170和所述沟道区。
具体地，将掩模板20架设在所述光刻胶层150上，掩模板20与光刻胶层150的距离大于零，将激光束平行架设于所述掩模板20上，并将激光束的光斑对准光刻胶层的第一部分1501的位置，对所述金属层140与所述光刻胶层的第一部分1501对应的位置进行激光刻蚀，以形成所述源极图案160、所述漏极图案170和所述沟道区，其中，激光束的刻蚀精度为0.5微米至5微米，刻蚀宽度为5纳米至500纳米，刻蚀速度为0至3000mm/s，刻蚀时间为1秒至30秒，所述激光束的波长包括光纤激光器的激光波长、绿光激光器的激光波长和紫外激光器的激光波长等。
进一步地，所述步骤S4还包括：沿所述器件板的水平方向平移所述掩模板20至预定距离，使得所述金属层140与所述光刻胶层的第一部分1501对应的部分被刻蚀；具体地，以预定的速度移动所述掩模板20，例如，以1nm/s(纳米/秒)的速度移动掩模板20，使得所述器件板水平方向与竖直方向的夹角处的所述金属层140被完全蚀刻，以保证曝光的金属层140的平整度，提高薄膜晶体管沟道的充电特性。需要说明的是，所述掩模板20可以来回移动，即移动的次数大于或等于1，预定移动速度为0.1nm/s至10nm/s，所述预定距离为1纳米至1000纳米。
进一步地，所述掩模板20包括透光区201和遮光区202，其中，所述掩模板20的透光区201架设于与所述光刻胶层的第一部分1501对应的位置，所述掩模板20的遮光区202架设于与所述光刻胶层的第二部分105对应的位置，其中，所述透光区201的宽度为5纳米至500纳米。
可选地，请继续参考图8，所述掩模板20的透光区201包括第一透光部2011和第二透光部2012，所述第二透光部2012位于所述第一透光部2011的两侧，并且所述第一透光部2011的透光率小于所述第二透光部2012的透光率。采用掩模板20和激光束的组合对金属层140与光刻胶层的第一部分1501进行处理时，可以使得该部分的金属层140曝光均匀，提高曝光的金属层140的平整度，提高薄膜晶体管沟道的充电特性。
需要说明的是，在利用掩模板20和激光束的组合以所述源极图案160、漏极图案170以及沟道区的步骤中，可以通过调整激光器的刻蚀精度，在利用掩模板20和激光束去除所述光刻胶层的第一部分1501之后，继续使用激光刻蚀，以形成所述源极图案160、漏极图案170以及沟道区。
步骤S5：剥离所述光刻胶层的第二部分1502的光刻胶。
其中，如图6所示，剥离方法包括湿法剥离和干法灰化，具体地，当使用湿法剥离时，利用有机溶剂或碱性水溶液与光刻胶聚合物发生络合反应使得所述光刻胶层的第二部分1502的光刻胶溶解去除；使用干法灰化进行处理时，利用等离子体灰化或臭氧灰化，使得所述光刻胶层的第二部分1502的光刻胶发生氧化分解。
进一步地，如图7所示，在本发明实施例中，所述薄膜晶体管阵列面板的制作方法包括：
形成沟道保护层180；其中，包括采用化学气相沉积技术，物理气相沉积技术、等离子增强化学气相沉积技术沉积或原子层沉积形成沟道保护层180，所述沟道保护层180的材料包括氧化硅化合物(SiOx)和氮化硅化合物(SiNx)氧化铝(Al2O3)五氧化二钽(Ta2O5)等。
本发明实施例还包括一种薄膜晶体管阵列面板，该薄膜晶体管阵列面板包括上述薄膜晶体管阵列面板的制作方法制成，具体地，如图所示，所述薄膜晶体管阵列面板包括：
基板100；
栅极110，所述栅极110设置于所述基板100上；
栅极绝缘层120，所述栅极绝缘层120设置于所述栅极110上，并覆盖所述栅极120以及基板100；
有源层130，所述有源层130包括有源层沟道区以及与源极160和漏极170电性连接部分，所述有源层130覆盖所述栅极绝缘层120；
所述源极160，所述源极160覆盖所述有源层130的至少一部分，并与所述有源层130电性连接；
所述漏极170，所述漏极170覆盖所述有源层130的至少一部分，并与所述有源层130电性连接；
沟道保护层180，所述沟道保护层180覆盖所述源极160、漏极170以及有源层130的沟道区。
与现有技术相比，在本发明实施例中的薄膜晶体管及其制作方法中，利用掩模板和激光束的组合对沟道区的光刻胶进行刻蚀，防止沟道区外的光刻胶的厚度被减薄，在进行后续刻蚀时光刻胶能够有效阻挡刻蚀液，保护金属层不被刻蚀，从而提高显示面板中薄膜晶体管的稳定性。
另外，利用掩模板和激光束的组合对光刻胶进行刻蚀可大大缩短生产时间，提高产能。
同时，通过设置掩模板不同区域的透光率不同，可以有效改善曝光的光刻胶以及后续形成沟道区的平整度，从而提高薄膜晶体管沟道的充电特性。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种薄膜晶体管阵列面板的制作方法，其特征在于，包括：
步骤A：形成一器件板，所述器件板依次层叠有基板、栅极、栅极绝缘层、有源层和金属层；
步骤B：在所述金属层上形成光刻胶层，所述光刻胶层包括光刻胶层的第一部分和光刻胶层的第二部分；
步骤C：利用掩模板和激光束的组合对所述光刻胶层的第一部分进行处理，以除去所述光刻胶层的第一部分；
步骤D：对所述金属层进行处理，以形成源极图案、漏极图案和沟道区；
步骤E：剥离所述光刻胶层的第二部分。
2.根据权利要求1所述的薄膜晶体管阵列面板的制作方法，其特征在于，所述步骤C包括：
步骤c1：将所述掩模板架设于所述光刻胶层上；
步骤c2：向所述掩模板照射激光，使得透过所述掩模板的所述激光对所述光刻胶层的第一部分进行激光刻蚀，以除去所述光刻胶层的第一部分。
3.根据权利要求2所述的薄膜晶体管阵列面板的制作方法，其特征在于，所述步骤c2包括：
沿所述器件板的水平方向平移所述掩模板至预定距离，使得所述光刻胶层的第一部分被刻蚀。
4.根据权利要求1所述的薄膜晶体管阵列面板的制作方法，其特征在于，所述步骤D包括：
步骤d1：利用所述掩模板和所述激光束的组合对所述金属层与所述光刻胶层的第一部分对应的位置进行激光刻蚀，以形成所述源极图案、所述漏极图案和所述沟道区。
5.根据权利要求4所述的薄膜晶体管阵列面板的制作方法，其特征在于，所述步骤d1包括：
步骤d11：将所述掩模板架设于所述光刻胶层上；
步骤d12：向所述掩模板照射所述激光，使得透过所述掩模板的所述激光对所述金属层与所述光刻胶层的第一部分对应的位置进行激光刻蚀，以形成所述源极图案、所述漏极图案和所述沟道区。
6.根据权利要求1至5任一项所述的薄膜晶体管阵列面板的制作方法，其特征在于，所述掩模板包括透光区和遮光区，其中，所述掩模板的透光区架设于与所述光刻胶层的第一部分对应的位置，所述掩模板的遮光区架设于与所述光刻胶层的第二部分对应的位置。
7.根据权利要求6所述的薄膜晶体管阵列面板的制作方法，其特征在于，所述掩模板的透光区包括第一透光部和第二透光部，所述第二透光部位于所述第一透光部的两侧，并且所述第一透光部的透光率小于所述第二透光部的透光率。
8.根据权利要求1所述的薄膜晶体管阵列面板的制作方法，其特征在于，所述步骤D还包括：
步骤d2：采用刻蚀工艺对所述金属层与所述光刻胶层的第一部分对应的位置进行刻蚀，以形成所述源极图案、所述漏极图案和所述沟道区。
9.根据权利要求1至5任一项所述的薄膜晶体管阵列面板的制作方法，其特征在于，包括：
形成所述沟道区保护层。
10.一种薄膜晶体管阵列面板，其特征在于，所述薄膜晶体管由根据权利要求1至9任一项所述的薄膜晶体管阵列面板的制作方法制成。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010079688.2A CN111261588B (zh) | 2020-02-04 | 2020-02-04 | 薄膜晶体管阵列面板及其制作方法 |
| PCT/CN2020/079567 WO2021155625A1 (zh) | 2020-02-04 | 2020-03-17 | 薄膜晶体管阵列面板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010079688.2A CN111261588B (zh) | 2020-02-04 | 2020-02-04 | 薄膜晶体管阵列面板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111261588A true CN111261588A (zh) | 2020-06-09 |
| CN111261588B CN111261588B (zh) | 2023-06-02 |
Family
ID=70945545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010079688.2A Active CN111261588B (zh) | 2020-02-04 | 2020-02-04 | 薄膜晶体管阵列面板及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN111261588B (zh) |
| WO (1) | WO2021155625A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023279810A1 (zh) * | 2021-07-09 | 2023-01-12 | 东莞市中麒光电技术有限公司 | 焊接装置及使用该焊接装置的焊接方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066017A (zh) * | 2012-12-28 | 2013-04-24 | 北京京东方光电科技有限公司 | 一种阵列基板的制备方法 |
| CN103700625A (zh) * | 2013-12-23 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN103715096A (zh) * | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法 |
| CN104022078A (zh) * | 2014-05-29 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法 |
| CN105679801A (zh) * | 2016-02-02 | 2016-06-15 | 昆山国显光电有限公司 | Oled显示面板及其制作方法 |
| CN107359205A (zh) * | 2017-07-28 | 2017-11-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409361A (zh) * | 2014-12-16 | 2015-03-11 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN105977210A (zh) * | 2016-05-20 | 2016-09-28 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
| CN110061015B (zh) * | 2019-05-10 | 2021-03-02 | 业成科技（成都）有限公司 | Tft阵列基板及tft阵列基板的制造方法 |
-
2020
- 2020-02-04 CN CN202010079688.2A patent/CN111261588B/zh active Active
- 2020-03-17 WO PCT/CN2020/079567 patent/WO2021155625A1/zh active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066017A (zh) * | 2012-12-28 | 2013-04-24 | 北京京东方光电科技有限公司 | 一种阵列基板的制备方法 |
| CN103700625A (zh) * | 2013-12-23 | 2014-04-02 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN103715096A (zh) * | 2013-12-27 | 2014-04-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板及其制作方法 |
| CN104022078A (zh) * | 2014-05-29 | 2014-09-03 | 京东方科技集团股份有限公司 | 一种阵列基板的制备方法 |
| CN105679801A (zh) * | 2016-02-02 | 2016-06-15 | 昆山国显光电有限公司 | Oled显示面板及其制作方法 |
| CN107359205A (zh) * | 2017-07-28 | 2017-11-17 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023279810A1 (zh) * | 2021-07-09 | 2023-01-12 | 东莞市中麒光电技术有限公司 | 焊接装置及使用该焊接装置的焊接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111261588B (zh) | 2023-06-02 |
| WO2021155625A1 (zh) | 2021-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5588740B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法 | |
| EP2728620B1 (en) | Array substrate, manufacturing method thereof and display device | |
| US6479398B1 (en) | Method of manufacturing an amorphous-silicon thin film transistor | |
| US9761616B2 (en) | Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device | |
| JPH06296023A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP2013506294A (ja) | ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法 | |
| US8273600B2 (en) | Self-aligned metal oxide TFT with reduced number of masks | |
| US20160343863A1 (en) | Oxide thin film transistor and manufacturing method thereof | |
| WO2018126636A1 (zh) | 薄膜晶体管、阵列基板和显示装置的制造方法 | |
| US7906779B2 (en) | Thin film transistor and method of manufacturing the same | |
| KR100910445B1 (ko) | 어레이 기판의 제조방법 | |
| CN101414564B (zh) | 低温多晶硅薄膜晶体管的制造方法 | |
| US8361846B2 (en) | Array substrate for display device and method of fabricating the same | |
| US6391499B1 (en) | Light exposure mask and method of manufacturing the same | |
| CN111261588B (zh) | 薄膜晶体管阵列面板及其制作方法 | |
| JP2010243741A (ja) | 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置 | |
| US8592817B2 (en) | Self-aligned metal oxide TFT with reduced number of masks | |
| US7811867B2 (en) | Method for manufacturing pixel structure | |
| US8273609B2 (en) | Method for fabricating thin film transistors and array substrate including the same | |
| CN111081551A (zh) | 阵列基板的制造方法 | |
| KR100988084B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR100296112B1 (ko) | 박막 트랜지스터의 제조방법 | |
| KR20100130523A (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
| US9798207B2 (en) | Manufacutrig method of array substrates, array substrates, and display panels | |
| KR101323555B1 (ko) | 유기전계발광표시장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |