KR100910445B1 - 어레이 기판의 제조방법 - Google Patents
어레이 기판의 제조방법 Download PDFInfo
- Publication number
- KR100910445B1 KR100910445B1 KR1020070136424A KR20070136424A KR100910445B1 KR 100910445 B1 KR100910445 B1 KR 100910445B1 KR 1020070136424 A KR1020070136424 A KR 1020070136424A KR 20070136424 A KR20070136424 A KR 20070136424A KR 100910445 B1 KR100910445 B1 KR 100910445B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- transistor switch
- substrate
- metal layer
- switch area
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 78
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000206 photolithography Methods 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 28
- 238000001039 wet etching Methods 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 68
- 239000002184 metal Substances 0.000 claims description 68
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000000059 patterning Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 146
- 239000011521 glass Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000005368 silicate glass Substances 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- DJPURDPSZFLWGC-UHFFFAOYSA-N alumanylidyneborane Chemical compound [Al]#B DJPURDPSZFLWGC-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical group [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- VEUACKUBDLVUAC-UHFFFAOYSA-N [Na].[Ca] Chemical compound [Na].[Ca] VEUACKUBDLVUAC-UHFFFAOYSA-N 0.000 description 1
- YKTSYUJCYHOUJP-UHFFFAOYSA-N [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] Chemical compound [O--].[Al+3].[Al+3].[O-][Si]([O-])([O-])[O-] YKTSYUJCYHOUJP-UHFFFAOYSA-N 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- MOOAHMCRPCTRLV-UHFFFAOYSA-N boron sodium Chemical compound [B].[Na] MOOAHMCRPCTRLV-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- RMAQACBXLXPBSY-UHFFFAOYSA-N silicic acid Chemical compound O[Si](O)(O)O RMAQACBXLXPBSY-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 평판 디스플레이 디바이스용 기판의 제조방법에 관한 것이다. 본 발명은 TFT-LCD를 제조하기 위하여 4가지 마스크의 포토리소그라피를 사용한다. 제3의 하프-톤 마스크가 사용된 후, 상기 TFTs의 제조 및 상기 기판의 픽셀 에어리어의 한정이 완료된다. 본 발명은 기존의 5개의 마스크를 갖는 포토리소그라피를 통해서 제조된 기판 상에서 발생되는 정렬 오차 및 기생 커패시턴스의 생성을 방지할 수 있다. 따라서, 본 발명은 비용을 감소시키고 수율을 증가시킬 수 있다. 나아가, 본 발명의 방법에 따라 제조된 TFT-LCD용 기판은 제2의 하프-톤 마스크 후에 상기 반도체층의 채널 영역을 한정할 수 있다. 따라서, 투명 도전층, 소스 및 드레인을 형성하기 위한 연속적인 제조가 반도체층에서 채널 영역용 비-균질 에칭을 효과적으로 감소시키기 위하여 습식 에칭에 의해 달성될 수 있다.
어레이 기판, 평판 디스플레이 디바이스, 마스크, 포토리소그라피
Description
본 발명은 평판 디스플레이 디바이스에 적용되는 기판의 제조방법에 관한 것이다. 좀 더 구체적으로는, 본 발명은 박막 트렌지스터 액정 디스플레이(TFT-LCD)에 사용되는 기판의 제조방법에 관한 것이다.
종래의 음극선관(CRTs)과 비교하여, LCDs는 파워 소비가 낮으며 슬림-라인이 가능하고 방사선이 없다는 이점이 있으나, TFT-LCDs는 고가이다. 특히, LCDs의 TFT 어레이를 제조하기 위한 포토리소그라피 동안, 마스크 양은 효과적으로 감소될 수 없으며 이는 스크린의 최종 비용을 높이는 결과를 초래한다.
종래기술에서, TFT 어레이 기판을 제조하기 위하여 6-마스크 또는 5-마스크 포토리소그라피가 수행되고 있다. 상기 공정은 대략적으로 다음과 같다. 제1마스크 공정은 스캔 라인, TFTs의 게이트 등의 부품을 형성하기 위하여 제1금속층을 한정하는데 사용된다. 제2마스크 공정은 TFTs의 채널 영역 및 옴 접촉층을 한정하기 위하여 적용된다. 제3마스크 공정은 데이터 라인 및 TFF의 소스/드레인 등의 부품을 형성하도록 제2금속층을 한정하기 위하여 수행된다. 제4마스크 공정은 보호층을 패터닝하기 위하여 적용된다. 제5마스크 공정은 픽셀 전극을 형성하는 투명 도 전층을 패터닝하기 위하여 수행된다.
종래의 TFTs 제조공정이 시간이 소요되고 복잡하기 때문에, 고비용이 들고 오정렬, 외부 기생 커패시턴스의 생성, 및 채널 영역의 고르지 못한 에칭 등의 결함이 쉽게 발생할 수 있다. TFT-LCDs에서 특히 큰 스크린을 갖는 제품으로의 개발이 진행되면서 TFT 기판의 제조공정은 수율 및 생산효율 모두의 감소와 같은 많은 문제점에 직면할 것이다.
따라서, 공정을 단순화하도록 TFT 어레이 기판의 제조용 마스크의 양을 줄이는 방법이 주요 목표가 되어왔다. 따라서, LCD 기판 제조방법에 대한 요구가 있다. 상기 방법은 수율 및 생산효율을 향상시키기 위하여 종래공정에서 오정렬, 외부 기생 커패시턴스의 발생, 및 채널 영역의 고르지 않은 에칭 등과 같은 결점을 극복하고 제조의 어려움을 감소시키기 위하여 포토리소그라피 공정을 단순화하는 것이 요구된다.
본 발명은 어레이 기판의 제조방법에 관한 것이다. 상기 TFT-LCD 기판은 4개의 마스크 공정을 통해서 제조된다. 특히, 포토레지스트에서 다른 두께를 갖는 여러가지 패턴들이 본 발명의 제3포토리소그라피를 통해서 동시에 형성될 수 있다. 따라서, 상기 TFTs의 제조가 완료되며, 상기 기판의 픽셀 에어리어는 종래방법에 의한 것보다 적은 본 발명의 공정에 의해 한정된다. 따라서, 마스크의 양을 감소시키고자 하는 목적이 달성될 수 있다.
따라서, 본 발명의 어레이 기판 제조방법은 종래의 5-마스크 공정으로부터 발생된 오차 정렬 및 기생 커패시턴스 문제를 방지하고자 사용될 수 있다. 더욱이, 비용이 절감되고 생산효율이 개선될 수 있다.
본 발명은 다음의 단계들을 포함하는 어레이 기판의 제조방법을 제공한다: (a) 기판을 준비하는 단계; (b) 상기 기판의 표면 상에 패턴화된 제1금속층을 형성하는 단계; (c) 상기 기판 및 제1금속층을 커버하기 위하여 제1절연층 및 반도체층을 순차적으로 형성하고, 포토리소그라피에 의하여 상기 반도체층을 패터닝하여 복수의 트렌지스터 스위치 에어리어를 형성하는 단계; (d) 상기 기판 위에 투명 도전층 및 제2금속층을 순차적으로 형성하는 단계; (e) 상기 제2금속층의 표면 상에 포토레지스트를 형성하고 노광 및 현상하여 포토레지스트가 적어도 2가지의 두께를 갖도록 하는 단계; 및 (f) 상기 포토레지스트에 의해 커버되지 않고 일부 노출된 상기 제2금속층, 상기 일부 노출된 제2금속층 아래의 일부 투명 도전층, 및 상기 포토레지스트를 에칭하여 각 트렌지스터 스위치 에어리어에 소스 및 드레인(drain)을 형성하는 단계. 본 발명의 트렌지스터 스위치 에어리어는 제2금속층을 포함하며, 상기 소스 및 드레인은 서로 전기적으로 단절된다.
상기 표면 상에 형성된 TFTs가 공기중 산화되거나 연속적 공정에서 영향을 받는 것을 방지하기 위하여, 본 실시예에서의 LCD 기판의 제조방법은 (g) 상기 트렌지스터 스위치 에어리어 및 제1절연층의 표면 상에 패턴화된 제2절연층을 형성하는 단계를 더욱 포함할 수 있다.
본 발명의 어레이 기판 제조방법에서, 상기 TFTs는 표면 상에 형성될 수 있다. 나아가, 만약 요구된다면, 터미널 영역, 커패시턴스 영역, 스캔 라인, 데이터 라인 및 픽셀 에어리어가 또한 TFT-LCD에 적용가능한 완성된 기판을 제공하기 위하여 기판의 표면 상에 형성될 수 있다.
바람직하게는, 본 발명의 방법의 (g) 단계에서 상기 TFTs를 보호하기 위하여 제2절연층을 형성하는 것에 덧붙여, 상기 기판의 표면 상에 터미널 영역이 선택적으로 한정될 수 있다. 본 발명의 바람직한 일 실시예에서, 상기 (g) 단계는 상기 제1절연층 및 상기 트렌지스터 스위치 에어리어의 표면 상에 제2절연층을 형성하는 단계; 및 포토리소그라피에 의해서 상기 제2절연층 및 제1절연층을 패터닝하여 제1금속층의 부분을 노출시키는 단계를 더욱 포함할 수 있다. 상기 제1금속층의 노출된 부분은 상기 기판의 터미널 영역으로서 사용될 수 있다.
본 발명의 (b) 단계에서 형성된 패턴화된 제1금속층은 각 트렌지스터 스위치 에어리어에서 사용되는 게이트 및 복수의 스캔 라인을 포함할 수 있다. 바람직하게는, 본 발명의 (c) 단계에서 상기 트렌지스터 스위치 에어리어를 형성하는 것에 덧붙여, 복수의 커패시턴스 에어리어 및 복수의 도전성-라인 에어리어가 선택적으로 한정될 수 있고, 상기 커패시턴스 에어리어, 상기 도전성-라인 에어리어 및 상기 트렌지스터 스위치 에어리어는 각각 서로 겹쳐지지 않고 벗어나 위치한다. 본 발명에서 기술된 도전성-라인 에어리어는 바람직하게는 데이터-라인 에어리어로서 기능할 수 있다.
본 발명에서 상기 (f) 단계의 에칭 후에 노출되는 투명 도전층은 상기 트렌지스터 스위치 에어리어를 벗어나 위치하거나 또는 상기 트렌지스터 스위치 에어리어의 제2금속층을 벗어나 위치할 수 있다. 또한, 상기 투명 도전층의 노출된 부분은 상기 기판의 표면 상에서 픽셀 에어리어로서 기능할 수 있다. 본 발명의 제3포토리소그라피 단계에서, 상기 기판의 표면 상에 TFTs 및 픽셀 에어리어가 각각 제 조되어 한정될 수 있다.
나아가, 상기 TFTs의 반도체층의 채널 영역은 모든 순서로 제작될 수 있으나, 바람직하게는 (c) 단계의 에칭에 의해서 또는 (f) 단계의 에칭에 의해서, 좀 더 바람직하게는 (c) 단계의 에칭에 의해서 형성된다. 본 발명에서, 상기 (c) 단계의 에칭은 제2포토리소그라피에서 수행될 수 있고, 상기 (f) 단계의 에칭은 제3포토리소그라피에서 수행될 수 있다. 상술한 공정에서 사용되는 마스크는 노광 및 현상을 위한 하프-톤 마스크, 다중-톤 마스크, 또는 그레이-톤 마스크일 수 있으며, 바람직하게는 하프-톤 마스크이다.
에칭 후 상기 TFTs의 반도체층의 채널 영역의 두께는 한정되는 것은 아니나, 바람직하게는 600 내지 1500Å, 좀 더 바람직하게는 1000 내지 1200Å이다. 본 발명의 하프-톤 마스크의 UV 광 투과율은 25 내지 65%, 바람직하게는 40 내지 50%일 수 있다.
본 발명에서, 하프-톤 마스크는 상기 TFTs의 반도체층의 채널 영역을 한정하기 위하여 제2포토리소그라피 단계에서 선택적으로 사용될 수 있다. 따라서, 상기 투명 전극, 소스 및 드레인은 습식 에칭에 의해 연속적으로 제작될 수 있다. 상기 반도체층의 채널 영역의 고르지 않은 에칭과 같은 문제점이 효율적으로 해결될 수 있으며, 기판의 얼룩(mura)과 같은 결함도 방지될 수 있다.
본 발명의 바람직한 일 실시예에서, 각 트렌지스터 스위치 에어리어의 반도체층은 트렌지스터 스위치 에어리어를 형성하는 (c) 단계에서 채널 영역을 형성하기 위한 포토리소그라피에 의해 에칭된다. 본 발명의 또 다른 바람직한 실시예에 서, (f) 단계에서 상기 포토레지스트, 제2금속층 및 투명 도전층을 에칭할 때 각 트렌지스터 스위치 에어리어의 반도체층 또한 에칭되어 채널 영역을 형성한다.
나아가, 본 발명의 방법으로 제조된 TFTs의 구조는 특별히 한정되는 것은 아니나, 바람직하게는 서로 전기적으로 단절된 소스 및 드레인을 갖는 구조이다. 바람직한 일 실시예에서, 본 발명에서 제조된 TFTs의 소스 및 드레인은 각각 제2금속층을 가질 수 있다. 바람직한 일 실시예에서, 본 발명에서 제조되는 TFTs의 소스는 제2금속층을 가질 수 있으며, 투명 도전층은 드레인으로서 사용된다.
본 발명의 방법에서, 모든 단계에서 사용되는 에칭은 드라이 에칭 또는 습식 에칭일 수 있다. (f) 단계에서, 에칭은 상기 반도체층의 채널 영역을 위한 고르지못한 에칭을 감소시키기 위하여 상기 TFTs의 반도체층의 선택적 에칭을 향상시키도록 바람직하게는 습식 에칭일 수 있다.
본 발명의 (c) 단계에서 형성된 트렌지스터 스위치 에어리어는 상기 트렌지스터 스위치 에어리어의 게이트로서 기능하는 제1금속층을 포함할 수 있다. (c) 단계에서 반도체층 형성 후, 옴 접촉층이 상기 반도체층과 상기 TFTs의 상부층의 부품들 사이의 양호한 옴 접촉이 형성되도록 상기 반도체층의 표면 상에 형성될 수 있다. 따라서, 상기 TFTs에서의 전기적 품질은 향상될 수 있다. 상기 옴 접촉층은 상기 TFTs에 적용되는 종래 옴 접촉층과 같은 모든 재료로 제작될 수 있으나, 바람직하게는 N+ 비정질 실리콘으로 제작된다.
상기 반도체층, 절연층, 제1금속층 또는 제2금속층은 모든 종래 공정에 의해 형성될 수 있으나, 바람직하게는 이온화 금속 플라즈마 물리 기상 증착(IMP-PVD)와 같은 물리 기상 증착; 플라즈마 향상 화학 기상 증착 및 열 화학 기상 증착과 같은 화학 기상 증착; 금속 증발과 같은 증발; 롱 스루 스퍼터링 및 시준된 스퍼터링과 같은 스퍼터링; 또는 습식 공정에서의 무전해 도금 및 전해 도금과 같은 도금에 의해 형성된다.
또한, 본 발명의 어레이 기판의 제조방법에서, 평평한 디스플레이 기판은 이에 한정되는 것은 아니나, 바람직하게는 실리콘 기판, 유리 기판 또는 플라스틱 기판이다. 좀 더 바람직하게는, 이에 한정되는 것은 아니나, 비도핑된 실리콘 유리, 인-도핑된 유리, 붕소-인-도핑된 유리, 나트륨 칼슘 유리, 붕소 실리케이트 유리, 나트륨 붕소 실리케이트 유리, 알카리금속 붕소 실리케이트 유리, 알루미늄 실리케이트 유리, 알루미늄 붕소 실리케이트 유리, 알카리토금속 알루미늄 붕소 실리케이트 유리, 또는 이들의 조합과 같은 평평한 디스플레이 기판이 능동-매트릭스 구동 평평한 디스플레이 디바이스의 기판에 적용될 수 있다.
본 발명에서 제조된 TFTs에서, 상기 제1절연층 및 제2절연층은 모든 절연층으로 제조될 수 있으나, 바람직하게는 유기재료, 무기재료 또는 이들의 조합이다. 좀 더 바람직하게는, 상기 제1절연층 및 제2절연층은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 하이드록사이드 또는 이들의 조합으로 제조될 수 있다. 본 발명에서 언급된 제2절연층은 보호층, 평평한 층, 또는 다층 구조를 형성하는 이들의 조합일 수 있다.
게다가, 본 발명의 반도체층은 모든 재료로 제작될 수 있으나, 바람직하게는 비정질 실리콘 또는 다형성 실리콘(polymorphous silicon)이다.
본 발명의 투명 도전층은 모든 투명하고 도전성을 띠는 재료로 제작될 수 있으나, 바람직하게는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 또는 인듐 주석 아연 산화물(ITZO)이다.
본 발명의 투명 도전층 재료는 상기 투명 도전층과 상기 제2금속층 사이에서 화학 반응이 일어나지 않도록 화학 전위차가 크지 않게 제2금속층의 재료에 따라 선택될 수 있다.
본 발명의 TFTs 제조에서, 상기 제1금속층은 모든 재료로 제조될 수 있으나, 바람직하게는 상기 TFTs의 게이트로서 기능하도록 Al 합금, Cr 합금, Mo 합금, 또는 이들의 합금이다. 상기 제2금속층은 모든 재료로 제조될 수 있으나, 바람직하게는 상기 TFTs의 소스 및 드레인일 수 있도록 Al, W, Cr, Cu, Ti, TiOX, Mo 또는 이들의 합금이다. 상기 제1금속층 및 제2금속층은 단일층 또는 다중층의 구조일 수 있다.
본 발명은 어레이 기판의 제조방법을 제공할 수 있다. 4-마스크 포토리소그라피를 통해서 TFTs를 갖는 패널이 제조되며, 상술한 제조 시간 및 비용이 종래기술에 비하여 감소된다.
본 발명의 다른 목적, 이점 및 신규한 특징이 첨부된 도면과 함께 후술되는 상세한 설명으로부터 더욱 분명해질 것이다.
실시예
1
도 1a 및 1b 참조. 도 1a는 본 발명의 바람직한 일 실시예의 LCD 기판의 평면도이다. 본 발명에서 제조되는 LCD 기판은 픽셀 에어리어(13), 커패시턴스 에어리어(14), 및 터미널 영역(15)을 포함한다. 상술한 부품 이외에 다른 것은 절연층으로 커버되어 있다. 설명의 편의를 위하여, 도 1b에 도시된 바와 같이, 다른 부품은 스캔-라인 에어리어(10), 데이터-라인 에어리어(11), 트렌지스터 스위치 에어리어(12), 및 공통-라인 에어리어(16)를 포함한다. 도 2(a) 내지 2(e)는 본 발명의 LCD 기판의 제조공정흐름을 나타낸다.
본 실시예에서, 도 2(a) 내지 2(e)에 나타낸 단면도는 도 1a의 I-I' 선을 따라 취한 것이다.
도 2a에 나타낸 바와 같이, 우선 투명 유리 기판(21)이 준비된다. 제1금속층(22)은 기판(21)의 표면 상에 형성되고, 게이트층 패턴을 형성하기 위하여 제1포토리소그라피 단계에 의해 공정된다. 상기 제1금속층(22)은 스캔 라인(10) 및 트렌지스터 스위치 에어리어(12)용 게이트로서 한정된다. 나아가, 상기 제1금속층의 재료는 한정되는 것은 아니나, 바람직하게는 Al, W, Cr, Cu, Ti, TiNX, Mo 또는 이들의 합금이다. 상기 제1금속층의 구조는 단일층 구조에 한정되지 않고 또한 다층 구조(도시되지 않음)일 수 있다. 본 실시예에서, 상기 제1금속층(22)은 Mo의 단일층 구조이다.
이어서, 도 2(b)에서, 제1절연층(23), 반도체층(24) 및 옴 접촉층(25)을 상 기 제1금속층 및 기판(21)의 표면 상에 순차적으로 증착한다. 데이터-라인 에어리어(11), 트렌지스터 스위치 에어리어(12) 및 보조 커패시턴스 에어리어(14)(도 2(b)에 도시되지 않음)가 제2포토리소그라피 단계에 의해 상기 기판(21)의 표면 상에 한정된다.
본 실시예의 제2포토리소그라피 단계에서, 하프-톤 마스크가 노광 및 현상용으로 사용된다. 따라서, 상기 반도체층(24)의 채널 영역이 상기 트렌지스터 스위치 에어리어의 형성을 통해서 각 트렌지스터 스위치 에어리어(12)에 한정된다. TFTs의 채널 영역이 상기 제2포토리소그라피 단계에서 형성되기 때문에, 투명 도전층, 소스 및 드레인의 연속적인 형성이 기존의 5-마스크 공정에서의 채널 영역에서의 불-균일 에칭을 효과적으로 향상시키기 위하여 습식 에칭에 의해 달성될 수 있다. 본 실시예에서, 상기 제2포토리소그라피 단계는 드라이 에칭으로 달성된다.
또한, 본 실시예의 제2포토리소그라피 단계에서 마스크의 투과율은 약 45%이다. 에칭 후 형성되는 TFTs의 반도체 영역의 두께는 약 1100Å이다. 본 실시예에서, 에칭 후 상기 제1절연층(23)의 두께는 보조 커패시턴스 에어리어(14)의 커패시턴스가 조절되도록 상기 하프-톤 마스크를 조절함으로써 결정될 수 있다.
본 실시예에서, 상기 제1금속층(22)은 각 트렌지스터 스위치 에어리어(12)에 대한 게이트로서 사용된다. 나아가, 상기 절연층(23)은 SiNx로 제조되며; 상기 반도체층(24)은 비정질 실리콘(α-Si)으로 제조되며; 상기 옴 접촉층(25)은 N+ 비정질 실리콘으로 제조된다. 상기 옴 접촉층(25)은 본 발명의 TFTs의 전기적 도전성 및 효율을 향상시키도록 상기 반도체층(24) 및 상부 TFT 부품층 사이에서 우수한 옴 접촉을 달성할 수 있다.
도 2(c)에 나타낸 바와 같이, 투명 도전층(26)(예를 들어, 인듐 아연 산화물, 인듐 주석 산화물 및 인듐 주석 아연 산화물) 및 제2금속층(27)(예를 들어, 알루미늄 금속 재료)이 상기 데이터-라인 에어리어(11), 각 트렌지스터 스위치 에어리어(12), 및 제1절연층(23)의 표면 상에 순차적으로 증착된다. 이어서, 제3포토리소그라피 단계가 데이터 라인(11)을 형성하고 상기 기판(21)의 픽셀 에어리어(13)를 한정하기 위하여 수행된다. 마지막으로, 상기 TFTs가 완성된다.
본 실시예의 제3포토리소그라피 단계에서, 포토레지스트(29)가 상기 제2금속층(27)의 표면 상에 코팅된다. 또한, 포토레지스트(29)가 도 3(c) 및 도 4(c)에 참조부호 39 및 49로 나타낸 바와 같이 다른 2가지의 두께를 갖도록 하프-톤 마스크로 노광 및 현상이 수행된다. 이어서, 상기 포토레지스트(29)에 의해 커버되지 않고 일부 노출된 상기 제2금속층(27)과, 투명 도전층(26), 옴 접촉층(25) 및 반도체층(24)의 일부가 습식 에칭에 의해 제거된다. 상기 포토레지스트(29)에 의해 커버되지 않은 일부 반도체층(24)이 제거될 때까지 에칭이 계속된다. 따라서, 채널 영역이 각 트렌지스터 스위치 에어리어(12)에 형성된다.
상기 픽셀 에어리어(13)의 표면 상의 포토레지스트를 제거하기 위하여 상기 포토레지스트(29) 상에 O2 에싱(ashing)이 수행된다. 이어서, 상기 기판 상의 픽셀 에어리어(13)의 투명 도전층(26)이 노출되도록 상기 픽셀 에어리어(13)의 표면 상의 제2금속층(27)이 습식 에칭에 의해 공정된다. 도 2(d)에 나타낸 기판 구조가 얻어진다.
본 실시예에서, 각 트렌지스터 스위치 에어리어(12)의 소스 및 드레인은 각각 상기 제2금속층(27)을 포함한다. 또한, 상기 소스 및 드레인은 서로 전기적으로 단절된다.
결국, 도 2(e)에 나타낸 바와 같이, 완성된 TFTs를 보호하기 위하여, 제2절연층(28)이 상기 제1절연층(23) 및 트렌지스터 스위치 에어리어(12)의 표면 상에 증착된다. 상기 제1금속층(22)의 부분을 노출시키도록 제4포토리소그라피 단계에 의해 상기 제2절연층(28) 및 제1절연층(23)이 패턴화된다. 상기 제1금속층(22)의 노출된 부분은 본 실시예에서 상기 기판의 표면 상에 터미널 영역(15)으로 사용된다. 본 실시예에서 완성된 LCD 기판의 단면도가 도 2(e)에 나타나 있다.
실시예
2
TFT-LCD 기판의 제조방법이 4-마스크 포토리소그라피로 수행된다. 하프-톤 마스크를 이용하는 것을 제외하고는 본 실시예에서의 다른 공정은 실시예 1의 공정과 유사하다.
도 3(a) 내지 3(e)에 본 실시예의 LCD 기판의 제조공정흐름을 나타내었으며, 본 도면의 단면도는 도 1a의 I-I' 선을 따라 취한 것이다.
실시예 1의 단계와 유사하게, 도 3a에 나타낸 바와 같이, 제1금속층(22)이 투명 유리 기판(21)의 표면 상에 형성되고, 게이트층 패턴을 형성하기 위하여 제1포토리소그라피 단계에 의해 공정된다.
이어서, 도 3(b)에서, 데이터-라인 에어리어(11), 트렌지스터 스위치 에어리 어(12) 및 보조 커패시턴스 에어리어(14)(도 3(b)에 도시되지 않음)가 제2포토리소그라피 단계에 의해 상기 기판(21)의 표면 상에 한정된다. 상기 제2포토리소그라피 단계는 일반적인 마스크로 수행되며, 따라서 데이터-라인 에어리어는 각 트렌지스터 스위치 에어리어(12)의 채널 영역 또는 상기 반도체층의 채널 영역으로 한정되지 않는다.
본 실시예의 제3포토리소그라피 단계에서, 도 3(c)에 나타낸 바와 같이, 포토레지스트층(39)이 상기 제2금속층(27)의 표면 상에 코팅된다. 또한, 포토레지스트층(39)이 다른 두께를 갖도록 하프-톤 마스크로 노광 및 현상이 수행된다. 이어서, 상기 포토레지스트층(39)에 의해 커버되지 않은 상기 제2금속층(27), 투명 도전층(26), 옴 접촉층(25) 및 반도체층(24) 부분이 습식 에칭에 의해 제거된다. 상기 포토레지스트층(39)에 의해 커버되지 않은 반도체층(24)이 제거될 때까지 에칭이 계속된다. 따라서, 채널 영역이 각 트렌지스터 스위치 에어리어(12)에 형성된다.
또한, 잔류된 포토레지스트층(39)을 제거하기 위하여 상기 포토레지스트층(39) 상에서 O2 에싱이 수행된다. 이어서, 상기 표면(21)의 픽셀 에어리어(13)의 투명 도전층(26)이 노출되도록 상기 픽셀 에어리어(13)의 표면 상의 제2금속층(27)이 습식 에칭에 의해 공정된다. 도 3(d)에 나타낸 기판 구조가 얻어진다.
실시예 1에 설명한 것과 유사하게 본 실시예에서 제4포토리소그라피 단계가 수행된다. 상기 제1금속층(22)의 부분을 노출시키도록 제4포토리소그라피 단계에 의해 상기 제2절연층(28) 및 제1절연층(23)이 패턴화된다. 상기 제1금속층(22)의 노출된 부분은 본 실시예에서 상기 기판의 표면 상에 터미널 영역(15)으로 사용된다. 본 실시예에서 완성된 LCD 기판의 단면도가 도 3(e)에 나타나 있다.
실시예
3
TFT-LCD 기판의 제조방법이 4-마스크 포토리소그라피로 수행된다. 하프-톤 마스크를 이용하는 것을 제외하고는 본 실시예에서의 다른 공정은 실시예 1의 공정과 유사하다.
도 4(a) 내지 4(e)에 본 실시예의 LCD 기판의 제조공정흐름을 나타내었다. 본 실시예의 LCD 기판의 제조방법은 본 실시예에서 포토레지스트(49)가 다른 패턴을 갖도록 형성되는 것을 제외하고는, 실시예 1과 유사하다. 본 실시예의 다른 측면은 실시예 1과 동일하다.
도 4(c)와 관련하여, 본 실시예의 제3포토리소그라피 단계에서, 도 3(c)에 나타낸 바와 같이, 포토레지스트층(49)이 상기 제2금속층(27)의 표면 상에 코팅된다. 또한, 포토레지스트층(49)이 다른 두께를 갖도록 하프-톤 마스크로 노광 및 현상이 수행된다. 이어서, 상기 포토레지스트층(49)에 의해 커버되지 않은 상기 제2금속층(27), 투명 도전층(26), 옴 접촉층(25) 및 반도체층(24) 부분이 실시예 1에 따른 습식 에칭에 의해 제거된다. 상기 포토레지스트(49)에 의해 커버되지 않은 반도체층(24)이 제거될 때까지 에칭이 계속된다. 따라서, 채널 영역이 각 트렌지스터 스위치 에어리어(12)에 형성된다.
또한, 잔류된 포토레지스트(49)가 O2 에싱에 의해 제거된다. 동시에, 상기 투명 도전층(26)이 노출되도록 상기 픽셀 에어리어(13)의 표면 상의 제2금속층(27)이 또한 제거된다. 도 4(d)에 나타낸 기판 구조가 얻어진다. 상기 노출된 투명 도전층(26)이 본 실시예에서 완성된 TFTs에서 드레인으로서 사용될 수 있다.
본 실시예에서 수행되는 제4포토리소그라피 단계는 실시예 1에서 설명한 것과 동일하다. 상기 절연층은 상기 제1금속층(22)의 부분을 노출시키도록 제4포토리소그라피 단계에 의해 패턴화된다. 상기 제1금속층(22)의 노출된 부분은 상기 기판의 표면 상에서 터미널 영역(15)으로 사용된다. 본 실시예에서 완성된 LCD 기판의 단면도를 도 4(e)에 나타낸다.
결론적으로, 본 발명의 LCD 기판의 제조방법에서, 금속 도전성 라인의 게이트 및 패턴은 제1마스크에 의해 한정된 후, 트렌지스터 스위치 에어리어의 패턴이 제2마스크에 의해 한정된다. 이어서, 상기 투명 전극 및 제2금속이 증착되고, 제3마스크(상술한 실시예들에서 설명된 하프-톤 마스크와 같은)에 의해 드레인, 소스, 금속 도전 라인, 및 픽셀 에어리어가 형성되도록 한정된다. 마지막으로, 상기 보호층이 증착되고, 제4마스크에 의해 기판의 표면 상에서 터미널 영역을 형성하도록 노출된다.
따라서, 상기 LCD 기판의 제조를 위한 본 발명의 4-마스크 공정은 포함된 시간을 감소시키고 생산율을 향상시키는데 사용될 수 있다. 나아가, 상기 기판을 제조하기 위한 기존의 5-마스크 공정으로부터 발생되는 정렬 오차 및 기생 커패시턴 스 문제가 방지될 수 있다.
본 발명을 바람직한 실시예와 관련하여 설명하였으나, 다른 많은 가능한 변형 및 변화가 이하에서 청구되는 본 발명의 범위를 벗어나지 않고 이루어질 수 있음이 이해되어야 한다.
도 1a는 본 발명의 바람직한 일 실시예의 LCD 기판의 평면도이다.
도 1b는 본 발명의 바람직한 일 실시예의 LCD 기판의 부품의 투시도이다.
도 2(a) 내지 2(e)는 본 발명의 바람직한 일 실시예의 LCD 기판의 제조 공정흐름도로서, 도 1a의 I-I' 선을 따라 취한 단면도이다.
도 3(a) 내지 3(e)는 본 발명의 바람직한 일 실시예의 LCD 기판의 제조 공정흐름도로서, 도 1a의 I-I' 선을 따라 취한 단면도이다.
도 4(a) 내지 4(e)는 본 발명의 바람직한 일 실시예의 LCD 기판의 제조 공정흐름도로서, 도 1a의 I-I' 선을 따라 취한 단면도이다.
Claims (18)
- (a) 기판을 준비하는 단계;(b) 상기 기판의 표면 상에 패턴화된 제1금속층을 형성하는 단계;(c) 상기 기판 및 제1금속층을 커버하기 위하여 제1절연층 및 반도체층을 순차적으로 형성하고, 포토리소그라피에 의하여 상기 반도체층을 패터닝하여 복수의 트렌지스터 스위치 에어리어를 형성하는 단계;(d) 상기 기판 위에 투명 도전층 및 제2금속층을 순차적으로 형성하는 단계;(e) 상기 제2금속층의 표면 상에 포토레지스트를 형성하고 노광 및 현상하여 상기 포토레지스트가 2가지의 두께를 갖도록 하는 단계; 및(f) 일부 노출된 상기 제2금속층, 상기 일부 노출된 제2금속층 아래의 일부 투명 도전층, 및 상기 포토레지스트를 에칭하여 각 트렌지스터 스위치 에어리어에 소스 및 드레인(drain)을 형성하는 단계;를 포함하며,상기 트렌지스터 스위치 에어리어는 제2금속층을 포함하며, 상기 소스 및 드레인은 서로 전기적으로 단절된 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, (g) 상기 트렌지스터 스위치 에어리어 및 제1절연층의 표면 상에 패턴화된 제2절연층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 (f) 단계는 상기 투명 도전층 부분을 노출시키는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제3항에 있어서, 상기 투명 도전층의 노출된 부분은 상기 트렌지스터 스위치 에어리어를 벗어나 위치하거나 또는 상기 트렌지스터 스위치 에어리어의 제2금속층을 벗어나 위치하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제3항에 있어서, 상기 투명 도전층의 노출된 부분은 상기 기판의 픽셀 에어리어인 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 (c) 단계는 포토리소그라피에 의해 각 트렌지스터 스위치 에어리어에서 상기 반도체층을 에칭하여 채널 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 포토리소그라피에서 노광 및 현상을 수행하기 위하여 하프-톤(half-tone) 마스크가 사용되는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 (f) 단계는 각 트렌지스터 스위치 에어리어의 반도체층을 에칭하여 채널 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 각 트렌지스터 스위치 에어리어의 소스 및 드레인은 각각 제2금속층을 포함하며, 서로 전기적으로 단절된 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 각 트렌지스터 스위치 에어리어의 드레인은 상기 제2금속층을 제한하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 (c) 단계에서 형성된 트렌지스터 스위치 에어리어는 상기 제1금속층을 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 (c) 단계는 상기 트렌지스터 스위치 에어리어를 형성하는 동안 복수의 커패시턴스 에어리어 및 복수의 도전성-라인 에어리어를 형성하는 단계를 포함하며, 상기 커패시턴스 에어리어, 상기 도전성-라인 에어리어 및 상기 트렌지스터 스위치 에어리어는 각각 서로 벗어나 위치하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제12항에 있어서, 상기 도전성-라인 에어리어는 복수의 데이터-라인 에어리어인 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 (b) 단계에서 형성된 패턴화된 제1금속층은 각 트렌지스터 스위치 에어리어에 사용되는 게이트 및 복수의 스캔 라인을 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제2항에 있어서, 상기 (g) 단계는 상기 제1절연층 및 상기 트렌지스터 스위치 에어리어의 표면 상에 제2절연층을 형성하는 단계; 및 포토리소그라피에 의해서 상기 제2절연층 및 상기 제1절연층을 패터닝하여 상기 제1금속층의 부분을 노출시키는 단계를 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제15항에 있어서, 상기 제1금속층의 노출된 부분은 상기 기판의 터미널 영역인 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 (f) 단계의 에칭은 습식 에칭(wet etching)을 포함하는 것을 특징으로 하는 어레이 기판의 제조방법.
- 제1항에 있어서, 상기 반도체층을 형성하는 (c) 단계 후에 상기 반도체층의 표면 상에 옴 접촉층이 형성되는 것을 특징으로 하는 어레이 기판의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096100044 | 2007-01-02 | ||
| TW096100044A TWI333279B (en) | 2007-01-02 | 2007-01-02 | Method for manufacturing an array substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080063708A KR20080063708A (ko) | 2008-07-07 |
| KR100910445B1 true KR100910445B1 (ko) | 2009-08-04 |
Family
ID=39695718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070136424A KR100910445B1 (ko) | 2007-01-02 | 2007-12-24 | 어레이 기판의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8551822B2 (ko) |
| JP (1) | JP4808654B2 (ko) |
| KR (1) | KR100910445B1 (ko) |
| TW (1) | TWI333279B (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100023151A (ko) * | 2008-08-21 | 2010-03-04 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터 및 그 제조방법 |
| CN102709283B (zh) * | 2011-05-27 | 2015-06-10 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管阵列基板及其制作方法 |
| CN102832226B (zh) | 2011-10-06 | 2016-06-01 | 友达光电股份有限公司 | 主动元件阵列基板及其制造方法 |
| CN102496617A (zh) * | 2011-10-06 | 2012-06-13 | 友达光电股份有限公司 | 主动元件阵列基板及其制造方法 |
| CN104965358A (zh) * | 2015-07-14 | 2015-10-07 | 深圳市华星光电技术有限公司 | 反射式tft阵列面板及其制备方法和液晶显示器 |
| US10971530B2 (en) * | 2018-04-20 | 2021-04-06 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Manufacturing method for a TFT array substrate and TFT array substrate |
| CN110989259B (zh) * | 2019-12-12 | 2023-01-10 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| KR102307645B1 (ko) | 2019-12-13 | 2021-10-05 | 주식회사 포스코 | 재료투입장치 및 이를 포함하는 반응설비 |
| EP4095919A4 (en) * | 2020-01-22 | 2023-01-25 | BOE Technology Group Co., Ltd. | DISPLAY PANEL AND METHOD OF MANUFACTURING THEREOF, AND DISPLAY DEVICE |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050003760A (ko) * | 2003-07-04 | 2005-01-12 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 |
| KR20050112644A (ko) * | 2004-05-27 | 2005-12-01 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100789090B1 (ko) | 2002-12-30 | 2007-12-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 제조방법 |
| JP2005108912A (ja) * | 2003-09-29 | 2005-04-21 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| US7391483B2 (en) * | 2003-11-27 | 2008-06-24 | Quanta Display Japan Inc. | Liquid crystal display device and manufacturing method |
| TWI261360B (en) * | 2005-08-17 | 2006-09-01 | Au Optronics Corp | A method of manufacturing a thin film transistor matrix substrate |
| KR101192750B1 (ko) * | 2005-12-30 | 2012-10-18 | 엘지디스플레이 주식회사 | Ｔｆｔ 어레이 기판 및 그 제조방법 |
| JP2007189120A (ja) * | 2006-01-16 | 2007-07-26 | Idemitsu Kosan Co Ltd | Ｔｆｔ基板及びその製造方法 |
| JP2008010440A (ja) * | 2006-06-27 | 2008-01-17 | Mitsubishi Electric Corp | アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法 |
-
2007
- 2007-01-02 TW TW096100044A patent/TWI333279B/zh active
- 2007-03-05 JP JP2007054613A patent/JP4808654B2/ja active Active
- 2007-12-24 KR KR1020070136424A patent/KR100910445B1/ko active IP Right Grant
- 2007-12-27 US US12/005,289 patent/US8551822B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050003760A (ko) * | 2003-07-04 | 2005-01-12 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 어레이 기판 제조방법 |
| KR20050112644A (ko) * | 2004-05-27 | 2005-12-01 | 엘지.필립스 엘시디 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8551822B2 (en) | 2013-10-08 |
| US20080213949A1 (en) | 2008-09-04 |
| KR20080063708A (ko) | 2008-07-07 |
| JP4808654B2 (ja) | 2011-11-02 |
| TW200830553A (en) | 2008-07-16 |
| TWI333279B (en) | 2010-11-11 |
| JP2008166669A (ja) | 2008-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100910445B1 (ko) | 어레이 기판의 제조방법 | |
| US8735888B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| US7666697B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| US7951631B2 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
| US7115913B2 (en) | Array substrate used for a display device and a method of making the same | |
| US6949391B2 (en) | Method of fabricating bottom-gated polycrystalline silicon thin film transistor | |
| US7499118B2 (en) | Structure of switching device for liquid crystal display device and fabrication method thereof | |
| US7612836B2 (en) | Liquid crystal display device and fabrication method thereof | |
| WO2015000255A1 (zh) | 阵列基板、显示装置及阵列基板的制造方法 | |
| US7388227B2 (en) | Method for fabricating liquid crystal display device using two masks | |
| US8421096B2 (en) | Pixel structure and display panel | |
| KR100875801B1 (ko) | 액정 디스플레이 장치의 바닥 기판을 제조하는 방법 | |
| US8018545B2 (en) | Method of fabricating a liquid crystal display device | |
| CN109037348B (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| KR20080015619A (ko) | 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법 | |
| KR20070004276A (ko) | 어레이 기판의 제조방법 | |
| KR100978256B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US6842201B2 (en) | Active matrix substrate for a liquid crystal display and method of forming the same | |
| KR101338739B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 이의 제조 방법 | |
| CN117631389A (zh) | 显示面板及其制作方法 | |
| JPH0437822A (ja) | アクティブマトリクス型表示装置及びその製造方法 | |
| KR20060059579A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR20080069808A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20060064812A (ko) | 박막 트랜지스터 기판의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140707 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180717 Year of fee payment: 10 |