CN111244181A - 金属氧化物半导体场效应晶体管及其制作方法 - Google Patents
金属氧化物半导体场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN111244181A CN111244181A CN202010059705.6A CN202010059705A CN111244181A CN 111244181 A CN111244181 A CN 111244181A CN 202010059705 A CN202010059705 A CN 202010059705A CN 111244181 A CN111244181 A CN 111244181A
- Authority
- CN
- China
- Prior art keywords
- trench
- region
- groove
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 17
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 17
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 150000002500 ions Chemical class 0.000 claims abstract description 53
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 23
- 230000005669 field effect Effects 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- -1 boron ions Chemical class 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 2
- 238000007254 oxidation reaction Methods 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 238000002513 implantation Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种金属氧化物半导体场效应晶体管及其制作方法，在N型基底的一侧设有间隔设置在第一沟槽和第二沟槽，栅氧化层覆盖N型基底及各沟槽的内壁，多晶硅层覆盖栅氧化层的位于第一沟槽和第二沟槽之间的部分，并且填充第一沟槽和第二沟槽。进行P型离子的注入时，提高P型离子的注入剂量，后续进行P型离子的驱入时，P型离子扩散至位于第一沟槽和第二沟槽之间且靠近其中一沟槽的区域以及沟槽下方的区域，而由于沟槽的横向阻挡作用，不会使得P‑区的横向扩散太大，同时沟道区的掺杂浓度也不会太高，不至于影响到器件的工作开启电压，因为P‑区的剂量相对传统做法提高了，使得整个P‑区的掺杂浓度提高，大大提升了器件的EAS参数。
Description
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种金属氧化物半导体场效应晶体管及其制作方法。
背景技术
对于功率MOSFET(金属氧化物半导体场效应晶体管)器件，为了提高器件的重要参数EAS(单脉冲雪崩击穿能量)，需要将P-体区的掺杂浓度提高。但是，P-体区掺杂浓度升高，又会造成P-体区的横向扩散太大，而横向扩散大必然会造成器件的面积变大，同时因为P-区的掺杂浓度升高，也会造成器件的工作开启电压过高。所以，在MOSFET器件的常规制作流程(图1展示了上述常规制作流程)中，往往先制作一个低掺杂浓度的P-区，再在P-区中制作一个高掺杂浓度的P+区，这样P+区就不会影响到器件的开启电压，也不会使得P-区的横向扩散太大。
图1所示常规制作流程，具体包括以下步骤：
步骤1：如图1中a所示，在N型衬底上的N型外延层上生长栅氧化层(或称栅极介质层)；在栅氧化层上生长多晶硅，并经过光刻、刻蚀，制作出多晶栅极；
步骤2：如图1中b所示，进行P-体区的注入和驱入；
步骤3：如图1中c所示，进行N+源区的光刻和注入；
步骤4：如图1中d所示，生长氮化硅层，并进行P+区的注入；
步骤5：如图1中e所示，生长介质层，并进行接触孔的光刻和刻蚀；
步骤6：如图1中f所示，生长金属层，并进行金属层的光刻和刻蚀。
但是，这种制作方法得到的P+区存在的区域太小，扩散深度也不够，这样一来对器件的EAS的改善效果还不够明显。
发明内容
基于此，有必要提供一种金属氧化物半导体场效应晶体管及其制作方法，以提高金属氧化物半导体场效应晶体管的EAS(单脉冲雪崩击穿能量)。
一种金属氧化物半导体场效应晶体管，包括：
N型基底，所述N型基底的一侧具有间隔设置在第一沟槽和第二沟槽；所述N型基底具有第一P-体区、第二P-体区、第一N+区和第二N+区；所述第一N+区位于所述第一沟槽的远离所述第二沟槽的一侧，所述第一P-体区包围所述第一N+区并且延伸至所述第一沟槽的靠近所述第二沟槽的一侧；所述第二N+区位于所述第二沟槽的远离所述第一沟槽的一侧，所述第二P-体区包围所述第二N+区并且延伸至所述第一沟槽的靠近所述第二沟槽的一侧；
栅氧化层，覆盖所述N型基底及各沟槽的内壁；以及
多晶硅层，覆盖所述栅氧化层的位于所述第一沟槽和所述第二沟槽之间的部分，并且填充所述第一沟槽和所述第二沟槽。
在其中一个实施例中，各沟槽的深度为0.1μm～2.0μm。
在其中一个实施例中，所述N型基底为N型衬底或者包括N型衬底和形成于N型衬底上的N型外延层。
在其中一个实施例中，所述金属氧化物半导体场效应晶体管还包括介质层，所述介质层覆盖所述栅氧化层及所述多晶硅层。
在其中一个实施例中，所述金属氧化物半导体场效应晶体管还包括第一金属层，所述第一金属层设置在所述介质层上。
在其中一个实施例中，所述金属氧化物半导体场效应晶体管还包括第二金属层，所述第二金属层设置在所述N型基底的远离所述栅氧化层的一侧。
一种金属氧化物半导体场效应晶体管的制作方法，包括以下步骤：
在N型基底上制作间隔设置的第一沟槽和第二沟槽；
在所述N型基底上制作栅氧化层，所述栅氧化层覆盖所述N型基底及各沟槽的内壁；
在所述栅氧化层上制作多晶硅层，所述多晶硅层覆盖所述栅氧化层的位于所述第一沟槽和所述第二沟槽之间的部分，并且所述多晶硅层填充所述第一沟槽和所述第二沟槽；
以所述多晶硅层为阻挡，进行P型离子的注入，以在所述第一沟槽的远离所述第二沟槽的一侧形成第一P-区，在所述第二沟槽的远离所述第一沟槽的一侧形成第二P-区；
进行所述P型离子的驱入，使所述第一P-区中的所述P型离子扩散至所述第一沟槽的靠近所述第二沟槽的一侧，形成第一P-体区，使所述第二P-区中的所述P型离子扩散至所述第二沟槽靠近所述第一沟槽的一侧，形成第二P-体区；
进行N型离子的注入，以在所述第一沟槽的远离所述第二沟槽的一侧形成第一N+区，在所述第二沟槽的远离所述第一沟槽的一侧形成第二N+区。
在其中一个实施例中，所述P型离子为硼离子。
在其中一个实施例中，所述P型离子的注入的剂量为1×1013个/cm2～1×1015个/cm2，能量为50KeV～300KeV。
在其中一个实施例中，所述P型离子的驱入的温度为1100℃～1200℃，时间为50min～300min。
在其中一个实施例中，所述N型离子为砷离子或磷离子。
在其中一个实施例中，所述N型离子的注入的剂量为1×1015个/cm2～5×1016个/cm2，能量为50KeV～300KeV。
在其中一个实施例中，所述第一沟槽和所述第二沟槽的制作方法包括以下步骤：
在所述N型基底上制作图案化的初始氧化层；
以所述初始氧化层为掩膜，通过光刻和刻蚀在所述N型衬底上形成沟槽；
去除所述初始氧化层。
与现有方案相比，上述金属氧化物半导体场效应晶体管及其制作方法具有以下有益效果：
上述金属氧化物半导体场效应晶体管及其制作方法，在N型基底的一侧设有间隔设置在第一沟槽和第二沟槽，栅氧化层覆盖N型基底及各沟槽的内壁，多晶硅层覆盖栅氧化层的位于第一沟槽和第二沟槽之间的部分，并且填充第一沟槽和第二沟槽。进行P型离子的注入时，提高P型离子的注入剂量，由于多晶硅层的阻挡作用，位于第一沟槽和第二沟槽之间且靠近其中一沟槽的区域(A区域)、沟槽下方的区域(B区域)以及位于A区域和B区域下方的C区域没有P型离子的掺杂。后续进行P型离子的驱入时，P型离子扩散至A区域、B区域和C区域，而由于第一沟槽和第二沟槽的横向阻挡作用，不会使得P-区的横向扩散太大，同时沟道区的掺杂浓度也不会太高，不至于影响到器件的工作开启电压，因为P-区的剂量相对传统做法提高了，所以就会使得整个P-区的掺杂浓度提高，大大提升了器件的EAS参数。
附图说明
图1为一种常规的金属氧化物半导体场效应晶体管的制作流程示意图，其中，a～f为各步骤得到的结构的示意图；
图2为一实施例的金属氧化物半导体场效应晶体管的结构示意图；
图3为一实施例的金属氧化物半导体场效应晶体管的制作流程图；
图4为图2所示金属氧化物半导体场效应晶体管的的制作流程示意图，其中，a～h为各步骤得到的结构的示意图。
如图标记：
金属氧化物半导体场效应晶体管100；N型基底110；第一沟槽111；第二沟槽112；栅氧化层120；多晶硅层130；介质层140；接触孔141；第一金属层150；第一P-区101；第二P-区102；第一P-体区103；第二P-体区104；第一N+区105；第二N+区106。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明中，P-代表轻掺杂浓度的P型离子，N+代表重掺杂浓度的N型离子。
如图2所示，本发明一实施例的金属氧化物半导体场效应晶体管100，包括N型基底110、栅氧化层120以及多晶硅层130。
N型基底110的一侧具有间隔设置在第一沟槽111和第二沟槽112。
可以理解，N型基底110可以是N型衬底，也可以是包括N型衬底和形成于N型衬底上的N型外延层，第一沟槽111和第二沟槽112设置在N型外延层上。
第一沟槽111和第二沟槽112可平行设置。第一沟槽111和第二沟槽112可以是但不限于方形槽、圆形槽、V形槽等。在图2所示的具体示例中，第一沟槽111和第二沟槽112均为方形槽。
在其中一个示例中，第一沟槽111和第二沟槽112的深度为0.1μm～2.0μm。在一个具体的示例中，第一沟槽111和第二沟槽112的深度为1.0μm。
N型基底110具有第一P-体区103、第二P-体区104、第一N+区105和第二N+区106。
第一N+区105位于第一沟槽111的远离第二沟槽112的一侧，第一P-体区103包围第一N+区105并且延伸至第一沟槽111的靠近第二沟槽112的一侧。第二N+区106位于第二沟槽112的远离第一沟槽111的一侧，第二P-体区104包围第二N+区106并且延伸至第一沟槽111的靠近第二沟槽112的一侧。
在图示的示例中，第一P-体区103和第一N+区105整体包围第一沟槽111，第二P-体区104和第二N+区106整体包围第二沟槽112。
在图示的示例中，第一P-体区103和第二P-体区104之间无接触。
栅氧化层120，覆盖N型基底110及各沟槽的内壁。
在其中一个示例中，栅氧化层120的厚度为0.02μm～0.20μm。在一个具体的示例中，栅氧化层120的厚度为0.10μm。
多晶硅层130覆盖栅氧化层120的位于第一沟槽111和第二沟槽112之间的部分，并且填充第一沟槽111和第二沟槽112。
在其中一个示例中，多晶硅层130位于栅氧化层120上的部分的厚度为0.3μm～0.8μm。在一个具体的示例中，多晶硅层130位于栅氧化层120上的部分的厚度为0.6μm。
进行P型离子的驱入处理时，P型离子扩散至位于第一沟槽111和第二沟槽112之间且靠近其中一沟槽的区域(图中所示A区域)、沟槽下方的区域(图中所示B区域)以及位于A区域和B区域下方的C区域。由于多晶硅层130填充第一沟槽111和第二沟槽112，对P型离子的扩散形成横向阻挡作用，使得A区域和B区域的掺杂浓度大大降低。因此，即便P-体区注入时的剂量提高，也可以保证A区域和B区域的掺杂浓度保持一个较低的水平，不至于影响到器件的工作开启电压。
此外，常规MOSFET器件的制作流程为了使得器件的面积尽量的小，P-体区的驱入深度越来越小，这样一来，P-区的横向扩散尺寸变小，器件沟道变短，当器件加方向偏压时，沟道处容易出现漏电现象。
而本发明的金属氧化物半导体场效应晶体管100的沟道区包括B区域和A区域，沟道的长度大大增加了，可以避免沟道短导致的沟道漏电问题。
在其中一个示例中，金属氧化物半导体场效应晶体管100还包括介质层140，介质层140覆盖栅氧化层120及多晶硅层130。
在其中一个示例中，介质层140包括未掺杂的二氧化硅层和磷硅玻璃层。未掺杂的二氧化硅层的厚度可以为0.1μm～0.3μm，磷硅玻璃层的厚度可以为0.7μm～0.9μm。
在其中一个示例中，金属氧化物半导体场效应晶体管100还包括第一金属层150，第一金属层150设置在介质层140上。
在其中一个示例中，第一金属层150的材质为铝/硅/铜合金。
在其中一个示例中，金属氧化物半导体场效应晶体管100还包括第二金属层(图未示)，第二金属层设置在N型基底110的远离栅氧化层120的一侧。
在其中一个示例中，第二金属层为钛层、镍层和银层构成的复合层。
进一步地，请结合图3和图4，本发明一实施例的金属氧化物半导体场效应晶体管的制作方法，包括以下步骤：
步骤S210，如图4中a所示，在N型基底110上制作间隔设置的第一沟槽111和第二沟槽112。
可以理解，N型基底110可以是N型衬底，也可以是包括N型衬底和形成于N型衬底上的N型外延层。
第一沟槽111和第二沟槽112可以是但不限于方形槽、圆形槽、V形槽等。在图示的具体示例中，第一沟槽111和第二沟槽112均为方形槽。
在其中一个示例中，第一沟槽111和第二沟槽112的深度为0.1μm～2.0μm。
在其中一个示例中，第一沟槽111和第二沟槽112通过以下方法制作：
在N型基底110上制作图案化的初始氧化层，例如在800℃～1200℃的温度下热生长一层初始氧化层，初始氧化层的厚度可为0.02μm～0.50μm；
然后，以初始氧化层为掩膜，通过光刻和刻蚀形成沟槽；
然后，去除初始氧化层，即得到图4中a所示结构。
步骤S220，如图4中b所示，在N型基底110上制作栅氧化层120，栅氧化层120覆盖N型基底110及各沟槽的内壁。
在其中一个示例中，在900℃～1200℃温度下热生长形成栅氧化层120，栅氧化层120的厚度为0.02μm～0.20μm。
步骤S230，如图4中c所示，在栅氧化层120上制作多晶硅层130，多晶硅层130覆盖栅氧化层120的位于第一沟槽111和第二沟槽112之间的部分，并且多晶硅层130填充第一沟槽111和第二沟槽112。
在其中一个示例中，在500℃～800℃温度下热生长形成多晶硅层130，多晶硅层130位于栅氧化层120上的部分的厚度为0.3μm～0.8μm。
步骤S240，如图4中d所示，以多晶硅层130为阻挡，进行P型离子的注入，以在第一沟槽111的远离第二沟槽112的一侧形成第一P-区101，在第二沟槽112的远离第一沟槽111的一侧形成第二P-区102。
其中，P型离子可选择硼离子。
在其中一个示例中，P型离子的注入的剂量为1×1013个/cm2～1×1015个/cm2，能量为50KeV～300KeV。
步骤S250，如图4中e所示，进行P型离子的驱入，使第一P-区101中的P型离子扩散至第一沟槽111的靠近第二沟槽112的一侧，形成第一P-体区103，使第二P-区102中的P型离子扩散至第二沟槽112靠近第一沟槽111的一侧，形成第二P-体区104。
如图所示，在步骤S240中，由于多晶硅层130的阻挡作用，位于第一沟槽111和第二沟槽112之间且靠近其中一沟槽的区域(图中所示A区域)、沟槽下方的区域(图中所示B区域)以及位于A区域和B区域下方的C区域没有P型离子的掺杂。
通过步骤S250的驱入处理，P型离子扩散至A区域、B区域和C区域，而由于第一沟槽111和第二沟槽112的横向阻挡作用，使得A区域和B区域的掺杂浓度大大降低。因此，即便P-体区注入时的剂量提高，也可以保证A区域和B区域的掺杂浓度保持一个较低的水平，不至于影响到器件的工作开启电压。
同时，器件的沟道区包括B区域和A区域，沟道的长度大大增加了，可以避免沟道短导致的沟道漏电问题。
在其中一个示例中，P型离子的驱入的温度为1100℃～1200℃，时间为50min～300min。
步骤S260，如图4中f所示，进行N型离子的注入，以在第一沟槽111的远离第二沟槽112的一侧形成第一N+区105，在第二沟槽112的远离第一沟槽111的一侧形成第二N+区106。
其中，N型离子可以是砷离子或磷离子。
在其中一个示例中，N型离子的注入的剂量为1×1015个/cm2～5×1016个/cm2，能量为50KeV～300KeV。
如图4中g所示，在其中一个示例中，金属氧化物半导体场效应晶体管100的制作方法还包括：
步骤S270，制作覆盖栅氧化层120及多晶硅层130的介质层140。
在制作完介质层140后，通过光刻和刻蚀，形成接触孔141。
在其中一个示例中，介质层140包括未掺杂的二氧化硅层和磷硅玻璃层。未掺杂的二氧化硅层的厚度可以为0.1μm～0.3μm，磷硅玻璃层的厚度可以为0.7μm～0.9μm。
如图4中h所示，在其中一个示例中，金属氧化物半导体场效应晶体管100的制作方法还包括：
步骤S280，在介质层140上制作第一金属层150。
第一金属层150可进一步进行常规需要的光刻和刻蚀。
金属层通过贯穿介质层140的接触孔141与多晶硅层130以及第一N+区105、第二N+区106接触。
在其中一个示例中，金属氧化物半导体场效应晶体管100的制作方法还包括：
步骤S290，在N型基底110的远离栅氧化层120的一侧制作第二金属层。
以下以一具体示例的金属氧化物半导体场效应晶体管的制作方法为例对本发明作进一步说明。
一具体示例的金属氧化物半导体场效应晶体管100的制作方法包括以下步骤：
1，在包括N型衬底和形成于N型衬底上的N型外延层(N型基底110)
上热制作一图案化的初始氧化层，初始氧化层的生长温度为1000℃，厚度约为0.3μm。
2，以初始氧化层为掩膜，通过光刻和刻蚀在N型基底110上形成第一沟槽111和第二沟槽112，第一沟槽111和第二沟槽112的深度为0.9μm，第一沟槽111和第二沟槽112平行设置。
3，去除上述初始氧化层，得到图4中a所示的结构。
4，如图4中b所示，在N型基底110上制作栅氧化层120，栅氧化层120覆盖N型基底110及各沟槽的内壁，生长温度为1000℃，栅氧化层120的厚度为0.12μm。
5，如图4中c所示，在栅氧化层120上制作多晶硅层130，多晶硅层130覆盖栅氧化层120的位于第一沟槽111和第二沟槽112之间的部分，并且多晶硅层130填充第一沟槽111和第二沟槽112，生长温度为700℃，多晶硅层130位于栅氧化层120上的部分的厚度为0.6μm。
6，如图4中d所示，以多晶硅层130为阻挡，进行硼离子的注入，剂量约为1×1014个/cm2，能量为100KeV，在第一沟槽111的远离第二沟槽112的一侧形成第一P-区101，在第二沟槽112的远离第一沟槽111的一侧形成第二P-区102。
7，如图4中e所示，进行硼离子的驱入，温度为1200℃，时间为200min，使第一P-区101中的P型离子扩散至第一沟槽111的靠近第二沟槽112的一侧，形成第一P-体区103，使第二P-区102中的P型离子扩散至第二沟槽112靠近第一沟槽111的一侧，形成第二P-体区104。
8，如图4中f所示，进行N型离子的注入，剂量为3×1016个/cm2，能量为100KeV，在第一沟槽111的远离第二沟槽112的一侧形成第一N+区105，在第二沟槽112的远离第一沟槽111的一侧形成第二N+区106。
9，如图4中g所示，制作覆盖栅氧化层120及多晶硅层130的介质层140，介质层140包括厚度为0.2μm的未掺杂的二氧化硅层和厚度为0.8μm的磷硅玻璃层，通过光刻和刻蚀，形成接触孔141。
10，如图4中h所示，在介质层140上制作第一金属层150，金属层通过贯穿介质层140的接触孔141与多晶硅层130以及第一N+区105、第二N+区106接触，并对第一金属层150进行光刻和刻蚀。
11，在N型基底110的远离栅氧化层120的一侧制作第二金属层。
上述金属氧化物半导体场效应晶体管及其制作方法，在N型基底110的一侧设有间隔设置在第一沟槽111和第二沟槽112，栅氧化层120覆盖N型基底110及各沟槽的内壁，多晶硅层130覆盖栅氧化层120的位于第一沟槽111和第二沟槽112之间的部分，并且填充第一沟槽111和第二沟槽112。进行P型离子的注入时，提高P型离子的注入剂量，由于多晶硅层130的阻挡作用，位于第一沟槽111和第二沟槽112之间且靠近其中一沟槽的区域(A区域)、沟槽下方的区域(B区域)以及位于A区域和B区域下方的C区域没有P型离子的掺杂。后续进行P型离子的驱入时，P型离子扩散至A区域、B区域和C区域，而由于第一沟槽111和第二沟槽112的横向阻挡作用，不会使得P-区的横向扩散太大，同时沟道区的掺杂浓度也不会太高，不至于影响到器件的工作开启电压，因为P-区的剂量相对传统做法提高了，所以就会使得整个P-区的掺杂浓度提高，大大提升了器件的EAS参数。
此外，上述金属氧化物半导体场效应晶体管100的沟道区包括B区域和A区域，沟道的长度大大增加了，可以避免沟道短导致的沟道漏电问题。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (13)
1.一种金属氧化物半导体场效应晶体管，其特征在于，包括：
N型基底，所述N型基底的一侧具有间隔设置在第一沟槽和第二沟槽；所述N型基底具有第一P-体区、第二P-体区、第一N+区和第二N+区；所述第一N+区位于所述第一沟槽的远离所述第二沟槽的一侧，所述第一P-体区包围所述第一N+区并且延伸至所述第一沟槽的靠近所述第二沟槽的一侧；所述第二N+区位于所述第二沟槽的远离所述第一沟槽的一侧，所述第二P-体区包围所述第二N+区并且延伸至所述第一沟槽的靠近所述第二沟槽的一侧；
栅氧化层，覆盖所述N型基底及各沟槽的内壁；以及
多晶硅层，覆盖所述栅氧化层的位于所述第一沟槽和所述第二沟槽之间的部分，并且填充所述第一沟槽和所述第二沟槽。
2.如权利要求1所述的金属氧化物半导体场效应晶体管，其特征在于，各沟槽的深度为0.1μm～2.0μm。
3.如权利要求1所述的金属氧化物半导体场效应晶体管，其特征在于，所述N型基底为N型衬底或者包括N型衬底和形成于N型衬底上的N型外延层。
4.如权利要求1～3任一项所述的金属氧化物半导体场效应晶体管，其特征在于，还包括介质层，所述介质层覆盖所述栅氧化层及所述多晶硅层。
5.如权利要求4所述的金属氧化物半导体场效应晶体管，其特征在于，还包括第一金属层，所述第一金属层设置在所述介质层上。
6.如权利要求1～3、5任一项所述的金属氧化物半导体场效应晶体管，其特征在于，还包括第二金属层，所述第二金属层设置在所述N型基底的远离所述栅氧化层的一侧。
7.一种金属氧化物半导体场效应晶体管的制作方法，其特征在于，包括以下步骤：
在N型基底上制作间隔设置的第一沟槽和第二沟槽；
在所述N型基底上制作栅氧化层，所述栅氧化层覆盖所述N型基底及各沟槽的内壁；
在所述栅氧化层上制作多晶硅层，所述多晶硅层覆盖所述栅氧化层的位于所述第一沟槽和所述第二沟槽之间的部分，并且所述多晶硅层填充所述第一沟槽和所述第二沟槽；
以所述多晶硅层为阻挡，进行P型离子的注入，以在所述第一沟槽的远离所述第二沟槽的一侧形成第一P-区，在所述第二沟槽的远离所述第一沟槽的一侧形成第二P-区；
进行所述P型离子的驱入，使所述第一P-区中的所述P型离子扩散至所述第一沟槽的靠近所述第二沟槽的一侧，形成第一P-体区，使所述第二P-区中的所述P型离子扩散至所述第二沟槽靠近所述第一沟槽的一侧，形成第二P-体区；
进行N型离子的注入，以在所述第一沟槽的远离所述第二沟槽的一侧形成第一N+区，在所述第二沟槽的远离所述第一沟槽的一侧形成第二N+区。
8.如权利要求7所述的制作方法，其特征在于，所述P型离子为硼离子。
9.如权利要求7所述的制作方法，其特征在于，所述P型离子的注入的剂量为1×1013个/cm2～1×1015个/cm2，能量为50KeV～300KeV。
10.如权利要求7所述的制作方法，其特征在于，所述P型离子的驱入的温度为1100℃～1200℃，时间为50min～300min。
11.如权利要求7所述的制作方法，其特征在于，所述N型离子为砷离子或磷离子。
12.如权利要求7所述的制作方法，其特征在于，所述N型离子的注入的剂量为1×1015个/cm2～5×1016个/cm2，能量为50KeV～300KeV。
13.如权利要求7～12任一项所述的制作方法，其特征在于，所述第一沟槽和所述第二沟槽的制作方法包括以下步骤：
在所述N型基底上制作图案化的初始氧化层；
以所述初始氧化层为掩膜，通过光刻和刻蚀在所述N型衬底上形成沟槽；
去除所述初始氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010059705.6A CN111244181B (zh) | 2020-01-19 | 2020-01-19 | 金属氧化物半导体场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010059705.6A CN111244181B (zh) | 2020-01-19 | 2020-01-19 | 金属氧化物半导体场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111244181A true CN111244181A (zh) | 2020-06-05 |
| CN111244181B CN111244181B (zh) | 2022-05-17 |
Family
ID=70879607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010059705.6A Active CN111244181B (zh) | 2020-01-19 | 2020-01-19 | 金属氧化物半导体场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111244181B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315792A (ja) * | 1999-05-06 | 2000-11-14 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| CN1711634A (zh) * | 2002-11-12 | 2005-12-21 | 皇家飞利浦电子股份有限公司 | 半导体器件沟道终止 |
| US20100078674A1 (en) * | 2008-09-30 | 2010-04-01 | Ixys Corporation | Insulated gate bipolar transistor |
| CN102456690A (zh) * | 2010-10-22 | 2012-05-16 | 成都芯源***有限公司 | 半导体器件及其制造方法 |
| JP2015170691A (ja) * | 2014-03-06 | 2015-09-28 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| CN106601795A (zh) * | 2016-11-25 | 2017-04-26 | 东莞市联洲知识产权运营管理有限公司 | 一种沟槽式场效应晶体管及其制造方法 |
| CN108682624A (zh) * | 2018-02-13 | 2018-10-19 | 株洲中车时代电气股份有限公司 | 一种具有复合栅的igbt芯片制作方法 |
| CN109166918A (zh) * | 2018-08-30 | 2019-01-08 | 中国科学院微电子研究所 | 一种绝缘栅双极晶体管及其制作方法 |
| CN109659351A (zh) * | 2017-10-10 | 2019-04-19 | Abb瑞士股份有限公司 | 绝缘栅双极晶体管 |
-
2020
- 2020-01-19 CN CN202010059705.6A patent/CN111244181B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000315792A (ja) * | 1999-05-06 | 2000-11-14 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| CN1711634A (zh) * | 2002-11-12 | 2005-12-21 | 皇家飞利浦电子股份有限公司 | 半导体器件沟道终止 |
| US20100078674A1 (en) * | 2008-09-30 | 2010-04-01 | Ixys Corporation | Insulated gate bipolar transistor |
| CN102456690A (zh) * | 2010-10-22 | 2012-05-16 | 成都芯源***有限公司 | 半导体器件及其制造方法 |
| JP2015170691A (ja) * | 2014-03-06 | 2015-09-28 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
| CN106601795A (zh) * | 2016-11-25 | 2017-04-26 | 东莞市联洲知识产权运营管理有限公司 | 一种沟槽式场效应晶体管及其制造方法 |
| CN109659351A (zh) * | 2017-10-10 | 2019-04-19 | Abb瑞士股份有限公司 | 绝缘栅双极晶体管 |
| CN108682624A (zh) * | 2018-02-13 | 2018-10-19 | 株洲中车时代电气股份有限公司 | 一种具有复合栅的igbt芯片制作方法 |
| CN109166918A (zh) * | 2018-08-30 | 2019-01-08 | 中国科学院微电子研究所 | 一种绝缘栅双极晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111244181B (zh) | 2022-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI676288B (zh) | Lv/mv超接面溝槽功率mosfet元件及其製備方法 | |
| JP4028482B2 (ja) | トレンチゲート電極を有するパワーｍｏｓｆｅｔ及びその製造方法 | |
| KR100773380B1 (ko) | 전력 ｍｏｓｆｅｔ, 이를 형성하는 방법, 및 이 방법에 의해 형성되는 다른 전력 ｍｏｓｆｅｔ | |
| US6586800B2 (en) | Trench-gate semiconductor devices | |
| US7598143B2 (en) | Method for producing an integrated circuit with a trench transistor structure | |
| KR100916818B1 (ko) | 전력 반도체 디바이스 및 이 디바이스를 형성하는 방법 | |
| US20100214016A1 (en) | Trench Device Structure and Fabrication | |
| JP2006510198A (ja) | 注入されたドレインドリフト領域を有するトレンチｍｏｓｆｅｔおよびこれを製造するための工程 | |
| US6777745B2 (en) | Symmetric trench MOSFET device and method of making same | |
| CN210110783U (zh) | 一种集成高性能的ldmos结构 | |
| JP2005502204A (ja) | エッジ構造を備えた半導体装置の製造方法 | |
| KR100538603B1 (ko) | 전계-효과 반도체 소자의 제조 방법 | |
| JP2011134837A (ja) | 半導体装置の製造方法 | |
| JP2001094098A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| US8575688B2 (en) | Trench device structure and fabrication | |
| KR100880872B1 (ko) | 감소된 도통-저항을 갖는 이중 확산 전계 효과 트랜지스터를 형성하는 방법 및 그러한 이중 확산 전계 효과 트랜지스터 | |
| US6645815B2 (en) | Method for forming trench MOSFET device with low parasitic resistance | |
| EP3920209B1 (en) | Semiconductor device and manufacturing method | |
| CN107768422B (zh) | 半导体装置以及半导体装置的制造方法 | |
| US5920781A (en) | Method of making semiconductor device | |
| CN111244182B (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| CN111244181B (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| US10032907B2 (en) | TrenchMOS | |
| CN115377185A (zh) | 沟槽型mosfet | |
| JP3942893B2 (ja) | 基礎材料ウェハに高耐圧の周縁端部を形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |