CN111244182B - 金属氧化物半导体场效应晶体管及其制作方法 - Google Patents
金属氧化物半导体场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN111244182B CN111244182B CN202010059709.4A CN202010059709A CN111244182B CN 111244182 B CN111244182 B CN 111244182B CN 202010059709 A CN202010059709 A CN 202010059709A CN 111244182 B CN111244182 B CN 111244182B
- Authority
- CN
- China
- Prior art keywords
- region
- type substrate
- type
- layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 15
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 15
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 150000002500 ions Chemical class 0.000 claims abstract description 46
- 230000005669 field effect Effects 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 33
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 19
- -1 boron ions Chemical class 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- 229910000676 Si alloy Inorganic materials 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims 1
- 238000004866 electron emission spectroscopy Methods 0.000 abstract 2
- 229920005591 polysilicon Polymers 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及一种金属氧化物半导体场效应晶体管及其制作方法，在N型基底上形成多个沟槽，进行P型离子的注入，在形成从沟槽的内壁向N型基底内部延伸的P+区，大大扩展了P+区的范围和深度，从而能够提高金属氧化物半导体场效应晶体管的EAS参数。
Description
技术领域
本发明涉及半导体制造技术领域，特别是涉及一种金属氧化物半导体场效应晶体管及其制作方法。
背景技术
对于功率MOSFET(金属氧化物半导体场效应晶体管)器件，为了提高器件的重要参数EAS(单脉冲雪崩击穿能量)，需要将P-体区的掺杂浓度提高。但是，P-体区掺杂浓度升高，又会造成P-体区的横向扩散太大，而横向扩散大必然会造成器件的面积变大，同时因为P-区的掺杂浓度升高，也会造成器件的工作开启电压过高。所以，在MOSFET器件的常规制作流程(图1展示了上述常规制作流程)中，往往先制作一个低掺杂浓度的P-区，再在P-区中制作一个高掺杂浓度的P+区，这样P+区就不会影响到器件的开启电压，也不会使得P-区的横向扩散太大。
图1所示常规制作流程，具体包括以下步骤：
步骤1：如图1中a所示，在N型衬底上的N型外延层上生长栅氧化层(或称栅极介质层)；在栅氧化层上生长多晶硅，并经过光刻、刻蚀，制作出多晶栅极；
步骤2：如图1中b所示，进行P-体区的注入和驱入；
步骤3：如图1中c所示，进行N+源区的光刻和注入；
步骤4：如图1中d所示，生长氮化硅层，并进行P+区的注入；
步骤5：如图1中e所示，生长介质层，并进行接触孔的光刻和刻蚀；
步骤6：如图1中f所示，生长金属层，并进行金属层的光刻和刻蚀。
但是，这种制作方法得到的P+区存在的区域太小，扩散深度也不够，这样一来对器件的EAS的改善效果还不够明显。
发明内容
基于此，有必要提供一种金属氧化物半导体场效应晶体管及其制作方法，以提高金属氧化物半导体场效应晶体管的EAS(单脉冲雪崩击穿能量)。
一种金属氧化物半导体场效应晶体管，包括：
N型基底，所述N型基底的一侧设有多个沟槽；
栅氧化层，所述栅氧化层设置在所述N型基底上，并且露出所述沟槽及所述沟槽的槽口边缘；
多晶硅层，设置在所述栅氧化层上；
介质层，设置在所述多晶硅层上；以及
第一金属层，设置在所述介质层上；
所述N型基底具有P-体区、P+区和N+区，所述P+区和所述N+区共同围绕所述沟槽设置，所述N+区位于靠近所述沟槽的槽口的位置，所述P-体区包围所述P+区和所述N+区，所述第一金属层经由所述沟槽与所述P+区和所述N+区接触。
在其中一个实施例中，所述沟槽的深度为0.1μm～2.0μm。
在其中一个实施例中，所述N型基底为N型衬底或者包括N型衬底和形成于N型衬底上的N型外延层。
在其中一个实施例中，所述P+区包括第一P+区和第二P+区，所述第一P+区围绕所述沟槽设置且具有均匀厚度，所述第二P+区从所述第一P+区背向所述沟槽的槽底的一侧向远离所述槽底的方向延伸。
在其中一个实施例中，金属氧化物半导体场效应晶体管还包括第二金属层，所述第二金属层设置在所述N型基底的远离所述栅氧化层的一侧。
一种金属氧化物半导体场效应晶体管的制作方法，包括以下步骤：
在N型基底上制作多个沟槽；
在所述N型基底上制作栅氧化层，所述栅氧化层露出所述沟槽及所述沟槽的槽口边缘；
在栅氧化层上制作多晶硅层；
以所述多晶硅层为阻挡，进行P型离子的第一注入和驱入，以形成从所述沟槽的内壁向所述N型基底内部延伸的P-体区；
以所述多晶硅层为阻挡，进行P型离子的第二注入，以形成从所述沟槽的内壁向所述N型基底内部延伸并且由所述P-体区包围的位于P-体区内的P+区；
在所述沟槽内填充绝缘介质；
以所述多晶硅层及所述绝缘介质为阻挡，进行N型离子的注入，以形成从所述沟槽的槽口边缘向所述N型基底内部延伸的N+区；
在所述多晶硅层上形成介质层；
制作露出所述N+区及所述P+区的接触孔；
在所述介质层上制作第一金属层，所述金属层经由所述接触孔与所述N+区及所述P+区接触。
在其中一个实施例中，所述沟槽的制作方法包括以下步骤：
在所述N型基底上制作图案化的初始氧化层；
以所述初始氧化层为掩膜，通过光刻和刻蚀在所述N型衬底上形成沟槽；
去除所述初始氧化层。
在其中一个实施例中，所述P型离子的第二注入包括：
采用倾斜于所述N型基底方向注入的方式，形成从所述沟槽的内壁向所述N型基底内部延伸的第一P+区；
采用垂直于所述N型基底方向注入的方式，形成从所述第一P+区背向所述沟槽的槽底的一侧进一步向远离所述槽底的方向延伸的第二P+区。
在其中一个实施例中，所述P型离子为硼离子。
在其中一个实施例中，所述P型离子的第一注入的剂量为1×1013个/cm2～1×1015个/cm2，能量为50KeV～300KeV。
在其中一个实施例中，所述P型离子的驱入的温度为1100℃～1200℃，时间为50min～300min。
在其中一个实施例中，所述P型离子的第二注入的剂量为1×1014个/cm2～1×1016个/cm2，能量为50KeV～300KeV。
在其中一个实施例中，所述N型离子为砷离子或磷离子。
在其中一个实施例中，所述N型离子的注入的剂量为1×1015个/cm2～5×1016个/cm2，能量为50KeV～300KeV。
与现有方案相比，上述金属氧化物半导体场效应晶体管及其制作方法具有以下有益效果：
上述金属氧化物半导体场效应晶体管及其制作方法，在N型基底上形成多个沟槽，进行P型离子的注入，在形成从沟槽的内壁向N型基底内部延伸的P+区，大大扩展了P+区的范围和深度，从而能够提高金属氧化物半导体场效应晶体管的EAS参数。
附图说明
图1为一种常规的金属氧化物半导体场效应晶体管的制作流程示意图，其中，a～f为各步骤得到的结构的示意图；
图2为一实施例的金属氧化物半导体场效应晶体管的结构示意图；
图3为一实施例的金属氧化物半导体场效应晶体管的制作流程图；
图4为图2所示金属氧化物半导体场效应晶体管的的制作流程示意图，其中，a～i为各步骤得到的结构的示意图。
如图标记：
金属氧化物半导体场效应晶体管100；N型基底110；沟槽112；槽口边缘113；栅氧化层120；多晶硅层130；介质层140；第一金属层150；绝缘介质160；P-区101；P-体区102；P+区103；第一P+区1031；第二P+区1032；N+区104。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
需要说明的是，当元件被称为“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本发明中，P+代表重掺杂浓度的P型离子，P-代表轻掺杂浓度的P型离子，N+代表重掺杂浓度的N型离子。
如图2所示，本发明一实施例的金属氧化物半导体场效应晶体管100，包括N型基底110、栅氧化层120、多晶硅层130、介质层140以及第一金属层150。
其中，N型基底110的一侧设有多个沟槽112。
可以理解，N型基底110可以是N型衬底，也可以是包括N型衬底和形成于N型衬底上的N型外延层，沟槽112设置在N型外延层上。
多个沟槽112可平行设置。沟槽112可以是但不限于方形槽、圆形槽、V型槽等。在图2所示的具体示例中，沟槽112为方形槽。
在其中一个示例中，沟槽112的深度为0.1μm～2.0μm。在一个具体的示例中，沟槽112的深度为1.0μm。
栅氧化层120设置在N型基底110上，并且露出沟槽112及沟槽112的槽口边缘113。
需要说明的是，栅氧化层120露出沟槽112的槽口边缘113，以便从此处注入N型离子。
在其中一个示例中，栅氧化层120的厚度为0.02μm～0.20μm。在一个具体的示例中，栅氧化层120的厚度为0.10μm。
多晶硅层130设置在栅氧化层120上。
在其中一个示例中，多晶硅层130的厚度为0.3μm～0.8μm。在一个具体的示例中，多晶硅层130的厚度为0.6μm。
介质层140设置在多晶硅层130上。
在其中一个示例中，介质层140包括未掺杂的二氧化硅层和磷硅玻璃层。未掺杂的二氧化硅层的厚度可以为0.1μm～0.3μm，磷硅玻璃层的厚度可以为0.7μm～0.9μm。在其中一个示例中，未掺杂的二氧化硅层的厚度可以为0.2μm，磷硅玻璃层的厚度可以为0.8μm。
N型基底110具有P-体区102、P+区103和N+区104。P+区103和N+区104共同围绕沟槽112设置，P+区103和N+区104从沟槽112的内壁向N型基底110内部延伸，N+区104位于靠近沟槽112的槽口的位置。P-体区102包围P+区103和N+区104。
在图2所示的具体示例中，P+区103包括第一P+区1031和第二P+区1032。第一P+区1031围绕沟槽112设置且具有均匀厚度，此处厚度即是P型离子注入的深度。第二P+区1032从第一P+区1031背向沟槽112的槽底的一侧向远离槽底的方向延伸。
在本示例中，第一P+区1031可以通过倾斜于N型基底110方向注入的方式向N型基底110注入P型离子而形成，第二P+区1032可以通过垂直于N型基底110方向注入的方式向N型基底110注入P型离子而形成。
第一金属层150设置在介质层140上，并且经由沟槽112与P+区103和N+区104接触。
在其中一个示例中，第一金属层150的材质为铝/硅/铜合金。
在其中一个示例中，金属氧化物半导体场效应晶体管100还包括第二金属层(图未示)，第二金属层设置在N型基底110的远离栅氧化层120的一侧。
在其中一个示例中，第二金属层为钛层、镍层和银层构成的复合层。
上述金属氧化物半导体场效应晶体管100，在N型基底110上形成多个沟槽112，进行P型离子的注入，在形成从沟槽112的内壁向N型基底110内部延伸的P+区103，大大扩展了P+区103的范围和深度，从而能够提高金属氧化物半导体场效应晶体管100的EAS参数。
进一步地，请结合图3和图4，本发明一实施例的金属氧化物半导体场效应晶体管的制作方法200，包括以下步骤：
步骤S210，如图4中a所示，在N型基底110上制作多个沟槽112。
可以理解，N型基底110可以是N型衬底，也可以是包括N型衬底和形成于N型衬底上的N型外延层。
沟槽112可以是但不限于方形槽、圆形槽、V型槽等。在图示的具体示例中，沟槽112为方形槽。
在其中一个示例中，沟槽112的深度为0.1μm～2.0μm。
在其中一个示例中，沟槽112通过以下方法制作：
在N型基底110上制作图案化的初始氧化层，例如在800℃～1200℃的温度下热生长一层初始氧化层，初始氧化层的厚度可为0.02μm～0.50μm；
之后，以初始氧化层为掩膜，通过光刻和刻蚀在N型基底110上形成沟槽；
之后，去除初始氧化层。
步骤S220，如图4中b所示，在N型基底110上制作栅氧化层120，栅氧化层120露出沟槽112及沟槽112的槽口边缘113。
栅氧化层120未完全覆盖N型基底110的一侧表面，而是露出沟槽112的槽口边缘113一定的宽度，后续工艺中可从沟槽112的槽口边缘113注入N型离子。
在其中一个示例中，在900℃～1200℃温度下热生长形成栅氧化层120，栅氧化层120的厚度为0.02μm～0.20μm。
步骤S230，如图4中b所示，在栅氧化层120上制作多晶硅层130。
在其中一个示例中，在500℃～800℃温度下热生长形成多晶硅层130，多晶硅层130的厚度为0.3μm～0.8μm。
步骤S240，如图4中c和d所示，以多晶硅层130为阻挡，进行P型离子的第一注入和驱入，以形成从沟槽112的内壁向N型基底110内部延伸的P-体区102。
具体地，经过P型离子的第一注入，在沟槽112的内壁周围形成范围较小的P-区101，如图c所示。再进行P型离子的驱入，使P-区101中的P型离子进一步向N型基底110内部扩散，形成范围较大的P-体区102，如图d所示。
其中，P型离子可选择硼离子。
在其中一个示例中，P型离子的第一注入的剂量为1×1013个/cm2～1×1015个/cm2，第一注入的能量为50KeV～300KeV。
在其中一个示例中，P型离子的驱入的温度为1100℃～1200℃，时间为50min～300min。
步骤S250，如图4中e所示，以多晶硅层130为阻挡，进行P型离子的第二注入，以形成从沟槽112的内壁向N型基底110内部延伸并且由P-体区102包围的P+区103。
上述步骤再次进行P型离子的注入，相当于在原来掺杂浓度较低的P-体区102中形成掺杂浓度较高的P+区103，即得到掺杂浓度较高的P+区103由掺杂浓度较低的P-体区102所包围的结构。
其中，P型离子可选择硼离子。
在其中一个示例中，P型离子的第二注入的剂量为1×1014个/cm2～1×1016个/cm2，第二注入的能量为50KeV～300KeV。
在其中一个示例中，P型离子的第二注入包括：
采用倾斜于N型基底110方向注入的方式，形成从沟槽112的内壁向N型基底110内部延伸的第一P+区1031。
采用垂直于N型基底110方向注入的方式，形成从第一P+区1031背向沟槽112的槽底的一侧进一步向远离沟槽112的槽底的方向延伸的第二P+区1032。
上述示例的制作方法中通过两种不同方向的注入方式结合，形成第一P+区1031和第二P+区1032，能够使得P+区103的区域范围尽量扩大，如此能够更好地提升器件的EAS参数。
步骤S260，如图4中f所示，在沟槽112内填充绝缘介质160，然后进行干法回刻。
绝缘介质160的材料可选用但不限于SOG等。
步骤S270，如图4中g所示，以多晶硅层130及绝缘介质160为阻挡，进行N型离子的注入，以形成从沟槽112的槽口边缘113向N型基底110内部延伸的N+区104。
其中，N型离子可以是砷离子或磷离子。
在其中一个示例中，N型离子的注入的剂量为1×1015个/cm2～5×1016个/cm2，注入的能量为50KeV～300KeV。
上述步骤中由于多晶硅层130及绝缘介质160的阻挡，N型离子从沟槽112的槽口边缘113注入至N型基底110中，形成从沟槽112的槽口边缘113向N型基底110内部延伸的N+区104，具体是在前述步骤形成的P+区103中形成深度较浅的N+区104。
在其中一个示例中，沟槽112的槽口边缘113的宽度即N+区104上端的宽度为0.1μm～3μm。在其中一个示例中，沟槽112的槽口边缘113的宽度即N+区104上端的宽度为1μm。
步骤S280，如图4中h所示，在多晶硅层130上形成介质层140。
在其中一个示例中，介质层140包括未掺杂的二氧化硅层和磷硅玻璃层。未掺杂的二氧化硅层的厚度可以为0.1μm～0.3μm，磷硅玻璃层的厚度可以为0.7μm～0.9μm。
步骤S290，如图4中h所示，制作露出N+区104及P+区103的接触孔。
接触孔可通过光刻和刻蚀介质层140以及绝缘介质160得到。在图示的具体示例中，绝缘介质160被完全去除。
步骤S300，如图4中i所示，在介质层140上形成第一金属层150，第一金属层150经由接触孔与N+区104及P+区103接触。
第一金属层150可进一步进行常规需要的光刻和刻蚀。
在其中一个示例中，金属氧化物半导体场效应晶体管100的制作方法还包括以下步骤：
在N型基底110的远离栅氧化层120的一侧制作第二金属层。
上述金属氧化物半导体场效应晶体管的制作方法200，在N型基底110上形成多个沟槽112，进行P型离子的注入，在形成从沟槽112的内壁向N型基底110内部延伸的P+区103，大大扩展了P+区103的范围和深度，从而能够提高金属氧化物半导体场效应晶体管100的EAS参数。
以下以一具体示例的金属氧化物半导体场效应晶体管的制作方法为例对本发明作进一步说明。
一具体示例的金属氧化物半导体场效应晶体管的制作方法包括以下步骤：
1，在包括N型衬底和形成于N型衬底上的N型外延层(N型基底110)上热制作一图案化的初始氧化层，初始氧化层的生长温度为1000℃，厚度约为0.3μm。
2，以初始氧化层为掩膜，通过光刻和刻蚀在N型基底上形成多个沟槽112，沟槽112的深度为0.9μm，多个沟槽112平行设置。
3，去除上述初始氧化层，得到图4中a所示的结构。
4，如图4中b所示，在N型基底110上制作栅氧化层120，栅氧化层120露出沟槽112及沟槽112的槽口边缘113，生长温度为1000℃，栅氧化层120的厚度为0.12μm。
5，如图4中b所示，在栅氧化层120上制作多晶硅层130，生长温度为700℃，多晶硅层130的厚度为0.6μm。
6，如图4中c所示，以多晶硅层130为阻挡，进行硼离子的第一注入，剂量约为1×1014个/cm2，能量为100KeV，形成从沟槽112的内壁向N型基底110内部延伸的P-区101。
7，如图4中d所示，在高温下进行硼离子的驱入，温度为1200℃，时间为100min，硼离子在N型基底110中进一步扩散，形成P-体区102。
8，如图4中e所示，以多晶硅层130为阻挡，进行硼离子的第二注入，剂量约为1×1015个/cm2，能量为150KeV；具体是先采用倾斜于N型基底110方向注入的方式，形成从沟槽112的内壁向N型基底110内部延伸的第一P+区1031；再采用垂直于N型基底110方向注入的方式，形成从第一P+区1031背向沟槽112的槽底的一侧进一步向远离沟槽112的槽底的方向延伸的第二P+区1032。
9，如图4中f所示，在沟槽112内填充绝缘介质160，绝缘介质160的材料为SOG，然后进行干法回刻。
10，如图4中g所示，以多晶硅层130及绝缘介质160为阻挡，进行磷离子的注入，剂量约为2×1016个/cm2，注入的能量为200KeV，形成从沟槽112的槽口边缘113向N型基底110内部延伸的N+区104。
11，如图4中h所示，在多晶硅层130上形成介质层140，介质层140包括厚度为0.2μm的未掺杂的二氧化硅层和厚度为0.8μm的磷硅玻璃层。
12，如图4中h所示，通过光刻和刻蚀将绝缘介质160清除，形成露出N+区104及P+区103的接触孔。
13，如图4中i所示，在介质层140上形成第一金属层150，第一金属层150经由接触孔与N+区104及P+区103接触。
14，在N型基底110的远离栅氧化层120的一侧第二金属层。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (12)
1.一种金属氧化物半导体场效应晶体管的制作方法，其特征在于，包括以下步骤：
在N型基底上制作多个沟槽；
在所述N型基底上制作栅氧化层，所述栅氧化层露出所述沟槽及所述沟槽在所述N型基底上表面的槽口边缘，所述槽口边缘的宽度为0.1μm~3μm；
在栅氧化层上制作多晶硅层；
以所述多晶硅层为阻挡，进行P型离子的第一注入和驱入，以形成从所述沟槽的内壁向所述N型基底内部延伸的P-体区；
以所述多晶硅层为阻挡，进行P型离子的第二注入，以形成从所述沟槽的内壁向所述N型基底内部延伸并且由所述P-体区包围的位于P-体区内的P+区；
在所述沟槽内填充绝缘介质；
以所述多晶硅层及所述绝缘介质为阻挡，进行N型离子的注入，以形成从所述沟槽的槽口边缘向所述N型基底内部延伸的N+区；
在所述多晶硅层上形成介质层；
去除所述绝缘介质，形成露出所述N+区及所述P+区的接触孔；
在所述介质层上制作第一金属层，所述金属层经由所述接触孔与所述N+区及所述P+区接触。
2.如权利要求1所述的制作方法，其特征在于，所述沟槽的制作方法包括以下步骤：
在所述N型基底上制作图案化的初始氧化层；
以所述初始氧化层为掩膜，通过光刻和刻蚀在所述N型衬底上形成沟槽；
去除所述初始氧化层。
3.如权利要求1所述的制作方法，其特征在于，所述P型离子的第二注入包括：
采用倾斜于所述N型基底方向注入的方式，形成从所述沟槽的内壁向所述N型基底内部延伸的第一P+区；
采用垂直于所述N型基底方向注入的方式，形成从所述第一P+区背向所述沟槽的槽底的一侧进一步向远离所述槽底的方向延伸的第二P+区。
4.如权利要求1~3任一项所述的制作方法，其特征在于，所述P型离子为硼离子。
5.如权利要求1~3任一项所述的制作方法，其特征在于，所述P型离子的第一注入的剂量为1×1013个/cm2～1×1015个/cm2，能量为50KeV～300KeV。
6.如权利要求1~3任一项所述的制作方法，其特征在于，所述P型离子的驱入的温度为1100℃～1200℃，时间为50min～300min。
7.如权利要求1~3任一项所述的制作方法，其特征在于，所述P型离子的第二注入的剂量为1×1014个/cm2～1×1016个/cm2，能量为50KeV～300KeV。
8.如权利要求1~3任一项所述的制作方法，其特征在于，所述N型离子为砷离子或磷离子。
9.如权利要求1~3任一项所述的制作方法，其特征在于，所述N型离子的注入的剂量为1×1015个/cm2～5×1016个/cm2，能量为50KeV～300KeV。
10.如权利要求1~3任一项所述的制作方法，其特征在于，所述沟槽的深度为0.1μm～2.0μm。
11.如权利要求1~3任一项所述的制作方法，其特征在于，所述N型基底为N型衬底或者包括N型衬底和形成于N型衬底上的N型外延层。
12.如权利要求1~3任一项所述的制作方法，其特征在于，所述第一金属层的材质为铝/硅/铜合金。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010059709.4A CN111244182B (zh) | 2020-01-19 | 2020-01-19 | 金属氧化物半导体场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010059709.4A CN111244182B (zh) | 2020-01-19 | 2020-01-19 | 金属氧化物半导体场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111244182A CN111244182A (zh) | 2020-06-05 |
| CN111244182B true CN111244182B (zh) | 2023-03-28 |
Family
ID=70876244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010059709.4A Active CN111244182B (zh) | 2020-01-19 | 2020-01-19 | 金属氧化物半导体场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111244182B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113054031A (zh) * | 2021-03-12 | 2021-06-29 | 深圳方正微电子有限公司 | 金属氧化物半导体场效应晶体管及其制备方法和应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104217950A (zh) * | 2013-06-04 | 2014-12-17 | 北大方正集团有限公司 | 一种平面vdmos器件及其制造方法 |
| CN104810287A (zh) * | 2014-01-26 | 2015-07-29 | 北大方正集团有限公司 | 双扩散金属氧化物晶体管制作方法及晶体管器件 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0143459B1 (ko) * | 1995-05-22 | 1998-07-01 | 한민구 | 모오스 게이트형 전력 트랜지스터 |
| US6489204B1 (en) * | 2001-08-20 | 2002-12-03 | Episil Technologies, Inc. | Save MOS device |
| CN100508143C (zh) * | 2007-07-20 | 2009-07-01 | 哈尔滨工程大学 | 一种沟槽栅功率半导体器件制造方法 |
| US20120080748A1 (en) * | 2010-09-30 | 2012-04-05 | Force Mos Technology Co., Ltd. | Trench mosfet with super pinch-off regions |
| CN103426734A (zh) * | 2012-05-14 | 2013-12-04 | 北大方正集团有限公司 | 离子注入方法及设备、场效应管制造方法及场效应管 |
| CN106997899B (zh) * | 2017-03-22 | 2019-08-27 | 中山汉臣电子科技有限公司 | 一种igbt器件及其制备方法 |
-
2020
- 2020-01-19 CN CN202010059709.4A patent/CN111244182B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104217950A (zh) * | 2013-06-04 | 2014-12-17 | 北大方正集团有限公司 | 一种平面vdmos器件及其制造方法 |
| CN104810287A (zh) * | 2014-01-26 | 2015-07-29 | 北大方正集团有限公司 | 双扩散金属氧化物晶体管制作方法及晶体管器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111244182A (zh) | 2020-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4743744B2 (ja) | フローティングアイランド電圧維持層を有する半導体パワーデバイス | |
| US6586800B2 (en) | Trench-gate semiconductor devices | |
| US6103578A (en) | Method for forming high breakdown semiconductor device | |
| JP3527247B2 (ja) | マスク数を低減したｍｏｓゲートデバイスの製造プロセス | |
| US8203180B2 (en) | Devices containing permanent charge | |
| KR100468342B1 (ko) | 자기-정렬resurf영역을가진ldmos장치및그제조방법 | |
| EP2930741A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP4615217B2 (ja) | フローティングアイランドを形成するための雛壇状のトレンチを有する電圧維持層を備える半導体パワーデバイスの製造方法 | |
| US7989293B2 (en) | Trench device structure and fabrication | |
| KR19990045294A (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| JP2011505709A (ja) | フローティングアイランドを形成するための雛壇状のトレンチを備えた電圧維持層を有するパワー半導体デバイスの製造方法 | |
| JPH06169088A (ja) | 半導体装置及びその製造方法 | |
| JP2001127292A (ja) | 高密度トレンチゲートパワーｍｏｓｆｅｔ | |
| US6777745B2 (en) | Symmetric trench MOSFET device and method of making same | |
| US4415371A (en) | Method of making sub-micron dimensioned NPN lateral transistor | |
| JPH10335647A (ja) | 半導体デバイスとその製造方法 | |
| CN210110783U (zh) | 一种集成高性能的ldmos结构 | |
| US9105712B1 (en) | Double RESURF LDMOS with separately patterned P+ and N+ buried layers formed by shared mask | |
| CN109449083B (zh) | 缓变结、高压器件和半导体器件及其制造方法 | |
| US7056797B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100272051B1 (ko) | 접점윈도우를통해베이스주입한p-채널mos게이트소자제조공정 | |
| KR100880872B1 (ko) | 감소된 도통-저항을 갖는 이중 확산 전계 효과 트랜지스터를 형성하는 방법 및 그러한 이중 확산 전계 효과 트랜지스터 | |
| CN111244182B (zh) | 金属氧化物半导体场效应晶体管及其制作方法 | |
| US20120098056A1 (en) | Trench device structure and fabrication | |
| KR20050058242A (ko) | 낮은 기생 저항을 가진 트렌치 ｍｏｓｆｅｔ 디바이스형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |