CN111243988B - 脱水化学品及用于使半导体结构脱水的方法 - Google Patents

脱水化学品及用于使半导体结构脱水的方法 Download PDF

Info

Publication number
CN111243988B
CN111243988B CN201911192940.4A CN201911192940A CN111243988B CN 111243988 B CN111243988 B CN 111243988B CN 201911192940 A CN201911192940 A CN 201911192940A CN 111243988 B CN111243988 B CN 111243988B
Authority
CN
China
Prior art keywords
chemical
dehydration
ambient temperature
melting point
dehydrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911192940.4A
Other languages
English (en)
Other versions
CN111243988A (zh
Inventor
李中杰
杨棋铭
陈其贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN111243988A publication Critical patent/CN111243988A/zh
Application granted granted Critical
Publication of CN111243988B publication Critical patent/CN111243988B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本发明实施例涉及用于使用脱水化学品形成半导体结构的方法及用于形成半导体结构的方法。本发明实施例提供一种用于在环境温度下使半导体衬底脱水的脱水化学品，其包含：第一化学品，其具有低于所述环境温度的熔点；及第二化学品，其具有高于所述第一化学品的所述熔点的熔点，其中所述脱水化学品具有比所述环境温度低预定ΔT0度的熔点，且所述第一化学品及所述第二化学品中的至少一者在1atm下具有高于预定压力Psv的饱和蒸汽压。

Description

脱水化学品及用于使半导体结构脱水的方法
技术领域
本发明实施例涉及用于使用脱水化学品形成半导体结构的方法及用于形成半导体结构的方法。
背景技术
随着用于半导体集成电路的制造技术不断发展，芯片中的元件的数目已增加。对于一些实例，高纵横比鳍片结构是在制造装置中实现所要单元电容的关键元件。然而，在对硅晶片进行各种水处理之后，残留水分可保留在衬底的表面上，由此提前干扰程序且引发缺陷；因此，必需在水操作之后使衬底脱水以便减轻由残留水分引起的鳍片结构上的缺陷。
发明内容
本发明实施例涉及一种用于在环境温度下使半导体衬底脱水的脱水化学品，其包括：第一化学品，其具有低于所述环境温度的熔点；及第二化学品，其具有高于所述第一化学品的所述熔点的熔点，其中所述脱水化学品具有比所述环境温度低预定ΔT0度的熔点，且所述第一化学品及所述第二化学品中的至少一者具有在1atm下高于预定压力Psv的饱和蒸汽压。
本发明实施例涉及一种用于使半导体结构脱水的方法，其包括：在环境温度下提供半导体衬底；在所述半导体衬底的表面上施配脱水化学品，其中所述脱水化学品包括：第一化学品，其具有低于所述环境温度的熔点；及第二化学品，其具有高于所述第一化学品的所述熔点的熔点，且所述脱水化学品具有比所述环境温度低预定ΔT0度的熔点；及使所述脱水化学品凝固。
本发明实施例涉及一种用于使半导体结构脱水的方法，其包括：在环境温度下提供半导体衬底；在所述半导体衬底的表面上施配脱水化学品，其中所述脱水化学品包括：第一化学品，其具有低于所述环境温度的熔点及在所述环境温度及1atm下高于预定压力Psv的饱和蒸汽压；及第二化学品，其具有高于所述第一化学品的所述熔点的熔点及在所述环境温度及1atm下低于所述预定压力Psv的饱和蒸汽压；及使所述第一化学品从所述脱水化学品汽化。
附图说明
当结合附图阅读时，从下文详细描述最好地理解本发明实施例的方面。应注意，根据标准行业实践，各种特征未必按比例绘制。事实上，为清楚论述起见，可任意地增加或减小各种特征的尺寸。
图1A展示表示根据本发明实施例的一些实施例的用于使半导体结构脱水的方法的流程图。
图1B展示表示根据本发明实施例的一些实施例的用于使半导体结构脱水的方法的流程图。
图2是说明根据本发明实施例的一些实施例的用于使半导体结构脱水的设备的示意图。
图3是根据本发明实施例的一些实施例的衬底上的给定区域的示意图。
图4是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。
图5是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。
图6是说明根据本发明实施例的一些实施例的脱水化学品的熔点与脱水化学品中的第一化学品的体积百分比之间的关系的示意图。
图7是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。
图8是说明根据本发明实施例的一些实施例的在中间阶段期间的半导体结构的脱水操作的相图。
图9是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。
图10是说明根据本发明实施例的一些实施例的在中间阶段期间的半导体结构的脱水操作的相图。
图11是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。
图12展示表示根据本发明实施例的一些实施例的用于使半导体结构脱水的方法的流程图。
图13是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。
图14A是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。
图14B是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。
图15是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。
图16是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。
图17是展示根据本发明实施例的一些实施例的在制造操作的中间阶段期间的半导体结构的横截面图视图。
图18是展示根据本发明实施例的一些实施例的在制造操作的中间阶段期间的半导体结构的3D透视图。
图19是展示根据本发明实施例的一些实施例的在制造操作的中间阶段期间的半导体结构的3D透视图。
具体实施方式
本发明实施例提供用于实施所提供标的物的不同特征的许多不同实施例或实例。下文描述组件及布置的特定实例以简化本发明实施例。当然，这些仅仅是实例且并非旨在具有限制性。例如，在下文描述中第一特征形成在第二特征上方或上可包含其中第一特征及第二特征经形成为直接接触的实施例，且还可包含其中额外特征可经形成在第一特征与第二特征之间使得第一特征及第二特征可不直接接触的实施例。另外，本发明实施例可在各个实例中重复参考数字及/或字母。这个重复出于简化及清楚目的且本身不规定所论述的各个实施例及/或配置之间的关系。
此外，为便于描述，空间相对术语(例如“在…下面”、“在…下方”、“下”、“在…上方”、“上”等)可在本文中用来描述一个元件或特征与另一(其它)元件或特征的关系，如图中所说明。空间相对术语旨在涵盖除图中所描绘的定向以外的装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或按其它定向)且因此可同样解释本文中所使用的空间相对描述词。
尽管阐述本发明实施例的广泛范围的数值范围及参数是近似值，但是尽可能精确地报告具体实例中所阐述的数值。然而，任何数值固有地包含必定起因于相应测试测量中发现的标准偏差的某些误差。而且，如本文中所使用，术语“基本上”、“近似”或“约”通常表示在所属领域的一般技术人员可预期的值或范围内。替代地，术语“基本上”、“近似”或“约”表示由所属领域的一般技术人员考虑的平均值的可接受标准误差内。所属领域的一般技术人员可理解，可接受标准误差可根据不同技术而变化。除在操作/工作实例中以外或除非另有明确指定，否则所有数值范围、数量、值及百分比(例如材料数量、持续时间、温度、操作条件、数量比等的数值范围、数量、值及百分比)在所有情况下应被理解为由术语“基本上”、“近似”或“约”修饰。因此，除非有相反指示，否则本发明实施例及所附权利要求书中所阐述的数值参数是可按需变化的近似值。至少，每一数值参数至少应鉴于所报告的有效数字的数目且通过应用普通舍入技术来解释。范围可在本文中表示为从一个端点到另一端点或在两个端点之间。除非另有指定，否则本文中所揭示的所有范围都包含端点。例如，当结合数值使用时，术语可指小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于到±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。例如，如果两个数值之间的差小于或等于平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于到±0.1％、或小于或等于±0.05％)，那么所述数值可被视为“基本上”相同或相等。
在比较性实施例中，脱水操作可包含以高旋转速度旋转衬底，因为施加在衬底上的水或干燥化学品可通过离心力从边缘甩出。然而，具有高纵横比的半导体结构(包含但不限于鳍片结构、逻辑装置、DRAM结构、半导体条带、凹口、阵列结构、管道、布线、栅极形成制造期间的中间半导体结构、制造期间的中间逻辑装置)是脆弱的且由于施加在鳍片结构上的表面张力而在整个旋转期间易于损坏。根据杨-拉普拉斯方程式，气-液界面之间的拉普拉斯压力与两个给定鳍片结构之间的表面张力、接触角及距离呈正相关。同时，图案偏转与图案高度、纵横比、接触角及拉普拉斯压力呈正相关。因此，表面张力及接触角是与图案偏转相关的两个主要因素。鳍片结构的图案可能在脱水操作之后塌陷且引发缺陷。此外，经塌陷鳍片结构无法在后续操作中有效地复原。其它常规脱水操作(例如异丙醇(IPA)蒸汽干燥器及马兰戈尼干燥器)可由于易燃IPA蒸汽的挑战性处置而引发基本上更高成本及/或引发安全问题。
本发明实施例提供一种用于使半导体衬底脱水的脱水化学品、一种用于使半导体衬底脱水的设备及一种用于使半导体结构脱水的方法，其中可减轻由表面张力引起的鳍片塌陷问题，同时可有效地去除衬底上的残留水分。
参考图1A，图1A展示表示根据本发明实施例的一些实施例的用于使半导体结构脱水的方法100的流程图。用于使半导体结构脱水的方法100可包含：在环境温度下提供半导体衬底(操作101)；在半导体衬底的表面上施配脱水化学品(操作103)；使脱水化学品凝固(操作105)；及使脱水化学品汽化(操作107)。
参考图1B，图1B展示表示根据本发明实施例的一些实施例的用于使半导体结构脱水的方法200的流程图。用于使半导体结构脱水的方法200可包含：获得第一环境的第一温度及第二环境的第二温度(操作201)；以与第一温度及第二温度相关的比率组合第一化学品及第二化学品(操作203)；在半导体衬底上施配第一化学品及第二化学品的混合物(操作205)；及将第一化学品及第二化学品的混合物输送到第二环境(操作207)。
参考图2，图2是说明根据本发明实施例的一些实施例的用于使半导体结构脱水的设备的示意图。设备1000至少包含腔室9、施配头19、支撑件18及第一导管11。支撑件18经配置以将衬底1固定在腔室9内部，其中支撑件18包含经配置以旋转衬底1的旋转机构。设备1000可任选地包含供应源(未展示)，其中供应源可包含用于容纳湿化学品的存储空间及用于供应湿化学品的泵，且湿化学品可通过第一导管11输送到施配头19。施配头19经安置在衬底1上方，且经配置以在衬底1的第一侧1T上施加脱水化学品。随后,将论述脱水化学品的组合物。
在一些实施例中，第一导管11及/或供应源的至少部分经安置在第一环境91下，其中第一环境91具有第一环境温度TE1。设备1000可任选地包含第二导管12，第二导管12经配置以将从腔室9排放的湿化学品输送到第二环境92，其中第二环境92具有第二环境温度TE2。第二导管12的至少部分是在第二环境内。第一温度传感器91T及第二温度传感器92T分别经配置以检测第一环境91的温度及第二环境92的温度。在一些实施例中，第二环境92是在设备1000下方的附属生产区内。设备1000可进一步包含第三温度传感器93T，第三温度传感器93T经配置以检测腔室9内部的环境温度T9。在一些实施例中，腔室9内部的环境温度T9与设备1000的***区域中的温度类似。
参考图3及图4，图3是根据本发明实施例的一些实施例的衬底上的给定区域的示意图，且图4是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。衬底1可为用于制造各种类型的装置的半导体衬底。至少在第一区域100内，多个沟槽2及多个鳍片3经形成在衬底1的第一侧1T上。在一些实施例中，可通过任何合适操作形成多个沟槽2及鳍片3，包含蚀刻操作、光刻、深反应性离子蚀刻、沉积操作等。在一些实施例中，多个沟槽2可为沟槽阵列。在一些实施例中，多个鳍片3中的至少一个鳍片具有大于11且小于30的纵横比(高度H与宽度W的比率)，其中如果鳍片3具有超过11的纵横比，那么所述鳍片显著易于由外力偏转。本发明实施例的脱水方法对于具有小于30的纵横比的结构特别有效。如先前所论述，给定鳍片结构的抗偏转性与本身纵横比呈负相关，而给定鳍片结构的抗偏转性与给定鳍片结构的杨氏模量呈正相关。
任选地，在形成多个沟槽2及多个鳍片3之后，可清洁衬底1的第一侧1T。在一些实施例中，清洁工艺包含使用各种酸性化学品、碱性化学品、去离子水及/或活性氧溶液。在一些实施例中，可通过施加去离子水、氢氧化铵(NH4OH)及过氧化氢(H2O2)水溶液的混合物来去除颗粒及金属污染物。然而，这种混合物可能导致形成薄氧化硅层连同金属污染物。在一些实施例中，可使用氟化氢(HF)来去除薄氧化物层及一小部分的离子污染物。可使用硫酸(H2SO4)及过氧化氢(H2O2)水溶液的混合物来从衬底1去除较大尺寸的有机残留物。可使用去离子水、盐酸水溶液(HCl)与过氧化氢(H2O2)水溶液的混合物来去除微量金属离子污染物。
随后，将多个沟槽2的表面及多个鳍片3的表面任选地转换成疏水表面。在一些实施例中，从衬底1的第一侧1T施配稀氢氟酸以流过多个沟槽2的表面及多个鳍片3的表面。使用稀氢氟酸(HF)来去除衬底1的薄层且与经暴露表面形成硅-氟键，从而留下疏水表面。在处理之后，第一侧1T上的氧化氢(H2O)分子更倾向于与其它氧化氢分子键合，而非与衬底1的第一侧1T键合。氧化氢分子更易于在疏水表面上去除，因此形成疏水表面帮助改进后续脱水操作的效率。在产生疏水表面之后可为去离子水冲洗操作。可将去离子水施配到多个沟槽2中，且使去离子水流过多个鳍片3之间的空间。去离子水去除残留的稀氢氟酸(HF)，且进一步覆盖在第一侧1T上方。
在一些实施例中，在使衬底1脱水之前，将液体溶剂施配到多个沟槽2中且使液体溶剂流过多个鳍片3之间的空间。液体溶剂可与去离子水混溶，因此液体溶剂可基本上置换多个沟槽2内部及第一侧1T上方的去离子水。在一些实施例中，液体溶剂包含异丙醇(IPA)。任选地，在施配液体溶剂的操作期间，衬底1可以低旋转速度旋转以防止液体溶剂流到衬底1中的与第一侧1T相对的第二侧1B上。例如，旋转速度低于50rpm以避免引发鳍片塌陷。在一些其它实施例中，衬底1在此不旋转。
随后，可执行脱水操作。图5到图11说明用于使半导体结构脱水的方法，且图12到图16说明用于使半导体结构脱水的另一方法。
参考图2及图5，图5是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。脱水化学品4经施加在衬底1的第一侧1T上且流过多个沟槽2的表面及多个鳍片3的表面。为了使脱水化学品4均匀地散布在衬底1的第一侧1T上，脱水化学品4为液态而非固态。换句话说，腔室9内部的环境温度T9及如施加在衬底1上的脱水化学品4的温度比脱水化学品4的熔点高预定ΔT0度。
然而，在一些实施例中，第一环境91的第一环境温度TE1及/或第二环境92的第二环境温度TE2低于腔室9内部的环境温度T9。如果化学品4的熔点高于第一环境91的第一环境温度TE1，那么脱水化学品4可在第一导管11中凝固，从而进一步引发堵塞第一导管11的风险且因此脱水化学品4的输送可能受阻。类似地，如果脱水化学品4的熔点高于第二环境92的第二环境温度TE2，那么脱水化学品4可在第二导管12中凝固，从而进一步引发堵塞第二导管12风险且因此脱水化学品4的排放可能受阻，因为可能引发脱水化学品4的回流。
因此，可根据第一环境91的第一环境温度TE1、第二环境92的第二环境温度TE2及腔室9内部的环境温度T9调整脱水化学品4的熔点。具体来说，脱水化学品4的熔点比腔室9内部的环境温度T9低至少预定ΔT0度。例如，脱水化学品4的熔点比环境温度T9低至少1度，因此腔室9内部的环境温度T9的波动可能不会引发过早地使脱水化学品4凝固的风险。另外，为了降低堵塞第一导管11及第二导管12的风险，将脱水化学品4的熔点设置为低于第一环境91的第一环境温度TE1及第二环境92的第二环境温度TE2。在一些实施例中，当腔室9内部的环境温度T9是在从20℃到约30℃的范围内时，脱水化学品4的熔点是在从约0℃到约20℃的范围内。在此实例中，由于腔室9内部的环境温度T9可在约20℃到约30℃之间波动，因此使脱水化学品4的熔点低于20℃可降低过早地使脱水化学品4凝固的风险。而且，为了用低成本冷却剂使脱水化学品4凝固(如随后将论述冷却操作)，将脱水化学品4的熔点设置为高于0℃。应注意，如果在本文中利用具有基本上低于0℃的温度的冷却剂，那么在一些其它实施例中可将脱水化学品4的熔点设置为低于0℃。
参考图6，图6是说明本发明实施例的一些实施例的脱水化学品的熔点与第一化学品的体积百分比之间的关系的示意图。可通过以与第一环境91的第一环境温度TE1及第二环境92的第二环境温度TE2相关的混合比率组合第一化学品及第二化学品来调整脱水化学品4的熔点。在本文中，第一化学品具有低于腔室9内部的环境温度T9的第一熔点；而第二化学品具有高于腔室9内部的环境温度T9的第二熔点。在一些实施例中，第一化学品可包含异丙醇(IPA)、CH3COCH3(丙酮)、丙二醇单甲醚乙酸酯(PGMEA)、丙二醇单甲醚(PGME)、至少两种前述化学品的混合物等中的至少一者。在一些实施例中，第二化学品可包含叔丁醇(TBA)、六氯乙烷、季戊四醇、樟脑、托品酮、降樟脑、萘、环己醇、樟脑萜、冰片及异冰片、至少两种前述化学品的混合物等中的至少一者。脱水化学品4中的第一化学品及第二化学品的浓度可以体积浓度、质量浓度、摩尔浓度等来表示。
例如，第一化学品可为异丙醇(IPA)，其中IPA在标准压力(1atm)下具有点约-89℃的熔及约5.3kPa的饱和蒸汽压；且第二化学品可为叔丁醇(TBA)，其中TBA在标准压力(1atm)下具有约25℃的熔点及约4.1kPa的饱和蒸汽压。在本文中，随后将在图9及图10中论述第一化学品及第二化学品的饱和蒸汽压的临界度。另外，第一环境91的经测量第一环境温度TE1是21℃，第二环境92的第二环境温度TE2是20℃，且腔室9内部的环境温度T9是22℃。如果通过第一导管11在第一环境温度TE1下且通过第二导管12在第二环境温度TE2下分别输送TBA(第二化学品)，那么TBA可能凝固且堵塞第一导管11或第二导管12的风险增加。
通过混合IPA(第一化学品)及TBA(第二化学品)，可将混合物(脱水化学品4)的熔点调整为低于第二环境92的第二环境温度TE2(其是20℃)，因此脱水化学品4可在第一导管11内部、第二导管12内部及腔室9内部保持液态。如图6的图中所展示，通过提高第一化学品的体积浓度，可降低脱水化学品4的混合物的熔点。例如，混合5％体积浓度的IPA及95％体积浓度的TBA以获得脱水化学品4，且可将脱水化学品4的熔点调整到约13.5℃。类似地，由8％体积浓度的IPA及92％体积浓度的TBA组成的脱水化学品4具有约10.8℃的熔点；由10％体积浓度的IPA及90％体积浓度的TBA组成的脱水化学品4具有约5.7℃的熔点。
在一些实施例中，脱水化学品4的熔点比第一环境温度TE1、第二环境温度TE2及腔室9内部的环境温度T9中的最小值至少比低Tfluc(例如，1℃)，以避免温度波动引起脱水化学品4在第一导管11内部、在第二导管12内部或在腔室9内部凝固的风险。
应注意，在一些实施例中，湿化学品的前述供应源(图2中未展示)可包含单独供应存储装置以存储第一化学品及第二化学品，且第一环境91可被视为包含混合第一化学品及第二化学品的位置。例如，第一化学品可通过泵从设备1000远端的位置供应；而第二化学品可从设备1000近端的本地供应瓶供应，因此可降低第二化学品凝固的风险。在一些其它实施例中，湿化学品的供应源可存储第一化学品及第二化学品的预混合的混合物(其可为脱水化学品4)。在一些实施例中，可执行第一化学品及第二化学品的比率的原位调整。
在一些实施例中，衬底1可通过支撑件18以第一旋转速度旋转以防止脱水化学品4流到衬底1的第二侧1B上(如图2中所展示)。例如，第一旋转速度是在从0.1rpm到50rpm的范围内。当第一旋转速度高于0.1rpm时，可有效地将脱水化学品4从衬底1的边缘甩出。第一旋转速度低于50rpm以避免发生鳍片塌陷。在一些实施例中，可基于脱水化学品4的粘度调整第一旋转速度，例如如果脱水化学品4包含TBA及IPA，那么可将第一旋转速度设置为约5rpm，因此脱水化学品4可有效地从衬底1的边缘散布且甩出。经施配脱水化学品4的至少部分从衬底1甩出且随后通过第二导管12排放并输送到第二环境92。在一些其它实施例中，衬底1不旋转。
参考图7及图8，图7是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图，且图8是说明根据本发明实施例的一些实施例的在中间阶段期间的半导体结构的脱水操作的相图。可将脱水化学品4的温度降低到比腔室9内部的环境温度T9低至少ΔT1度，其中ΔT1高于ΔT0。换句话说，将脱水化学品4冷却到低于脱水化学品4的熔点的温度，因此使脱水化学品4凝固。图8中的相图说明冷却液体形态的脱水化学品4且将脱水化学品4转变成固体形态的脱水化学品4'的工艺。当脱水化学品4是液体形态时，其在相图内表示为液相内的点401。在一些实施例中，降低脱水化学品4的温度，由此脱水化学品4的状态从液体形态改变为固体形态。如相图中所展示，脱水化学品4的状态从点401移动到固相区域内的点402，其中点401及点402通过液-固相边界分离。
在一些实施例中，冷却脱水化学品4的工艺包含朝向衬底1的第二侧1B吹扫冷却剂8。在一些实施例中，冷却剂8可包含去离子水(DI)、异丙醇(IPA)、异丙醇(IPA)及去离子水(DI)的混合物、全氟聚醚(PFPE)、重水、制冷剂、冷却空气、惰性气体、乙二醇(C2H6O2)、液体金属、碳氟化合物、丙二醇(C3H8O2)、甲醇溶液、乙醇溶液、脂肪族化合物、氯化钙溶液、甲酸钾、乙酸盐溶液、二氧化碳、液氮、液氧、液氢、纳米流体、氟利昂、硅酮、硅酸酯、芳烃、液相聚合物等。在一些其它实施例中，朝向衬底1的第一侧1T吹扫冷却剂8。在一些其它实施例中，冷却工艺可包含衬底1与多个冷却管道或固体冷却器之间的间接接触。冷却剂8的形态在本文中不受限；可考虑可稳定地维持在预定温度下的任何液体、气体或化合物。
应注意，在一些实施例中，将脱水化学品4的熔点调整为高于预定温度，因此可降低冷却剂8的成本，因为降低了用于将脱水化学品4的温度降低到比环境温度T9低至少ΔT1度的关于冷却剂8的温度要求。例如，具有IPA及TBA的混合物的脱水化学品4的熔点可在从约0℃到约20℃的范围内，但是本发明实施例不限于此。在一些实施例中，为了获得更稳定的经凝固脱水化学品4'，将经凝固脱水化学品4'的温度降低到比腔室9内部的环境温度T9低至少5度。换句话说，可将ΔT1设置为5度，但是本发明实施例不限于此。在一些其它实施例中，在衬底1上方施配液态形态的脱水化学品4之前，可任选地吹扫冷却剂8，即，为了缩短冷却工艺的持续时间，可在衬底1上预先施加冷却剂8以冷却衬底1。
参考图2、图9及图10，图9是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图，且图10是说明根据本发明实施例的一些实施例的在中间阶段期间的半导体结构的脱水操作的相图。多个沟槽2及多个鳍片3的表面可通过使经凝固脱水化学品4'汽化而脱水。经凝固脱水化学品4'从固体形态直接转变为蒸汽形态，且同时可去除多个沟槽2及鳍片3的表面上的残留水分。为了缩短脱水的持续时间，经凝固脱水化学品4'在标准压力(1atm)下可具有高于预定压力的饱和蒸汽压。蒸汽压是给定物质的汽化速率的指示。具体来说，蒸汽压与颗粒从固相逸出的倾向相关，即，在给定温度下具有高蒸汽压的物质通常被称为易挥发的。
第一化学品及第二化学品中的每一者在标准压力(1atm)下可具有高于预定压力Psv的饱和蒸汽压。例如，可将预定压力Psv设置为1kPa。在这种情况下，可选择IPA作为第一化学品，其中IPA在环境温度T9及标准压力下具有约-89℃的熔点(其可低于腔室9内部的环境温度T9)及约5.3kPa的饱和蒸汽压(其可高于预定压力Psv，例如1kPa)。可选择TBA作为第二化学品，其中TBA在环境温度T9及标准压力(1atm)下具有约25℃的熔点(其可高于腔室9内部的环境温度T9)及约4.1kPa的饱和蒸汽压(其可高于预定压力Psv，例如1kPa)。也可选择具有类似性质的其它合适化学品作为第一化学品或第二化学品。
在从经凝固脱水化学品4'到蒸汽形态的相变期间，所述工艺不通过中间液相，如图10的相图中所展示。经凝固脱水化学品4'的状态从点402移动到气相内点的点403，其中点402及点403通过固-气相边界分离。为了在不引发基本上更高成本的情况下实现固-汽转变，脱水化学品4的熔点高于预定温度，例如0℃、-5℃等。
应注意，相图中的压力(图8及图10中的y轴)是指蒸汽形态的脱水化学品4的分压，而非整个***的总压力(例如大气压)。换句话说，在使经凝固脱水化学品4'汽化的工艺期间降低蒸汽形态的脱水化学品4的分压。而且，如勒·查特里耶(Le Chatelier's)原理所述，如果动态平衡因改变条件而受干扰，那么平衡位置会移位以抵消变化来重建平衡。如果给定蒸汽经历分压或浓度的变化，那么平衡位置倾向于沿相反方向移位以抵消变化。换句话说，降低蒸汽形态的脱水化学品4的部分蒸汽压可刺激经凝固脱水化学品4'的汽化操作。
为了增加经凝固脱水化学品4'的汽化速率，降低腔室9内部的蒸汽形态的第一化学品的分压及蒸汽形态的第二化学品的分压中的至少一者。在一些实施例中，可降低腔室9内部的蒸汽形态的脱水化学品4的部分蒸汽压。在一些实施例中，设备1000任选地包含气体入口38，其中降低腔室9内部的蒸汽形态的脱水化学品4的部分蒸汽压可包含通过气体入口38将氮气(N2)或惰性气体吹扫到腔室9中。随着腔室9内部的氮气(N2)或惰性气体的分压增加，蒸汽形态的脱水化学品4的分压对应地减小。因此，倾向沿相反方向移位以以抵消蒸汽形态的脱水化学品4的分压减小，且可刺激经凝固脱水化学品4'的汽化速率。替代地，还可将过热氧化氢蒸气(H2O)吹扫到腔室9中以降低蒸汽形态的脱水化学品4的分压。可考虑在本文中应用可在腔室内吹扫而不会引发与衬底1的任何意外化学反应的任何气体。在一些实施例中，衬底1可任选地通过支撑件18旋转以改善汽化操作的速率及/或均匀性。在本文中，由于脱水化学品4在这个阶段之前已凝固，可显著降低气-液界面张力引起鳍片塌陷的风险，因此可以高于第一旋转速度的第二旋转速度旋转衬底1以进一步改进汽化操作的速率及/或均匀性。
在一些实施例中，设备1000任选地包含气体出口39，其中降低腔室9内部的蒸汽形态的脱水化学品4的部分蒸汽压包含通过气体出口39从腔室9至少部分地排出蒸汽形态的脱水化学品4。由于蒸汽形态的脱水化学品4的分压减小，倾向沿相反方向移位以抵消蒸汽形态的脱水化学品4的分压减小，因此可刺激经凝固脱水化学品4'的汽化速率。在一些实施例中，衬底1可任选地通过支撑件18旋转以改善汽化操作的速率及/或均匀性。在本文中，由于脱水化学品4在这个阶段之前已凝固，可显著降低气-液界面张力引起鳍片塌陷的风险，因此可以高于第一旋转速度的第二旋转速度旋转衬底1以进一步改进汽化操作的速率及/或均匀性。
参考图11，在经凝固脱水化学品4'已汽化且被去除之后，多个鳍片3及多个沟槽2的表面暴露。在脱水操作之后，可在金属栅极工艺、双栅极晶体管工艺、多栅极装置工艺、3DFinFET工艺、平面FinFET工艺、环绕栅极工艺、场效应晶体管工艺、存储器装置制造、微处理器制造、晶体管制造、显示驱动器制造、纳米布线、平面晶体管制造、处理单元制造、集成电路制造、光学装置制造等中使用包含鳍片3及/或沟槽2的衬底1。
图12到图16说明用于使半导体结构脱水的另一方法。参考图12，图12展示表示根据本发明实施例的一些实施例的用于使半导体结构脱水的方法的流程图。用于使半导体结构脱水的方法300可包含：在环境温度下提供半导体衬底(操作301)；在半导体衬底的表面上施配脱水化学品(操作303)；使脱水化学品中的第一化学品汽化(操作305)；使脱水化学品中的第二化学品凝固(操作307)；及使脱水化学品中的第二化学品汽化(操作309)。
在先前图3及图4中所论述的操作之后，在设备1000中的支撑件18上方提供要脱水的衬底1。参考图2及图13，图13是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。脱水化学品5经施加在衬底1的第一侧1T上且流过多个沟槽2的表面及多个鳍片3的表面。为了在衬底1的第一侧1T上均匀地散布脱水化学品5，脱水化学品5是液态而非固态。如先前图6中所论述，衬底1可任选地通过支撑件18以第一旋转速度旋转以防止脱水化学品5流到衬底1的第二侧1B上(如图2中所展示)。第一旋转速度是在从0.1rpm到50rpm的范围内。当第一旋转速度高于0.1rpm时，可有效地将脱水化学品5从衬底1的边缘甩出。第一旋转速度低于50rpm以避免发生鳍片塌陷。经施配脱水化学品5的至少部分从衬底1甩出且随后通过第二导管12排放到第二环境92。
在一些实施例中，脱水化学品5至少包含第一化学品及第二化学品，其中第一化学品在环境温度T9及标准压力(1atm)下具有低于腔室9内部的环境温度T9的熔点及高于预定压力Psv的饱和蒸汽压；而第二化学品在环境温度T9及标准压力(1atm)下具有高于腔室9内部的环境温度T9的熔点及低于预定压力Psv的饱和蒸汽压。换句话说，在环境温度T9及标准压力下，第一化学品是液态且第二化学品是固态。另外，第二化学品可至少部分地溶解在第一化学品中使得脱水化学品5可均匀地施加在衬底1上。随后将在图14A及图14B中论述第一化学品及第二化学品的性质。
参考图14A及图14B，图14A是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图，且图14B是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。随后，使第一化学品从脱水化学品5汽化，且将第二化学品的至少部分保留在衬底1上。在一些实施例中，经凝固第二化学品52的层或膜经形成在衬底1上方，如分别在图14A及图14B中所展示。为了使第一化学品从脱水化学品5汽化，在环境温度T9及标准压力(1atm)下第一化学品的饱和蒸汽压基本上高于第二化学品的饱和蒸汽压。第一化学品的饱和蒸汽压至少高于预定压力Psv，且第二化学品的饱和蒸汽压至少小于预定压力Psv。换句话说，在环境温度T9及标准压力(1atm)下第一化学品的汽化速率高于第二化学品的汽化速率。
例如，可将压力Psv设置为1kPa，因此可选择IPA作为第一化学品，其中IPA在标准压力(1atm)下具有约-89℃的熔点(其可低于腔室9内部的环境温度T9)及约5.3kPa的饱和蒸汽压(其可高于预定压力Psv，例如1kPa)。可选择六氯乙烷作为第二化学品，其中六氯乙烷在标准压力(1atm)下具有约183℃的熔点(其可高于腔室9内部的环境温度T9)及约0.027kPa的饱和蒸汽压(其可低于预定压力Psv，例如1kPa)。在一些其它实施例中，第一化学品的饱和蒸汽压及第二化学品的饱和蒸汽压可服从不同标准，例如将第一化学品的饱和蒸汽压设置为高于1kPa且将第二化学品的饱和蒸汽压设置为低于0.1kPa，但是本发明实施例不限于此。
具有类似性质的其它合适材料可用作第一化学品或第二化学品。例如，第一化学品可包含异丙醇(IPA)、CH3COCH3(丙酮)、丙二醇单甲醚乙酸酯(PGMEA)、丙二醇单甲醚(PGME)、由至少两种前述化学品组成的混合物等中的至少一者。在一些实施例中，第二化学品可包含叔丁醇(TBA)、六氯乙烷、季戊四醇、樟脑、托品酮、降樟脑、萘、环己醇、樟脑萜、冰片及异冰片中的至少一者。为了实例性地示范，脱水化学品5可由97％(重量百分比)的IPA及3％(重量百分比)的六氯乙烷组成。
第一化学品的饱和蒸汽压与第二化学品的饱和蒸汽压之间的差可生成第一化学品的汽化速率与第二化学品的汽化速率之间的差，因此第一化学品可在相对短持续时间内汽化且第二化学品的至少部分可保留在衬底1上且由此通过冷却而凝固。经凝固第二化学品可形成经凝固层或膜。应注意，第一化学品及第二化学品的汽化工艺可包含从固态直接转变为汽态以避免液-气表面张力引发鳍片塌陷问题。
类似于图9及图10中的先前论述，为了增加第一化学品的汽化速率，降低腔室9内部的蒸汽形态的第一化学品的分压。在一些实施例中，设备1000任选地包含气体入口38，其中降低腔室9内部的蒸汽形态的第一化学品的部分蒸汽压可包含通过气体入口38将氮气(N2)、过热氧化氢蒸气(H2O)、惰性气体或其它合适气体吹扫到腔室9中，因此可刺激第一化学品的汽化速率。在一些实施例中，衬底1可任选地通过支撑件18旋转以改善汽化操作的速率及/或均匀性。在本文中，在第一化学品的汽化期间，可以高于第一旋转速度的第二旋转速度旋转衬底1以进一步改进汽化操作的速率及/或均匀性。
在一些实施例中，设备1000任选地包含气体出口39，其中降低腔室9内部的蒸汽形态的第一化学品的部分蒸汽压包含通过气体出口39从腔室9至少部分地排出蒸汽形态的第一化学品。由于蒸汽形态的第一化学品的分压减小，倾向沿相反方向移位以抵消蒸汽形态的第一化学品的分压减小，因此可刺激经凝固第一化学品的汽化工艺。在一些实施例中，衬底1可任选地通过支撑件18旋转以改善汽化操作的速率及/或均匀性。在本文中，在第一化学品的汽化期间，可以高于第一旋转速度的第二旋转速度旋转衬底1以进一步改进汽化操作的速率及/或均匀性。
在一些实施例中，衬底1上的第二化学品的凝固可任选地包含冷却衬底1及第二化学品以加速第二化学品的凝固操作。在一些实施例中，类似于如先前图7中所论述的操作，冷却操作可包含吹扫冷却剂8。在一些其它实施例中，如果第二化学品的熔点基本上高于腔室9内部的环境温度T9，那么可跳过冷却衬底1的操作。例如，在选择六氯乙烷作为第二化学品的情况下，由于六氯乙烷具有约183℃的熔点(其基本上高于环境温度T9)，可或可不执行冷却操作，因为六氯乙烷可在环境温度T9下凝固。在第二化学品具有高于但接近环境温度T9的熔点的情况下，可执行冷却操作以确保第二化学品的凝固不会因环境温度T9的波动而恶化。
参考图15，图15是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。在第二化学品的凝固操作之后，经凝固第二化学品52(如图14A中所展示的经凝固层或如图14B中所展示的膜)直接从固体形态转变为蒸汽形态，且可同时去除多个沟槽2及鳍片3的表面上的残留水分。应注意，第二化学品的饱和蒸汽压是在预定范围内，其中第二化学品的饱和蒸汽压小于预定压力Psv(如先前图13中所论述)，使得在第一化学品汽化之后第二化学品的至少部分保留在衬底1上。另一方面，第二化学品的饱和蒸汽压高于预定值Plower使得可在合理时间段内执行所述持续时间的脱水操作。
类似于如先前图14A及图14B中所论述的第一化学品的汽化操作，为了缩短汽化操作的持续时间，可通过气体入口38将氮气(N2)、过热氧化氢蒸气(H2O)、惰性气体或其它合适气体吹扫到腔室9中或通过气体出口39从腔室9排出蒸汽形态的第二化学品来降低第二化学品的分压。任选地，可以高于第一旋转速度的第三旋转速度旋转衬底1以进一步改进汽化操作的速率及/或均匀性。
参考图16，图16是根据本发明实施例的一些实施例的在脱水操作的中间阶段期间的半导体结构的横截面图。在经凝固第二化学品汽化且被去除之后，使多个鳍片3及多个沟槽2的表面脱水且暴露。在脱水操作之后，可在金属栅极工艺、双栅极晶体管工艺、多栅极装置工艺、3D FinFET工艺、平面FinFET工艺、环绕栅极工艺、场效应晶体管工艺、存储器装置制造、微处理器制造、晶体管制造、显示驱动器制造、纳米布线、平面晶体管制造、处理单元制造、集成电路制造、光学装置制造等中使用包含鳍片3及/或沟槽2的衬底1。
参考图17，图17是展示根据本发明实施例的一些实施例的在制造操作的中间阶段期间的半导体结构的横截面图。在一些实施例中，在如图5到图11中所论述的脱水操作或如图12到图16中所论述的脱水操作之后，可在沟槽2及鳍片3的表面上形成衬里层92，且在鳍片3的底部部分周围形成浅沟槽隔离(STI)91。在一些其它实施例中，也可在前述脱水操作之前形成衬里92及STI。
参考图18，图18是展示根据本发明实施例的一些实施例的在制造操作的中间阶段期间的半导体结构的3D透视图。随后，跨鳍片3正交地形成牺牲栅极93及间隔件94。
参考图19，图19是展示根据本发明实施例的一些实施例的在制造操作的中间阶段期间的半导体结构的3D透视图。随后，用高k栅极堆叠95替换牺牲栅极93，且在鳍片3的经暴露区域上形成源极/漏极特征以形成源极/漏极区96A、96B。应注意，本发明实施例不限于如图17到图19中所论述的操作，本发明实施例中所揭示的脱水方法还可用于任何合适制造工艺中，例如金属栅极工艺、双栅极晶体管工艺、多栅极装置工艺、3D FinFET工艺、环绕栅极工艺、场效应晶体管工艺、DRAM结构制造、存储器装置制造、微处理器制造、晶体管制造、显示驱动器制造、纳米布线、平面晶体管制造、处理单元制造、集成电路制造、光学装置制造等。
本发明实施例提供一种用于在环境温度下使半导体衬底脱水的脱水化学品4、一种使用脱水化学品4使半导体衬底脱水的设备及一种通过使用脱水化学品4来使半导体衬底脱水的方法。在本文中，脱水化学品4至少包含具有低于环境温度的熔点的第一化学品及具有高于环境温度的熔点的第二化学品。为了降低堵塞用于输送脱水化学品4的导管的风险，可通过调整脱水化学品4中的第一化学品及第二化学品的比率来调整脱水化学品4的熔点，其中将脱水化学品4的温度调整为比环境温度低至少ΔT0度。在衬底上施加脱水化学品4之后，使脱水化学品4凝固且接着汽化，且可在经凝固脱水化学品4'的汽化操作期间去除残留水分。
本发明实施例提供一种用于在环境温度下使半导体衬底脱水的脱水化学品5、一种使用脱水化学品5使半导体衬底脱水的设备及一种通过使用脱水化学品5来使半导体衬底脱水的方法。在本文中，脱水化学品5至少包含具有低于环境温度的熔点的第一化学品及具有高于环境温度的熔点的第二化学品。可将第二化学品溶解在第一化学品中，且在衬底上施加脱水化学品5之后，使第一化学品从脱水化学品5汽化且将第二化学品凝固在衬底上。在将第二化学品凝固在衬底上之后，使第二化学品汽化且从衬底去除，因此可通过第二化学品的汽化操作去除残留水分。
脱水化学品4或脱水化学品5中的第一化学品可包含但不限于异丙醇(IPA)、CH3COCH3(丙酮)、丙二醇单甲醚乙酸酯(PGMEA)、丙二醇单甲醚(PGME)、由至少两种前述化学品组成的混合物等中的至少一者。脱水化学品4或脱水化学品5中的第二化学品可包含但不限于叔丁醇(TBA)、六氯乙烷、季戊四醇、樟脑、托品酮、降樟脑、萘、环己醇、樟脑萜、冰片及异冰片中的至少一者。
本发明实施例的一些实施例提供一种用于在环境温度下使半导体衬底脱水的脱水化学品，其包含：第一化学品，其具有低于所述环境温度的熔点；及第二化学品，其具有高于所述第一化学品的所述熔点的熔点，其中所述脱水化学品具有比所述环境温度低预定ΔT0度的熔点，且所述第一化学品及所述第二化学品中的至少一者在1atm下具有高于预定压力Psv的饱和蒸汽压。
本发明实施例的一些实施例提供一种用于使半导体结构脱水的方法，其包含：在环境温度下提供半导体衬底；在所述半导体衬底的表面上施配脱水化学品，其中所述脱水化学品包含具有低于所述环境温度的熔点的第一化学品及具有高于所述第一化学品的所述熔点的熔点的第二化学品，且所述脱水化学品具有比所述环境温度低预定ΔT0度的熔点；及使所述脱水化学品凝固。
本发明实施例的一些实施例提供一种用于形成半导体结构的方法，其包含：在半导体衬底上形成鳍片；在所述半导体衬底的表面上施配脱水化学品，其中所述脱水化学品包含具有低于环境温度的熔点的第一化学品及高于所述第一化学品的所述熔点的熔点的第二化学品，且所述脱水化学品具有低于所述环境温度的熔点；从所述半导体衬底去除所述脱水化学品；及在所述鳍片上方形成栅极堆叠。
本发明实施例的一些实施例提供一种用于使半导体结构脱水的方法，其包含：在环境温度下提供半导体衬底；在所述半导体衬底的表面上施配脱水化学品，其中所述脱水化学品包含具有低于所述环境温度的熔点及在所述环境温度及1atm下高于预定压力Psv的饱和蒸汽压的第一化学品以及具有高于所述第一化学品的所述熔点的熔点及在所述环境温度及1atm下高于所述预定压力Psv的饱和蒸汽压的第二化学品；及使所述第一化学品从所述脱水化学品汽化。
前文概述若干实施例的特征使得所属领域的技术人员可更好地理解本发明实施例的方面。所属领域的技术人员应明白，其可容易地将本发明实施例用作设计或修改其它操作及结构的基础以实行本文中所介绍的实施例的相同目的及/或实现相同优点。所属领域的技术人员还应认识到，此类等效构造不脱离本发明实施例的精神及范围，且在不脱离本发明实施例的精神及范围的情况下所述构造可在本文中进行各种改变、置换及更改。
此外，本申请案的范围并非旨在限于说明书中所描述的工艺、机器、制造、物质组合物、部件、方法及步骤的特定实施例。如所属领域的一般技术人员将从本发明实施例的揭示内容容易地明白，可根据本发明实施例利用执行与本文中所描述的对应实施例基本上相同的功能或实现基本上相同的结果的目前存在或以后开发的工艺、机器、制造、物质组合物、部件、方法或步骤。因此，所附权利要求书旨在将此类工艺、机器、制造、物质组合物、部件、方法或步骤包含在其范围内。

Claims (19)

1.一种用于在环境温度下使半导体衬底脱水的脱水化学品，其包括：
脱水化学品，由第一化学品与第二化学品以一定比例混合而使所述脱水化学品具有于0℃至20℃之间的熔点，其中：
所述第一化学品具有低于所述环境温度的熔点；及
所述第二化学品具有高于所述第一化学品的所述熔点的熔点，且所述第一化学品及所述第二化学品在1atm下具有高于1kPa的饱和蒸汽压。
2.根据权利要求1所述的脱水化学品，其中所述脱水化学品通过第一导管在第一环境温度下供应且通过第二导管在第二环境温度下排放，且所述脱水化学品的所述熔点低于所述第一环境温度及所述第二环境温度的最小值。
3.根据权利要求2所述的脱水化学品，其中所述脱水化学品的所述熔点低于所述第一环境温度及所述第二环境温度。
4.根据权利要求1所述的脱水化学品，其中所述第一化学品包括异丙醇IPA、所述第二化学品包括叔丁醇TBA。
5.根据权利要求4所述的脱水化学品，其中异丙醇IPA在所述脱水化学品之中的比例大于5％。
6.根据权利要求1所述的脱水化学品，其中所述第一化学品包括丙酮、丙二醇单甲醚乙酸酯PGMEA及丙二醇单甲醚PGME中的至少一者。
7.一种用于使半导体结构脱水的方法，其包括：
在第一环境温度下提供半导体衬底；
预先混合第一化学品与第二化学品而得到熔点介于0℃至20℃之间的脱水化学品，其中：
所述第一化学品具有低于所述第一环境温度的熔点；及
所述第二化学品具有高于所述第一化学品的所述熔点的熔点；
经由处在第二环境温度下的第一导管输送具有第一化学品与所述第二化学品的所述脱水化学品，所述第二环境温度与所述第一环境温度相异；及
在所述半导体衬底的表面上同时施配所述第一化学品与所述第二化学品，并使所述脱水化学品凝固。
8.根据权利要求7所述的方法，其中使所述脱水化学品凝固包括冷却所述半导体衬底。
9.根据权利要求8所述的方法，其中使所述脱水化学品凝固包括将所述脱水化学品的温度降低到低于所述第一环境温度。
10.根据权利要求7所述的方法，其中所述第一化学品及所述第二化学品在所述第一环境温度及1atm下具有高于预定压力1kPa的饱和蒸汽压。
11.根据权利要求7所述的方法，其进一步包括在使所述脱水化学品凝固之后使所述脱水化学品汽化。
12.根据权利要求7所述的方法，其进一步包括在使所述脱水化学品凝固之后使所述第一化学品与所述第二化学品同时汽化。
13.根据权利要求7所述的方法，其进一步包括降低腔室内的蒸汽形态的所述脱水化学品的部分蒸汽压。
14.根据权利要求7所述的方法，其进一步包括：
检测第一环境的第一环境温度，其中在所述半导体衬底上施配所述脱水化学品之前在所述第一环境中输送所述脱水化学品；
检测第二环境的第二环境温度，其中在所述半导体衬底上施配所述脱水化学品之后在所述第二环境中输送所述脱水化学品；及
根据所述第一环境温度及所述第二环境温度调整所述脱水化学品中的所述第一化学品与所述第二化学品的混合比率。
15.一种用于使半导体结构脱水的方法，其包括：
在环境温度下提供半导体衬底；
在所述半导体衬底的表面上施配脱水化学品，其中所述脱水化学品包括：
第一化学品，其具有低于所述环境温度的熔点及在所述环境温度及1atm下高于预定压力Psv的饱和蒸汽压；及
第二化学品，其具有高于所述第一化学品的所述熔点的熔点及在所述环境温度及1atm下低于所述预定压力Psv的饱和蒸汽压；
在不于所述半导体衬底的表面上产生液态的所述第一化学品的状况下，从所述脱水化学品藉由汽化移除所述第一化学品以及一部分的第二化学品，并使剩余的所述第二化学品凝固；及
在使所述第二化学品凝固之后使所述第二化学品汽化，其中所述第一化学品的汽化速率高于所述第二化学品的汽化速率。
16.根据权利要求15所述的方法，其进一步包括：
在所述半导体衬底上形成多个鳍片；
在所述鳍片上施加氟化氢、硫酸以及过氧化氢；及
在施配脱水化学品前、及施加氟化氢、硫酸以及过氧化氢后，在所述鳍片上施加异丙醇。
17.根据权利要求15所述的方法，其进一步包括降低腔室内的蒸汽形态的所述第二化学品的部分蒸汽压。
18.根据权利要求15所述的方法，其中在所述半导体衬底的所述表面上施配所述脱水化学品期间，以第一旋转速度旋转所述半导体衬底。
19.根据权利要求18所述的方法，其中在使所述第二化学品汽化期间，以高于所述第一旋转速度的第二旋转速度旋转所述半导体衬底。
CN201911192940.4A 2018-11-28 2019-11-28 脱水化学品及用于使半导体结构脱水的方法 Active CN111243988B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862772249P 2018-11-28 2018-11-28
US62/772,249 2018-11-28
US16/678,606 2019-11-08
US16/678,606 US11004746B2 (en) 2018-11-28 2019-11-08 Method for forming a semiconductor structure using dehydrating chemical, and method for forming a semiconductor structure

Publications (2)

Publication Number Publication Date
CN111243988A CN111243988A (zh) 2020-06-05
CN111243988B true CN111243988B (zh) 2023-02-03

Family

ID=70769993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911192940.4A Active CN111243988B (zh) 2018-11-28 2019-11-28 脱水化学品及用于使半导体结构脱水的方法

Country Status (3)

Country Link
US (2) US11004746B2 (zh)
CN (1) CN111243988B (zh)
TW (1) TWI742472B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023019610A (ja) * 2021-07-29 2023-02-09 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101144051A (zh) * 2006-09-14 2008-03-19 富士胶片株式会社 基板用除水剂、使用该除水剂的除水方法及干燥方法
JP2015050414A (ja) * 2013-09-04 2015-03-16 株式会社Ｓｃｒｅｅｎホールディングス 基板乾燥装置
CN107481954A (zh) * 2016-05-24 2017-12-15 株式会社斯库林集团 基板处理装置以及基板处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010056350A2 (en) * 2008-11-14 2010-05-20 Carnegie Mellon University Methods for casting by a float process and associated appratuses
JP6076887B2 (ja) * 2013-11-29 2017-02-08 株式会社東芝 半導体装置の製造方法
JP6502206B2 (ja) * 2015-08-07 2019-04-17 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US10957529B2 (en) * 2016-11-28 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for drying wafer with gaseous fluid
KR20220050922A (ko) * 2019-08-21 2022-04-25 후지필름 일렉트로닉 머티리얼스 유.에스.에이., 아이엔씨. 표면 처리 조성물 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101144051A (zh) * 2006-09-14 2008-03-19 富士胶片株式会社 基板用除水剂、使用该除水剂的除水方法及干燥方法
JP2015050414A (ja) * 2013-09-04 2015-03-16 株式会社Ｓｃｒｅｅｎホールディングス 基板乾燥装置
CN107481954A (zh) * 2016-05-24 2017-12-15 株式会社斯库林集团 基板处理装置以及基板处理方法

Also Published As

Publication number Publication date
US20210265221A1 (en) 2021-08-26
US11004746B2 (en) 2021-05-11
TWI742472B (zh) 2021-10-11
CN111243988A (zh) 2020-06-05
US20200168508A1 (en) 2020-05-28
TW202039768A (zh) 2020-11-01

Similar Documents

Publication Publication Date Title
US10971353B2 (en) Method for dehydrating semiconductor structure and dehydrating method of the same
CN102881617B (zh) 基板处理方法及基板处理装置
US11482409B2 (en) Freezing a sacrificial material in forming a semiconductor
US20130081301A1 (en) Stiction-free drying of high aspect ratio devices
JP2021009988A (ja) 基板処理方法および基板処理装置
KR102389768B1 (ko) 기판 처리 방법 및 기판 처리 장치
CN111243988B (zh) 脱水化学品及用于使半导体结构脱水的方法
US20050279381A1 (en) Method for cleaning microstructure
US20210210341A1 (en) Sublimation in forming a semiconductor
KR102152911B1 (ko) 기판 세정 조성물, 기판 처리 방법 및 기판 처리 장치
US20220307130A1 (en) Substrate treating method
US11791152B2 (en) Residue removal during semiconductor device formation
US20220310406A1 (en) Semiconductor device forming method and substrate processing apparatus
KR102682999B1 (ko) 기판 처리 방법
TWI839737B (zh) 基板處理方法及基板處理裝置及處理液
WO2024048269A1 (ja) 基板処理方法、および基板処理装置
WO2023176824A1 (ja) 基板処理方法と処理液評価方法
TW202418385A (zh) 基板處理方法、及基板處理裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant