CN111243503B - 一种像素电路、显示装置和像素电路的驱动方法 - Google Patents

Abstract

本发明实施例涉及显示技术领域，公开了一种像素电路、显示装置和像素电路的驱动方法。像素电路包括：第一晶体管的控制端与扫描线连接，第一晶体管的第一端与数据线连接，第一晶体管的第二端连接输出节点；存储器件的第一端与输出节点连接，存储器件的第二端与电源电压和第三晶体管的第一端连接；第二晶体管的控制端与输出节点连接，第二晶体管的第一端与第三晶体管的第二端连接，第二晶体管的第二端与发光器件的阳极连接；第三晶体管的控制端与控制线连接；第四晶体管的控制端与第一晶体管的控制端连接，第四晶体管并联于发光器件的阳极和阴极。使得在像素电路的存储电容不变的情况下，提高了像素电路的发光亮度的控制。

Description

一种像素电路、显示装置和像素电路的驱动方法

技术领域

本发明实施例涉及显示领域，特别涉及一种像素电路、显示装置和像素电路的驱动方法。

背景技术

有机发光二极管(Organic Light-Emitting Diode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视觉和可制作在柔性衬底上等特点而被越来越多地应用于高性能显示领域当中。OLED按照驱动方式可分为PMOLED(Passive matrix organiclight-emitting diode，无源矩阵有机发光二极管)和AMOLED(Active-matrix organiclight-emitting diode，有源矩阵有机发光二极管)。随着平板显示技术的迅猛发展，特别是AMOLED显示屏开始在高端手机、电视等电子显示产品中得到广泛的应用。Micro LED作为新一代显示技术，比现有的OLED技术亮度更高、发光效率更好、但功耗更低。Micro LED作为未来显示的一种解决方案也已成为显示领域研发的热点。

然而，发明人发现现有技术中至少存在如下问题：在高端的显示产品中像素驱动电路一般是采用主动阵列，然而主流的主动驱动阵列电路都是模拟信号驱动的，存在电路功耗高、信号容易受到干扰，对驱动器件一致性或者补偿电路的高度依赖等问题。数字驱动的像素电路具有功耗低，信号不易受干扰，对于驱动器件一致性的容忍度高等优点。由于高像素密度的显示产品中像素尺寸较小，因此，在数字驱动电路中像素设计时的存储电容过小，驱动器件的驱动电压不能保持的问题，导致像素电路的亮度不均一。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明实施方式的目的在于提供一种像素电路、显示装置和像素电路的驱动方法，使得在像素电路的存储电容不变的情况下，通过控制线传输的驱动信号控制发光器件的亮度，提高了像素电路的发光亮度的控制。

为解决上述技术问题，本发明的实施方式提供了一种像素电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、存储器件和发光器件；

第一晶体管的控制端与扫描线连接，第一晶体管的第一端与数据线连接，第一晶体管的第二端连接输出节点；存储器件的第一端与输出节点连接，存储器件的第二端与电源电压和第三晶体管的第一端连接；

第二晶体管的控制端与输出节点连接，第二晶体管的第一端与第三晶体管的第二端连接，第二晶体管的第二端与发光器件的阳极连接；第三晶体管的控制端与控制线连接；第四晶体管的控制端与第一晶体管的控制端连接，第四晶体管的第一端与发光器件的阳极连接，第四晶体管的第二端与发光器件的阴极连接并接地。

本发明的实施方式还提供了一种显示装置，包括上述的像素电路。

本发明的实施方式还提供了一种像素电路的驱动方法，应用于上述的像素电路，该像素电路的驱动方法包括：

第一晶体管在扫描线输出的第一电压信号的控制下处于导通状态，第四晶体管在扫描线输出的第一电压信号的控制下处于导通状态；

第一晶体管将数据线输出的数据信号传输至存储器件；

第一晶体管在扫描线输出的第二电压信号的作用下处于关闭状态，第四晶体管在扫描线输出的第二电压信号的作用下处于关闭状态；

第二晶体管在存储器件的输出电压信号控制下处于导通状态，通过控制线传输驱动信号至第三晶体管，第三晶体管根据驱动信号驱动发光器件；或者，第二晶体管在存储器件的输出电压信号控制下处于关闭状态；

其中，驱动信号包括驱动电流和驱动电压。

本发明实施方式相对于现有技术而言，在像素电路中设置与控制线连接的第三晶体管，接收控制线输出的驱动信号，在驱动信号的作用下驱动发光器件，使得发光器件在驱动信号的控制下进行发光，使得像素电路中发光器件的亮度可控，且在像素电路中存储器件的存储容量一定的情况下实现对发光器件的亮度的调节，另外，该像素电路进行驱动的过程中，第一晶体管的状态与第四晶体管的状态相同，使得发光器件在数据线输出的数据信号传输至存储器件的过程中，发光器件不受驱动信号的驱动作用，发光器件不发光，提高了像素电路亮度均一性的控制，提高用户体验。

另外，第一晶体管、第二晶体管和第四晶体管为开关管，第三晶体管为驱动管。

该实施方式中，第一晶体管和第四晶体管的控制端连接在同一扫描线，使得在第一晶体管处于导通状态时，第四晶体管处于导通状态，保证在数据线传输数据信号的过程中发光器件不发光，提高了对发光器件的亮度的控制。

另外，若第三晶体管为薄膜晶体管；第三晶体管的第一端为源极，第三晶体管的第二端为漏极。

另外，发光器件为有机发光二极管。

该实施方式中，有机发光二极管提高了发光器件的发光效果，进一步提高用户体验。

另外，第四晶体管在扫描线输出的第一电压信号的控制下处于导通状态，则发光器件处于熄灭状态。

另外，驱动信号用于控制发光器件的亮度。

另外，若数据信号控制存储器件放电；第一晶体管将数据线输出的数据信号传输至存储器件之后，像素电路的驱动方法还包括：存储器件在数据信号的控制下放电，确定第二晶体管的控制端为低电压信号后存储器件停止放电。

另外，若数据信号控制存储器件充电；第一晶体管将数据线输出的数据信号传输至存储器件之后，像素电路的驱动方法还包括：存储器件在数据信号的控制下充电，确定第二晶体管的控制端为高电压信号后存储器件停止充电。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1是本发明第一实施方式中像素电路的结构示意图；

图2是本发明第二实施方式中像素电路的电路图；

图3是本发明第二实施方式中像素电路在一个子帧中的时序图；

图4是本发明第三实施方式中弘像素电路的驱动方法的流程图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

本发明的第一实施方式涉及一种像素电路。其结构如图1所示，包括：第一晶体管10、第二晶体管20、第三晶体管30、第四晶体管40、存储器件50和发光器件60。

第一晶体管10的控制端与扫描线连接，第一晶体管10的第一端与数据线连接，第一晶体管20的第二端连接输出节点；存储器件50的第一端与输出节点连接，存储器件50的第二端与电源电压和第三晶体管30的第一端连接；第二晶体管20的控制端与输出节点连接，第二晶体管20的第一端与第三晶体管30的第二端连接，第二晶体管20的第二端与发光器件60的阳极连接；第三晶体管30的控制端与控制线连接；第四晶体管的控制端与第一晶体管10的控制端连接，第四晶体管的第一端与发光器件60的阳极连接，第四晶体管的第二端与发光器件60的阴极连接并接地。

具体地说，图示1的像素电路中，第一晶体管10、第二晶体管20和第四晶体管为开关管，第三晶体管30为驱动管。一个具体实现中，设置第一晶体管10、第二晶体管20、第三晶体管30和第四晶体管40为相同类型的晶体管，例如，像素电路中的四个晶体管均为P型薄膜晶体管，需要说明的是，本实施方式中以P型薄膜晶体管为示例性的说明，具体不做限制。另外，本实施方式中发光器件60可以是现有技术中包括LED或OLED在内的多种电流驱动发光器件60，也可为其他类型的发光器件60，本实施方式中以OLED为例说明像素电路的工作原理，具体的实施细节可根据实际使用的发光器件60适应性调整，此处不做限制。

其中，第一晶体管10的控制端和第四晶体管40的控制端连接在同一扫描线，设置第一晶体管10和第四晶体管40为相同的类型，使得第一晶体管10和第四晶体管40在扫描线输出的电压信号的作用下处于相同的状态。如图1中各开关管的具体连接方式为：以P型薄膜晶体管为例，第一晶体管10的控制端与扫描线连接，栅极连接扫描线，源极或漏极连接数据线均可，此处不做具体限制；第二晶体管20的栅极与输出节点连接，源极或漏极连接发光器件60的阳极均可，具体不做限定；第四晶体管的栅极连接扫描线，源极和漏极并联连接在发光器件60的阳极和阴极。第三晶体管30作为驱动管，栅极和控制线连接，源极与电源电压连接，漏极与第二晶体管20的源极或漏极连接，在整个像素电路驱动过程中，控制线传输驱动信号至第三晶体管30，使第三晶体管30始终处于导通状态。

一个具体实现中，以图1中的像素电路结构为例，第三晶体管30为P型薄膜晶体管，数字信号“1”，数据写入阶段：扫描线输出的电压信号为低电压信号，第一晶体管10和第四晶体管均处于导通状态，数据线传输的数据信号至存储器件50，存储器件50放电至输出节点的电压为低电压，并将数据信号存储于存储器件50中，第二晶体管20在输出节点的低电压的控制下处于导通状态，并且T4导通，可以使OLED阴极和阳极短接，可以避免由于漏电流导致的OLED发光，提高OLED的亮度均一性；发光阶段：扫描线输出的电压信号为高电压信号，第一晶体管10和第四晶体管均处于关闭状态，由于第二晶体管20处于导通状态，第三晶体管30接收控制线传输的驱动信号并通过第二晶体管20将驱动信号传输至发光器件60，控制发光器件60的亮度。

数字信号“0”，数据写入阶段，数据线传输的数据信号至存储器，存储器件50充电至输出节点的电压为高电压，并将数据信息存储于存储器件50中，第二晶体管20在输出节点的高电压的控制下处于关闭状态；发光阶段：扫描线输出电压信号为高电压信号，第一晶体管10和第四晶体管均处于关闭状态，数据信号使存储器件50进行充电使输出节点为高电压使得第二晶体管20处于关闭状态，控制线传输的驱动信号不能传输至发光器件60，发光器件60处于熄灭状态。

需要说明的是，本实施方式中第三晶体管30是驱动管，第三晶体管30的控制端与控制线连接，控制线传输驱动信号，在发光阶段控制发光器件60的亮度，使得像素电路在存储电容40的容量有限的情况下实现对发光器件60亮度均一性的控制，这种通过控制端输出的驱动信号控制发光器件60的亮度的方式，提高用户体验。

需要说明的是，以上仅为举例说明，并不对本发明的技术方案构成限定。

相对于现有技术而言，在像素电路中设置与控制线连接的第三晶体管，接收控制线输出的驱动信号，在驱动信号的作用下驱动发光器件，使得发光器件在驱动信号的控制下进行发光，使得像素电路中发光器件的亮度可控，且在像素电路中存储器件的存储容量一定的情况下实现对发光器件的亮度的调节，另外，该像素电路进行驱动的过程中，第一晶体管的状态与第四晶体管的状态相同，使得发光器件在数据线输出的数据信号传输至存储器件的过程中，发光器件不受驱动信号的驱动作用，发光器件不发光，提高了像素电路亮度均一性的控制，提高用户体验。

本发明的第二实施方式涉及一种像素电路，第二实施方式与第一实施方式大致相同，主要区别之处在于：本发明第二实施方式中给出了具体的像素电路的结构，如图2所示。

需要说明的是，图示2中的第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4均以P型薄膜半导体为示例设计像素电路。发光器件为OLED，存储器件为电容元件C1。

一个具体实现中，在一个子帧时间段，具体为将一帧画面在时间上分成多个子帧，每个子帧对应各自的扫描时间，在扫描阶段先进行数据写入再通过驱动晶体管控制发光器件的亮度。如图3所示数字信号为“1”时一个子帧时间段中的电压变化示意，在一个子帧时间段中，图示3中的SEL表示扫描线输出的电压信号，DATA表示写入的数据。在数字信号“1”的状态时，扫描线传输低电压信号至第一晶体管T1，第一晶体管T1处于导通状态，数据线传输数据信号至存储电容C1，DATA信号控制C1放电至图示中A点的电压降低，数据信号存储于存储电容C1中，发光阶段，扫描线传输高电压信号至第一晶体管T1，第一晶体管T1处于关闭状态，A点电压为低电压，第二晶体管处于导通的状态，第三晶体管的控制端接收的电压信号恒等于控制端传输的控制信号，第三晶体管T3处于导通状态，Vctrl输出的驱动信号通过第三晶体管T3控制发光器件的亮度。

其中，驱动信号用于控制发光器件的亮度。

具体地说，图2所示的电路中第三晶体管工作在饱和区，且第三晶体管T3栅极和源极之间的电压Vgs与电源电压VDD和Vctrl相关，其中，VDD是预设置，Vctrl用于控制发光器件的亮度，可保证整个控制面板上的像素电路的亮度的均一性。

值得一提的是，在像素电路中每个子帧的时间可以是不相同的，例如，像素电路在显示一帧画面时，该帧画面在时间上会被分成多个子帧，每个子帧完成扫描的时间分别是1t、1/2t、1/4t、1/8t…，t表示该帧画面的全部扫描时间，一个具体实现中，该帧画面的灰阶达到256时，需要8个子帧，第8个子帧的时间为1/128t。

需要说明的是，本实施方式中的第一晶体管、第二晶体管和第四晶体管作为开关管为同一类型的开关管，则可采用低温多晶硅技术(LTPS，Low Temperature Poly-silicon)工艺制作的像素电路，降低了像素电路的工艺制作难度，实现数字驱动像素电路，提高像素电路的显示效果。若选择设置不同类型的开关管，如，第一晶体管和第四晶体管采用不同类型的晶体管，第一晶体管为P型薄膜晶体管，第四晶体管为N型薄膜晶体管，则第一晶体管和第四晶体管分别连接不同的扫描信号，其中，第一晶体管的控制端连接的扫描信号输出的电压信号与第四晶体管的控制端连接的扫描信号输出的电压信号值相反，如，第一晶体管的控制端接收到的高电压信号，同时第四晶体管的控制端接收到低电压信号。

需要说明的是，以上仅为举例说明，并不对本发明的技术方案构成限定。

本发明的第三实施方式涉及像素电路的驱动方法，应用于上述第一或第二实施方式中的像素电路，其方法的流程如图4所示，包括如下实施步骤：

步骤301：第一晶体管在扫描线输出的第一电压信号的控制下处于导通状态，第四晶体管在扫描线输出的第一电压信号的控制下处于导通状态。

具体地说，第一电压需要根据像素电路中的第一晶体管的类型设置，此处仅是说明第一电压信号控制第一晶体管处于对应的状态，具体根据像素电路中的器件设置，此处不做限制。

步骤302：第一晶体管将数据线输出的数据信号传输至存储器件。

具体地说，第一晶体管将数据线输出的数据信号传输至存储电容的过程中，数据信号包含数字信息，且数据信号控制存储电容进行充电或放电，在充电或放电执行完成之后，控制第一晶体管关闭。

需要说明的是，第一晶体管将数据线输出的数据信号传输至存储电容的过程中，第三晶体管的控制线输出的控制信号下处于关闭状态，发光器件处于熄灭状态。也就是说在数据写入阶段，发光器件不发光。

步骤303：第一晶体管在扫描线输出的第二电压信号的作用下处于关闭状态，第四晶体管在扫描线输出的第二电压信号的作用下处于关闭状态。

步骤304：判断数据信号是否控制存储电容放电，若为是，执行步骤305，否则，执行步骤306。

步骤305：第二晶体管在存储器件的输出电压信号控制下处于导通状态，通过控制线传输驱动信号至第三晶体管，第三晶体管根据驱动信号驱动发光器件。

一个具体实现中，存储电容在数据信号控制下放电，确定第二晶体管的控制端为低电压信号后存储电容停止放电。

需要说明的是，第三晶体管根据驱动信号驱动发光器件发光，确定第二晶体管处于导通状态，第四晶体管处于关闭状态。具体为：第二晶体管在存储器件的输出电压的控制下处于导通状态，第四晶体管在存储器件的输出电压的控制下处于关闭状态；第三晶体管在控制线输出的驱动信号的作用下处于导通状态，第三晶体管接收所述控制线输出的驱动信号，根据驱动信号控制发光器件。

步骤306：第二晶体管在存储器件的输出电压信号控制下处于关闭状态。

其中，驱动信号包括驱动电流和驱动电压。

具体地说，存储电容在数据信号控制下充电，确定第二晶体管的控制端为高电压信号后存储电容停止充电。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包括相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。

不难发现，本实施方式为与第一或第二实施方式相对应的驱动方法实施例，本实施方式可与第一或第二实施方式互相配合实施。第一或第二实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一或第二实施方式中。

本发明第四实施方式涉及一种显示装置，包括上述第一或第二实施方式中的像素电路。

具体地说，显示装置上的像素电路均设置在控制面板上，具体像素电路的排列设置方式不做具体限制，显示装置中包括至少一个的像素电路，用于显示装置进行显示。

一个具体实现中，以图2中的像素电路为例，第三晶体管T3与电源电压VDD连接，则第三晶体管的栅极和源极之间的驱动电压表示为：Vgs＝VDD-Vctrl；其中，Vgs表示第三晶体管的驱动电压，VDD表示电源电压，Vctrl表示控制端传输的电压值。具体实现中，通过对像素电路中版图设计，将因版图设计中线路布局或像素电路结构布局对VDD和Vctrl的影响降低，保证在显示装置中的控制板上的像素电路的亮度均一性。

不难发现，本实施方式为与第一或第二实施方式相对应的装置实施例，本实施方式可与第一或第二实施方式互相配合实施。第一或第二实施方式中提到的相关技术细节在本实施方式中依然有效，为了减少重复，这里不再赘述。相应地，本实施方式中提到的相关技术细节也可应用在第一或第二实施方式中。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims (10)

1.一种像素电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、存储器件和发光器件；

所述第一晶体管的控制端与扫描线连接，所述第一晶体管的第一端与数据线连接，所述第一晶体管的第二端连接输出节点；所述存储器件的第一端与所述输出节点连接，所述存储器件的第二端与电源电压和所述第三晶体管的第一端连接；

所述第二晶体管的控制端与所述输出节点连接，所述第二晶体管的第一端与所述第三晶体管的第二端连接，所述第二晶体管的第二端与所述发光器件的阳极连接；所述第三晶体管的控制端与控制线连接；所述第四晶体管的控制端与所述第一晶体管的控制端连接，所述第四晶体管的第一端与所述发光器件的阳极连接，所述第四晶体管的第二端与所述发光器件的阴极连接并接地；

所述第一晶体管、第二晶体管和所述第四晶体管为开关管；

所述第二晶体管的控制端与所述存储器件的第一端连接；

所述第三晶体管的控制端通过所述第二晶体管传输所述控制线传输的驱动信号，在发光阶段控制发光器件的亮度。

2.根据权利要求1所述的像素电路，其特征在于，所述第三晶体管为驱动管。

3.根据权利要求1至2中任一项所述的像素电路，其特征在于，若所述第三晶体管为薄膜晶体管；

所述第三晶体管的第一端为源极，所述第三晶体管的第二端为漏极。

4.根据权利要求3所述的像素电路，其特征在于，所述发光器件为有机发光二极管。

5.一种显示装置，其特征在于，包括如上述权利要求1-4任一项所述的像素电路。

6.一种像素电路的驱动方法，应用于如权利要求1-4任一项所述的像素电路，其特征在于，所述像素电路的驱动方式包括：

所述第一晶体管在所述扫描线输出的第一电压信号的控制下处于导通状态，所述第四晶体管在所述扫描线输出的所述第一电压信号的控制下处于导通状态；

所述第一晶体管将数据线输出的数据信号传输至存储器件；

所述第一晶体管在所述扫描线输出的第二电压信号的作用下处于关闭状态，所述第四晶体管在所述扫描线输出的第二电压信号的作用下处于关闭状态；

所述第二晶体管在所述存储器件的输出电压信号控制下处于导通状态，通过控制线传输驱动信号至所述第三晶体管，所述第三晶体管根据所述驱动信号驱动所述发光器件；或者，所述第二晶体管在所述存储器件的输出电压信号控制下处于关闭状态；

其中，所述驱动信号包括驱动电流和驱动电压。

7.根据权利要求6所述的像素电路的驱动方法，其特征在于，所述第四晶体管在所述扫描线输出的所述第一电压信号的控制下处于导通状态，则所述发光器件处于熄灭状态。

8.根据权利要求6所述的像素电路的驱动方法，其特征在于，所述驱动信号用于控制所述发光器件的亮度。

9.根据权利要求6-8任一项所述的像素电路的驱动方法，其特征在于，若所述数据信号控制所述存储器件放电；

所述第一晶体管将数据线输出的数据信号传输至存储器件之后，所述像素电路的驱动方法还包括：

所述存储器件在所述数据信号的控制下放电，确定所述第二晶体管的控制端为低电压信号后所述存储器件停止放电。

10.根据权利要求6-8任一项所述的像素电路的驱动方法，其特征在于，若所述数据信号控制所述存储器件充电；

所述第一晶体管将数据线输出的数据信号传输至存储器件之后，所述像素电路的驱动方法还包括：

所述存储器件在所述数据信号的控制下充电，确定所述第二晶体管的控制端为高电压信号后所述存储器件停止充电。

Images