CN112102784A - 一种像素驱动电路及其制作方法、显示装置 - Google Patents
一种像素驱动电路及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN112102784A CN112102784A CN202011058006.6A CN202011058006A CN112102784A CN 112102784 A CN112102784 A CN 112102784A CN 202011058006 A CN202011058006 A CN 202011058006A CN 112102784 A CN112102784 A CN 112102784A
- Authority
- CN
- China
- Prior art keywords
- circuit
- sub
- control
- transistor
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0435—Change or adaptation of the frame rate of the video stream
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明提供一种像素驱动电路及其制作方法、显示装置,涉及显示技术领域,为解决像素驱动电路中由于驱动晶体管的阈值电压漂移,对显示装置的显示质量产生影响的问题。所述像素驱动电路中,耦合子电路的第一端与驱动子电路的控制端电连接;第二补偿子电路分别与第一控制端、耦合子电路的第二端和第一电平信号输入端电连接;用于在第一控制端的控制下,控制导通或断开耦合子电路的第二端与第一电平信号输入端之间的连接。本发明提供的像素驱动电路用于驱动发光元件发光。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种像素驱动电路及其制作方法、显示装置。
背景技术
AMOLED(Active Matrix Organic Light-Emitting Diode,有源矩阵有机发光二极管)显示器具有对比度高,色彩艳丽,能够单独控制每个像素等优点,是目前受到广泛关注的一种显示器件。
AMOLED显示器包括矩阵式排布的多个像素,驱动和控制每个像素进行灰阶的显示依赖于像素内部的像素驱动电路,该像素驱动电路主要包括:开关管、电容、OLED(OrganicLight-Emitting Diode,有机发光二极管)发光元件,以及驱动晶体管。工作时,各像素中的驱动晶体管驱动对应的OLED发光元件发光,以实现AMOLED显示器的自发光功能。但是,AMOLED显示器包括的各驱动晶体管存在阈值电压漂移;工作时,驱动晶体管的阈值电压会对发光器件的工作电流产生影响,进而影响显示器的显示质量。
发明内容
本发明的目的在于提供一种像素驱动电路及其制作方法、显示装置,用于解决像素驱动电路中由于驱动晶体管的阈值电压漂移,对显示装置的显示质量产生影响的问题。
为了实现上述目的,本发明提供如下技术方案:
本发明的第一方面提供一种像素驱动电路,用于驱动发光元件发光,包括:
第一存储子电路,所述第一存储子电路的第一端与第一电平信号输入端电连接;
驱动子电路,所述驱动子电路的控制端与所述第一存储子电路的第二端电连接,所述驱动子电路的第二端与所述发光元件电连接;
电源控制子电路,分别与第一控制端、所述第一电平信号输入端和所述驱动子电路的第一端电连接;
数据写入子电路,分别与第二控制端、数据信号输入端和所述驱动子电路的第一端电连接;
第一补偿子电路,分别与第二控制端、所述驱动子电路的第二端和所述驱动子电路的控制端电连接;
第一复位子电路,分别与复位控制端、初始化信号输入端和所述驱动子电路的控制端电连接;
耦合子电路,所述耦合子电路的第一端与所述驱动子电路的控制端电连接;
第二补偿子电路,分别与第一控制端、所述耦合子电路的第二端和所述第一电平信号输入端电连接;用于在所述第一控制端的控制下,控制导通或断开所述耦合子电路的第二端与所述第一电平信号输入端之间的连接。
可选的,所述像素驱动电路还包括:
第二存储子电路,所述第二存储子电路的第一端与所述第一电平信号输入端电连接;
存储控制子电路,分别与存储控制端、所述第二存储子电路的第二端和所述驱动子电路的控制端电连接;用于在所述存储控制端的控制下,控制导通或断开所述第二存储子电路的第二端与所述驱动子电路的控制端之间的连接。
可选的,所述像素驱动电路还包括:
第二复位子电路,分别与复位控制端、初始化信号输入端和所述耦合子电路的第二端电连接;用于在所述复位控制端的控制下,控制导通或断开所述初始化信号输入端与所述耦合子电路的第二端之间的连接。
可选的,所述像素驱动电路还包括发光控制子电路;所述驱动子电路的第二端通过所述发光控制子电路与所述发光元件电连接;
所述发光控制子电路分别与第一控制端、所述驱动子电路的第二端和所述发光元件电连接;用于在所述第一控制端的控制下,控制导通或断开所述驱动子电路的第二端与所述发光元件之间的连接。
可选的,所述像素驱动电路还包括:
第三复位子电路,分别与第二控制端、初始化信号输入端和所述发光元件电连接;用于在所述第二控制端的控制下,控制导通或断开所述初始化信号输入端和与所述发光元件之间的连接。
可选的,所述第一复位子电路、所述第一补偿子电路和所述存储控制子电路中的一个或多个采用氧化物晶体管实现。
可选的,所述第一存储子电路包括第一存储电容,所述第一存储电容的第一端与所述第一电平信号输入端电连接;
所述驱动子电路包括第三晶体管,所述第三晶体管的栅极与所述第一存储电容的第二端电连接,所述第三晶体管的第二极与所述发光元件电连接;
所述第一复位子电路包括第一晶体管,所述第一晶体管的栅极与所述复位控制端电连接,所述第一晶体管的第一极与所述初始化信号输入端电连接,所述第一晶体管的第二极与所述第三晶体管的栅极电连接;
所述第一补偿子电路包括第二晶体管,所述第二晶体管的第一极与所述第二控制端电连接,所述第二晶体管的第一极与所述第三晶体管的第二极电连接,所述第二晶体管的第二极与所述第三晶体管的栅极电连接;
所述数据写入子电路包括第四晶体管,所述第四晶体管的栅极与所述第二控制端电连接,所述第四晶体管的第一极与所述数据信号输入端电连接,所述第四晶体管的第二极与所述第三晶体管的第一极电连接;
所述电源控制子电路包括第五晶体管,所述第五晶体管的栅极与所述第一控制端电连接,所述第五晶体管的第一极与所述第一电平信号输入端电连接,所述第五晶体管的第二极与所述第三晶体管的第一极电连接;
所述耦合子电路包括耦合电容,所述耦合电容的第一端与所述第三晶体管的栅极电连接;
所述第二补偿子电路包括第九晶体管,所述第九晶体管的栅极与所述第一控制端电连接,所述第九晶体管的第一极与所述第一电平信号输入端电连接,所述第九晶体管的第二极与所述耦合电容的第二端电连接。
可选的,所述第二复位子电路包括第八晶体管,所述第八晶体管的栅极与所述复位控制端电连接,所述第八晶体管的第一极与所述初始化信号输入端电连接,所述第八晶体管的第二极与所述耦合电容的第二端电连接。
可选的,所述第二存储子电路包括第二存储电容,所述第二存储电容的第一端与所述第一电平信号输入端电连接;
所述存储控制子电路包括第十晶体管,所述第十晶体管的栅极与所述存储控制端电连接,所述第十晶体管的第一极与所述第二存储电容的第二端电连接,所述第十晶体管的第二极与所述驱动子电路的控制端电连接。
可选的,所述发光控制子电路包括第六晶体管,所述第六晶体管的栅极与所述第一控制端电连接,所述第六晶体管的第一极与所述驱动子电路的第二端电连接,所述第六晶体管的第二极与所述发光元件电连接。
可选的,所述第三复位子电路包括第七晶体管,所述第七晶体管的栅极与所述第二控制端电连接,所述第七晶体管的第一极与所述初始化信号输入端电连接,所述第七晶体管的第二极与所述发光元件电连接。
基于上述像素驱动电路的技术方案,本发明的第二方面提供一种显示装置,包括上述像素驱动电路。
基于上述像素驱动电路的技术方案,本发明的第三方面提供一种像素驱动电路的驱动方法,用于驱动上述像素驱动电路,所述驱动方法包括:在每一显示周期,
在复位阶段,在复位控制端的控制下,第一复位子电路控制导通初始化信号输入端与驱动子电路的控制端之间的连接,对所述驱动子电路的控制端进行复位;
在补偿阶段,在所述复位控制端的控制下,第一复位子电路控制断开初始化信号输入端与驱动子电路的控制端之间的连接;在第二控制端的控制下,第一补偿子电路控制导通所述驱动子电路的第二端与所述驱动子电路的控制端之间的连接;所述数据信号输入端输入数据信号,在第二控制端的控制下,数据写入子电路控制导通数据信号输入端与驱动子电路的第一端之间的连接;将所述驱动子电路的控制端的电位补偿至Vdata+Vth,其中Vth为所述驱动子电路对应的阈值电压,Vdata为数据信号的电压值;
在发光阶段,在第二控制端的控制下,第一补偿子电路控制断开所述驱动子电路的第二端与所述驱动子电路的控制端之间的连接;在第二控制端的控制下,数据写入子电路控制断开数据信号输入端与驱动子电路的第一端之间的连接;所述第一电平信号输入端输入第一电平信号,在第一控制端的控制下,电源控制子电路控制导通第一电平信号输入端与所述驱动子电路的第一端之间的连接;在第一控制端的控制下,第二补偿子电路控制导通所述第一电平信号输入端与耦合子电路的第二端之间的连接;使所述驱动子电路的控制端的电位变为Vdata+Vth+Vd-V1,其中V1为耦合子电路的第二端的初始电压,Vd为所述第一电平信号的电压值,使所述驱动子电路驱动发光元件发光。
可选的,所述像素驱动电路应用于显示装置,当所述像素驱动电路还包括第二存储子电路和存储控制子电路时,所述驱动方法还包括:
当所述显示装置处于第一工作频率时,在存储控制端的控制下,所述存储控制子电路控制断开第二存储子电路的第二端与驱动子电路的控制端之间的连接;
当所述显示装置处于第二工作频率时,在存储控制端的控制下,所述存储控制子电路控制导通第二存储子电路的第二端与驱动子电路的控制端之间的连接;
所述第二工作频率小于所述第一工作频率。
可选的,当所述像素驱动电路还包括第二复位子电路时,所述驱动方法还包括:
在所述复位阶段,在复位控制端的控制下,所述第二复位子电路控制导通所述初始化信号输入端与所述耦合子电路的第二端之间的连接;
在所述补偿阶段和所述发光阶段,在所述复位控制端的控制下,所述第二复位子电路控制断开所述初始化信号输入端与所述耦合子电路的第二端之间的连接。
本发明提供的技术方案中,能够对驱动子电路对应的阈值电压Vth和第一电平信号的电压值Vd均进行补偿,消除了Vth漂移和由于IR Drop引起的Vd变化对驱动电流I的影响,有效提升了显示装置的显示质量。
附图说明
此处所说明的附图用来提供对本发明的进一步理解,构成本发明的一部分,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明实施例提供的像素驱动电路的第一基本结构示意图;
图2为本发明实施例提供的像素驱动电路的第二基本结构示意图;
图3为本发明实施例提供的像素驱动电路的第三基本结构示意图;
图4为本发明实施例提供的像素驱动电路的第四基本结构示意图;
图5为本发明实施例提供的像素驱动电路的第五基本结构示意图;
图6为本发明实施例提供的像素驱动电路的第一具体结构示意图;
图7为图6对应的工作时序图;
图8为图6在复位阶段的工作示意图;
图9为图6在补偿阶段的工作示意图;
图10为图6在发光阶段的工作示意图;
图11为本发明实施例提供的像素驱动电路的第二具体结构示意图;
图12为图11对应的工作时序图;
图13为本发明实施例提供的像素驱动电路的第三具体结构示意图;
图14为图13处于高频工作状态的工作示意图;
图15为图13处于低频工作状态的工作示意图;
图16为图13在复位阶段的工作示意图;
图17为图13在补偿阶段的工作示意图;
图18为图13在发光阶段的工作示意图;
图19为高灰阶显示时本申请与相关技术第一电平信号与电流变化率的对应关系;
图20为低灰阶显示时本申请与相关技术第一电平信号与电流变化率的对应关系;
图21为高灰阶显示时高刷新频率下充电率比较示意图;
图22为低灰阶显示时高刷新频率下充电率比较示意图;
图23为低灰阶显示时低刷新频率下电压变化率比较示意图。
具体实施方式
为了进一步说明本发明实施例提供的像素驱动电路及其制作方法、显示装置,下面结合说明书附图进行详细描述。
请参阅图1,本发明实施例提供一种像素驱动电路,用于驱动发光元件14发光,包括:
第一存储子电路1,所述第一存储子电路1的第一端与第一电平信号输入端VDD电连接;
驱动子电路2,所述驱动子电路2的控制端与所述第一存储子电路1的第二端电连接,所述驱动子电路2的第二端与所述发光元件14电连接;
电源控制子电路3,分别与第一控制端EM、所述第一电平信号输入端VDD和所述驱动子电路2的第一端电连接;
数据写入子电路4,分别与第二控制端G1、数据信号输入端DAT和所述驱动子电路2的第一端电连接;
第一补偿子电路5,分别与第二控制端G1、所述驱动子电路2的第二端和所述驱动子电路2的控制端电连接;
第一复位子电路6,分别与复位控制端RES1、初始化信号输入端Iint和所述驱动子电路2的控制端电连接;
耦合子电路7,所述耦合子电路7的第一端与所述驱动子电路2的控制端电连接;
第二补偿子电路8,分别与第一控制端EM、所述耦合子电路7的第二端和所述第一电平信号输入端VDD电连接;用于在所述第一控制端EM的控制下,控制导通或断开所述耦合子电路7的第二端与所述第一电平信号输入端VDD之间的连接。
示例性的,所述第一电平信号输入端VDD输入的第一电平信号包括正电源信号。
示例性的,所述发光元件14包括OLED发光元件,所述发光元件14的阳极与所述驱动子电路2的第二端电连接,所述发光元件14的阴极与第二电平信号输入端VSS电连接,该第二电平信号输入端输入的第二电平信号包括负电源信号。
请参阅图1、图6~10,上述像素驱动电路在一个驱动周期的工作过程为:
在复位阶段P1,所述初始化信号输入端Iint输入初始化信号,该初始化信号的电压为Vinit,所述复位控制端RES1输入的复位控制信号处于有效电平,在复位控制端RES1的控制下,第一复位子电路6控制导通初始化信号输入端Iint与驱动子电路2的控制端(即N1节点)之间的连接,将所述驱动子电路2的控制端的电位变为Vinit,实现对所述驱动子电路2的控制端的复位。
在补偿阶段P2,所述复位控制端RES1输入的复位控制信号处于非有效电平,在所述复位控制端RES1的控制下,第一复位子电路6控制断开初始化信号输入端Iint与驱动子电路2的控制端之间的连接;所述第二控制端G1输入的第二控制信号处于有效电平,在第二控制端G1的控制下,第一补偿子电路5控制导通所述驱动子电路2的第二端与所述驱动子电路2的控制端之间的连接;所述数据信号输入端DAT输入数据信号,在第二控制端G1的控制下,数据写入子电路4控制导通数据信号输入端DAT与驱动子电路2的第一端之间的连接;在所述补偿时段,所述驱动子电路2形成为二极管结构,数据信号Vdata经过所述数据写入子电路4和所述驱动子电路2传输至所述驱动子电路2的控制端,实现对驱动子电路2的阈值电压补偿,当补偿的时间足够长时,将所述驱动子电路2的控制端的电位补偿至Vdata+Vth,其中Vth为所述驱动子电路2对应的阈值电压;Vdata代表数据信号电压值。
在发光阶段P3,所述第二控制端G1输入的第二控制信号处于非有效电平,在第二控制端G1的控制下,第一补偿子电路5控制断开所述驱动子电路2的第二端与所述驱动子电路2的控制端之间的连接;所述第二控制端G1输入的第二控制信号处于非有效电平,在第二控制端G1的控制下,数据写入子电路4控制断开数据信号输入端DAT与驱动子电路2的第一端之间的连接;所述第一电平信号输入端VDD输入第一电平信号,所述第一控制端EM输入的第一控制信号处于有效电平,在第一控制端EM的控制下,电源控制子电路3控制导通第一电平信号输入端VDD与所述驱动子电路2的第一端之间的连接,将所述驱动子电路2的第一端的电压变为Vd;在第一控制端EM的控制下,第二补偿子电路8控制导通所述第一电平信号输入端VDD与耦合子电路7的第二端(即N2节点)之间的连接,使N2节点的电压由初始电压V1变为Vd,即N2节点的电压变化量为Vd-V1;在所述耦合子电路7的自举作用下,所述驱动子电路2的控制端的电压变为Vdata+Vth+Vd-V1,其中V1为耦合子电路7的第二端的初始电压,Vd为所述第一电平信号的电压值,使所述驱动子电路2驱动发光元件14发光。
在所述发光阶段P3,所述驱动子电路2对应的栅源电压Vgs为:
Vgs=Vdata+Vth+Vd-V1-Vd, 公式(1)
所述驱动子电路2工作在饱和状态时产生的驱动电流I为:
I=k(Vgs-Vth)2 公式(2)
将公式(1)代入公式(2)得到:
I=k(Vdata+Vth-V1-Vth)2=k(Vdata–V1)2 公式(3)
公式(3)中,k为与驱动子电路2中的驱动晶体管的沟道长宽比和迁移率相关的常数。
由公式(3)可知驱动电流I只与数据电压Vdata和耦合子电路7的第二端的初始电压V1有关,而与驱动子电路2对应的阈值电压Vth和第一电平信号的电压值Vd均没有关系;因此,本发明实施例提供的像素驱动电路,能够对驱动子电路2对应的阈值电压Vth和第一电平信号的电压值Vd均进行补偿,消除了Vth漂移和由于IR Drop引起的Vd变化对驱动电流I的影响,有效提升了显示装置的显示质量。
更详细地说,如图19所示,为在高灰阶下,Vd变化时驱动电流的变化率。如图20所示,为在低灰阶下,Vd变化时驱动电流的变化率。可见,与相关技术(参见图19和图20中的实线)相比,本发明实施例提供的像素驱动电路中(参见图19和图20中的虚线),当Vd变化时,驱动电流的变化更小。
如图2所示,在一些实施例中,所述像素驱动电路还包括:
第二存储子电路10,所述第二存储子电路10的第一端与所述第一电平信号输入端VDD电连接;
存储控制子电路9,分别与存储控制端CON1、所述第二存储子电路10的第二端和所述驱动子电路2的控制端电连接;用于在所述存储控制端CON1的控制下,控制导通或断开所述第二存储子电路10的第二端与所述驱动子电路2的控制端之间的连接。
具体地,当需要显示装置既能够工作在较高的显示频率(例如90Hz或者120Hz),也能够工作在较低的显示频率(例如1Hz或者10Hz)时,像素驱动电路的充电率与电压保持率之间的矛盾就会更加突出,较高的显示频率需要较小的存储电容以保证充电率,而较低的显示频率需要尽可能大的存储电容以降低电压变化率。
如图13和图14所示,当所述显示装置处于第一工作频率时,所述存储控制端CON1输入的存储控制信号处于非有效电平,在存储控制端CON1的控制下,所述存储控制子电路9控制断开第二存储子电路10的第二端与驱动子电路2的控制端之间的连接。
如图13和图15所示,当所述显示装置处于第二工作频率时,所述存储控制端CON1输入的存储控制信号处于有效电平,在存储控制端CON1的控制下,所述存储控制子电路9控制导通第二存储子电路10的第二端与驱动子电路2的控制端之间的连接。
需要说明,所述第一工作频率为高工作频率,所述第二工作频率为低工作频率,所述第二工作频率小于所述第一工作频率。示例性的,所述第一工作频率在1Hz~60Hz之间,可包括端点值,所述第二工作频率在大于60Hz。
上述实施例提供的像素驱动电路中,通过设置所述第二存储子电路10和所述存储控制子电路9,使得当显示装置处于高频显示时,所述第二存储子电路10不接入所述像素驱动电路中,从而使得所述像素驱动电路具有较小的存储电容,保证了像素充电率。而且,可以预先设置所述第一存储子电路1包括的电容的容值较小,如0.04pF,以更好的提高数据信号写入过程的像素充电率。
而当显示装置处于低频显示时,所述第二存储子电路10接入所述像素驱动电路,从而使得所述像素驱动电路的存储电容的容值为:第一存储子电路1包括的电容的容值与第二存储子电路10包括的电容的容值之和;使得所述像素驱动电路具有较大的存储电容,降低了电压变化率,保证了显示装置在低频显示时具有较低的亮度变化。
因此,上述实施例提供的像素驱动电路能够动态调节存储电容的大小,使得所述像素驱动电路能够同时兼容高频显示和低频显示,保证了像素驱动电路在高频显示和低频显示的工作性能。
更详细地说,如图21和图22所示,在高灰阶和低灰阶显示时,在高刷新频率下(例如:QHD,120HZ),比较上述实施例提供的像素驱动电路的充电率,与具有固定存储电容的像素驱动电路的充电率,能够得到:上述实施例提供的像素驱动电路的充电率(如Cst1=0.04p,接入或不接入Cst2对应的充电率),与具有较小固定存储电容的像素驱动电路的充电率(如无Cst2,Cst1=0.04p对应的充电率)相当。具有固定存储电容的像素驱动电路中,当存储电容较小时,像素驱动电路的充电率较高,当存储电容较大(如无Cst2,Cst1=0.1p)时,像素驱动电路的充电率较低。
如图23所示,在低灰阶显示时,在低刷新频率下(例如:1HZ),比较上述实施例提供的像素驱动电路在一帧前后的驱动晶体管的栅极电压变化率,与具有固定存储电容的像素驱动电路在一帧前后的栅极电压变化率,能够得到:上述实施例提供的像素驱动电路在一帧前后的栅极电压变化率(如Cst1=0.04p,接入Cst2=0.6p对应的电压变化率),与具有较大固定存储电容的像素驱动电路在一帧前后的栅极电压变化率(如Cst1=0.1p,无Cst2对应的电压变化率)相当。具有固定存储电容的像素驱动电路中,当存储电容较小(如无Cst2,Cst1=0.04p)时,传统像素驱动电路在一帧前后的栅极电压变化率较高,当存储电容较大时,传统像素驱动电路在一帧前后的栅极电压变化率较低。
如图13~图15所示,在一些实施例中,所述第二存储子电路10包括第二存储电容Cst2,所述第二存储电容Cst2的第一端与所述第一电平信号输入端VDD电连接;
所述存储控制子电路9包括第十晶体管T10,所述第十晶体管T10的栅极与所述存储控制端CON1电连接,所述第十晶体管T10的第一极与所述第二存储电容Cst2的第二端电连接,所述第十晶体管T10的第二极与所述驱动子电路2的控制端电连接。
示例性的,所述第十晶体管T10采用N型晶体管,存储控制端CON1输入的存储控制信号的有效电平为高电平。当像素驱动电路工作在高频状态时,如图14所示,所述存储控制信号处于低电平,例如VGL,此时第十晶体管T10截止,像素驱动电路的等效存储电容为第一存储电容Cst1,可将第一存储电容Cst1设置为高频驱动常见较小电容,例如0.04pF,以提高数据信号写入过程的充电率。
当像素驱动电路工作在低频状态时,如图15所示,所述存储控制信号处于高电平,例如VGH,此时第十晶体管T10导通,像素驱动电路的等效存储电容为第一存储电容Cst1和第二存储电容Cst2并联,即等效存储电容的容值C=Cst1+Cst2,较大的等效存储电容使屏幕在低频显示时具有较低的亮度变化。
因此,上述实施例提供的像素驱动电路中,根据屏幕工作的高低频状态,可控制所述存储控制信号处于VGL或者VGH,从而控制像素驱动电路中的等效存储电容的容值。
如图3、图6~图10所示,在一些实施例中,所述像素驱动电路还包括:
第二复位子电路11,分别与复位控制端RES1、初始化信号输入端Iint和所述耦合子电路7的第二端电连接;用于在所述复位控制端RES1的控制下,控制导通或断开所述初始化信号输入端Iint与所述耦合子电路7的第二端之间的连接。
在所述复位阶段P1,所述复位控制信号处于有效电平,在复位控制端RES1的控制下,所述第二复位子电路11控制导通所述初始化信号输入端Iint与所述耦合子电路7的第二端之间的连接;将所述耦合子电路7的第二端的电压复位至Vinit。
在所述补偿阶段P2和所述发光阶段P3,所述复位控制信号处于非有效电平,在所述复位控制端RES1的控制下,所述第二复位子电路11控制断开所述初始化信号输入端Iint与所述耦合子电路7的第二端之间的连接。
上述实施例提供的像素驱动电路中,通过设置所述第二复位子电路11,使得所述耦合子电路7的第二端能够在复位时段被初始化,这样所述像素驱动电路产生的驱动电流为I=k(Vdata–Vinit)2,从而避免了由不稳定的V1对驱动电流产生的影响。
如图5所示,在一些实施例中,所述像素驱动电路还包括发光控制子电路12;所述驱动子电路2的第二端通过所述发光控制子电路12与所述发光元件14电连接;
所述发光控制子电路12分别与第一控制端EM、所述驱动子电路2的第二端和所述发光元件14电连接;用于在所述第一控制端EM的控制下,控制导通或断开所述驱动子电路2的第二端与所述发光元件14之间的连接。
如图6~图10所示,在复位阶段P1和补偿阶段P2,所述第一控制端EM输入的第一控制信号处于非有效电平,在所述第一控制端EM的控制下,所述发光控制子电路12控制断开所述驱动子电路2的第二端与所述发光元件14之间的连接。
在发光阶段P3,所述第一控制端EM输入的第一控制信号处于有效电平,在所述第一控制端EM的控制下,所述发光控制子电路12控制导通所述驱动子电路2的第二端与所述发光元件14之间的连接。
上述实施例提供的像素驱动电路中,通过设置所述发光控制子电路12,使得发光元件14在复位阶段P1和补偿阶段P2不会异常发光,从而更好的提升了显示装置的显示质量。
如图5~图10所示,在一些实施例中,所述像素驱动电路还包括:第三复位子电路13,分别与第二控制端G1、初始化信号输入端Iint和所述发光元件14电连接;用于在所述第二控制端G1的控制下,控制导通或断开所述初始化信号输入端Iint和与所述发光元件14之间的连接。
在复位阶段P1和发光阶段P3,所述第二控制端G1输入的第二控制信号处于非有效电平,在所述第二控制端G1的控制下,第三复位子电路13控制断开所述初始化信号输入端Iint和与所述发光元件14之间的连接。
在补偿阶段P2,所述第二控制端G1输入的第二控制信号处于有效电平,在所述第二控制端G1的控制下,第三复位子电路13控制导通所述初始化信号输入端Iint和与所述发光元件14之间的连接,对所述发光元件14的阳极进行复位。
上述实施例提供的像素驱动电路中,很多不同功能的子电路的控制信号相同,这种设置方式使得所述像素驱动电路具有所需的信号类型简单的优点。而且,不同功能的子电路的控制信号可以由现有的栅极驱动电路(GOA)提供,因此上述实施例提供的像素驱动电路具有与现有的GOA兼容的优点。
如图4、图5、图11~图13所示,在一些实施例中,设置所述第一复位子电路6、所述第一补偿子电路5和所述存储控制子电路9中的一个或多个采用氧化物晶体管实现。
当采用具有更好开关性能的氧化物晶体管来实现子电路的功能时,使得所述像素驱动电路形成的子像素为具有更好显示性能的LTPO(Low Temperature PolycrystallineOxide,低温多晶氧化物)像素。
示例性的,所述第一复位子电路6、所述第一补偿子电路和所述存储控制子电路9均采用氧化物晶体管实现,所述像素驱动子电路中的其它子电路均采用P型低温多晶硅晶体管实现;这种情况下,所述像素驱动电路的工作时序如图12所示,所述第一补偿子电路连接控制端RES2,控制端RES2输入的控制信号为高电平有效,具体的工作过程如图16~图18所示,工作原理与图8~图10类似,此处不再赘述。
如图6所示,在一些实施例中,所述第一存储子电路1包括第一存储电容Cst1,所述第一存储电容Cst1的第一端与所述第一电平信号输入端VDD电连接;
所述驱动子电路2包括第三晶体管T3,所述第三晶体管T3的栅极与所述第一存储电容Cst1的第二端电连接,所述第三晶体管T3的第二极与所述发光元件14电连接;
所述第一复位子电路6包括第一晶体管T1,所述第一晶体管T1的栅极与所述复位控制端RES1电连接,所述第一晶体管T1的第一极与所述初始化信号输入端Iint电连接,所述第一晶体管T1的第二极与所述第三晶体管T3的栅极电连接;
所述第一补偿子电路5包括第二晶体管T2,所述第二晶体管T2的第一极与所述第二控制端G1电连接,所述第二晶体管T2的第一极与所述第三晶体管T3的第二极电连接,所述第二晶体管T2的第二极与所述第三晶体管T3的栅极电连接;
所述数据写入子电路4包括第四晶体管T4,所述第四晶体管T4的栅极与所述第二控制端G1电连接,所述第四晶体管T4的第一极与所述数据信号输入端DAT电连接,所述第四晶体管T4的第二极与所述第三晶体管T3的第一极电连接;
所述电源控制子电路3包括第五晶体管T5,所述第五晶体管T5的栅极与所述第一控制端EM电连接,所述第五晶体管T5的第一极与所述第一电平信号输入端VDD电连接,所述第五晶体管T5的第二极与所述第三晶体管T3的第一极电连接;
所述耦合子电路7包括耦合电容C3,所述耦合电容C3的第一端与所述第三晶体管T3的栅极电连接;
所述第二补偿子电路8包括第九晶体管T9,所述第九晶体管T9的栅极与所述第一控制端EM电连接,所述第九晶体管T9的第一极与所述第一电平信号输入端VDD电连接,所述第九晶体管T9的第二极与所述耦合电容C3的第二端电连接。
如图6所示,在一些实施例中,所述第二复位子电路11包括第八晶体管T8,所述第八晶体管T8的栅极与所述复位控制端RES1电连接,所述第八晶体管T8的第一极与所述初始化信号输入端Iint电连接,所述第八晶体管T8的第二极与所述耦合电容C3的第二端电连接。
如图6所示,在一些实施例中,所述发光控制子电路12包括第六晶体管T6,所述第六晶体管T6的栅极与所述第一控制端EM电连接,所述第六晶体管T6的第一极与所述驱动子电路2的第二端电连接,所述第六晶体管T6的第二极与所述发光元件14电连接。
如图6所示,在一些实施例中,所述第三复位子电路13包括第七晶体管T7,所述第七晶体管T7的栅极与所述第二控制端G1电连接,所述第七晶体管T7的第一极与所述初始化信号输入端Iint电连接,所述第七晶体管T7的第二极与所述发光元件14电连接。
示例性的,上述实施例提供的像素驱动电路中,采用的各晶体管均为P型晶体管。
当上述实施例提供的像素驱动电路采用上述具体结构时,具体工作过程如下:
在复位阶段P1,所述第一晶体管T1和所述第八晶体管T8导通,对N1节点和N2节点复位,将N1节点和N2节点的电压变为Vinit;
在补偿阶段P2,所述第二晶体管T2、所述第三晶体管T3、所述第四晶体管T4和所述第七晶体管T7均导通,所述第一晶体管T1、第五晶体管T5、第六晶体管T6、第八晶体管T8和第九晶体管T9均截止。
在发光阶段P3,所述第三晶体管T3、所述第五晶体管T5、第六晶体管T6和第九晶体管T9均导通,所述第一晶体管T1、所述第二晶体管T2、所述第四晶体管T4、所述第七晶体管T7、所述第八晶体管T8均截止。
本发明实施例还提供了一种显示装置,包括上述实施例提供的像素驱动电路。
由于上述实施例提供的像素驱动电路,能够对驱动子电路2对应的阈值电压Vth和第一电平信号的电压值Vd均进行补偿,消除了Vth漂移和由于IR Drop引起的Vd变化对驱动电流I的影响,有效提升了显示装置的显示质量。
因此,本发明实施例提供的显示装置在包括上述像素驱动电路时,同样具有上述有益效果,此处不再赘述。
需要说明的是,所述显示装置可以为:电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本发明实施例还提供了一种像素驱动电路的驱动方法,用于驱动上述实施例提供的像素驱动电路,所述驱动方法包括:在每一显示周期,
在复位阶段P1,在复位控制端RES1的控制下,第一复位子电路6控制导通初始化信号输入端Iint与驱动子电路2的控制端之间的连接,对所述驱动子电路2的控制端进行复位;
在补偿阶段P2,在所述复位控制端RES1的控制下,第一复位子电路6控制断开初始化信号输入端Iint与驱动子电路2的控制端之间的连接;在第二控制端G1的控制下,第一补偿子电路5控制导通所述驱动子电路2的第二端与所述驱动子电路2的控制端之间的连接;所述数据信号输入端DAT输入数据信号,在第二控制端G1的控制下,数据写入子电路4控制导通数据信号输入端DAT与驱动子电路2的第一端之间的连接;将所述驱动子电路2的控制端的电位补偿至Vdata+Vth,其中Vth为所述驱动子电路2对应的阈值电压,Vdata为数据信号的电压值;
在发光阶段P3,在第二控制端G1的控制下,第一补偿子电路5控制断开所述驱动子电路2的第二端与所述驱动子电路2的控制端之间的连接;在第二控制端G1的控制下,数据写入子电路4控制断开数据信号输入端DAT与驱动子电路2的第一端之间的连接;所述第一电平信号输入端VDD输入第一电平信号,在第一控制端EM的控制下,电源控制子电路3控制导通第一电平信号输入端VDD与所述驱动子电路2的第一端之间的连接;在第一控制端EM的控制下,第二补偿子电路8控制导通所述第一电平信号输入端VDD与耦合子电路7的第二端之间的连接;使所述驱动子电路2的控制端的电位变为Vdata+Vth+Vd-V1,其中V1为耦合子电路7的第二端的初始电压,Vd为所述第一电平信号的电压值,使所述驱动子电路2驱动发光元件14发光。
采用本发明实施例提供的驱动方法驱动所述像素驱动电路时,能够对驱动子电路2对应的阈值电压Vth和第一电平信号的电压值Vd均进行补偿,消除了Vth漂移和由于IRDrop引起的Vd变化对驱动电流I的影响,有效提升了显示装置的显示质量。
在一些实施例中,所述像素驱动电路应用于显示装置,当所述像素驱动电路还包括第二存储子电路10和存储控制子电路9时,所述驱动方法还包括:
当所述显示装置处于第一工作频率时,在存储控制端CON1的控制下,所述存储控制子电路9控制断开第二存储子电路10的第二端与驱动子电路2的控制端之间的连接;
当所述显示装置处于第二工作频率时,在存储控制端CON1的控制下,所述存储控制子电路9控制导通第二存储子电路10的第二端与驱动子电路2的控制端之间的连接;
所述第二工作频率小于所述第一工作频率。
采用上述实施例提供的驱动方法驱动所述像素驱动电路时,当显示装置处于高频显示时,所述第二存储子电路10不接入所述像素驱动电路中,从而使得所述像素驱动电路具有较小的存储电容,保证了像素充电率。而当显示装置处于低频显示时,所述第二存储子电路10接入所述像素驱动电路,从而使得所述像素驱动电路的存储电容的容值为:第一存储子电路1包括的电容的容值与第二存储子电路10包括的电容的容值之和;使得所述像素驱动电路具有较大的存储电容,降低了电压变化率,保证了显示装置在低频显示时具有较低的亮度变化。
因此,采用上述实施例提供的驱动方法驱动所述像素驱动电路时,能够动态调节存储电容的大小,使得所述像素驱动电路能够同时兼容高频显示和低频显示,保证了像素驱动电路在高频显示和低频显示的工作性能。
在一些实施例中,当所述像素驱动电路还包括第二复位子电路11时,所述驱动方法还包括:
在所述复位阶段P1,在复位控制端RES1的控制下,所述第二复位子电路11控制导通所述初始化信号输入端Iint与所述耦合子电路7的第二端之间的连接;
在所述补偿阶段P2和所述发光阶段P3,在所述复位控制端RES1的控制下,所述第二复位子电路11控制断开所述初始化信号输入端Iint与所述耦合子电路7的第二端之间的连接。
采用上述实施例提供的驱动方法驱动所述像素驱动电路时,使得所述耦合子电路7的第二端能够在复位时段被初始化,这样所述像素驱动电路产生的驱动电流为I=k(Vdata–Vinit)2,从而避免了由不稳定的V1对驱动电流产生的影响。
需要说明,本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于方法实施例而言,由于其基本相似于产品实施例,所以描述得比较简单,相关之处参见产品实施例的部分说明即可。
除非另外定义,本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性,而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。“连接”、“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的连接,而是可以包括电性的连接,不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系,当被描述对象的绝对位置改变后,则该相对位置关系也可能相应地改变。
可以理解,当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时,该元件可以“直接”位于另一元件“上”或“下”,或者可以存在中间元件。
在上述实施方式的描述中,具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (15)
1.一种像素驱动电路,用于驱动发光元件发光,其特征在于,包括:
第一存储子电路,所述第一存储子电路的第一端与第一电平信号输入端电连接;
驱动子电路,所述驱动子电路的控制端与所述第一存储子电路的第二端电连接,所述驱动子电路的第二端与所述发光元件电连接;
电源控制子电路,分别与第一控制端、所述第一电平信号输入端和所述驱动子电路的第一端电连接;
数据写入子电路,分别与第二控制端、数据信号输入端和所述驱动子电路的第一端电连接;
第一补偿子电路,分别与第二控制端、所述驱动子电路的第二端和所述驱动子电路的控制端电连接;
第一复位子电路,分别与复位控制端、初始化信号输入端和所述驱动子电路的控制端电连接;
耦合子电路,所述耦合子电路的第一端与所述驱动子电路的控制端电连接;
第二补偿子电路,分别与第一控制端、所述耦合子电路的第二端和所述第一电平信号输入端电连接;用于在所述第一控制端的控制下,控制导通或断开所述耦合子电路的第二端与所述第一电平信号输入端之间的连接。
2.根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路还包括:
第二存储子电路,所述第二存储子电路的第一端与所述第一电平信号输入端电连接;
存储控制子电路,分别与存储控制端、所述第二存储子电路的第二端和所述驱动子电路的控制端电连接;用于在所述存储控制端的控制下,控制导通或断开所述第二存储子电路的第二端与所述驱动子电路的控制端之间的连接。
3.根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路还包括:
第二复位子电路,分别与复位控制端、初始化信号输入端和所述耦合子电路的第二端电连接;用于在所述复位控制端的控制下,控制导通或断开所述初始化信号输入端与所述耦合子电路的第二端之间的连接。
4.根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路还包括发光控制子电路;所述驱动子电路的第二端通过所述发光控制子电路与所述发光元件电连接;
所述发光控制子电路分别与第一控制端、所述驱动子电路的第二端和所述发光元件电连接;用于在所述第一控制端的控制下,控制导通或断开所述驱动子电路的第二端与所述发光元件之间的连接。
5.根据权利要求1所述的像素驱动电路,其特征在于,所述像素驱动电路还包括:
第三复位子电路,分别与第二控制端、初始化信号输入端和所述发光元件电连接;用于在所述第二控制端的控制下,控制导通或断开所述初始化信号输入端和与所述发光元件之间的连接。
6.根据权利要求2所述的像素驱动电路,其特征在于,所述第一复位子电路、所述第一补偿子电路和所述存储控制子电路中的一个或多个采用氧化物晶体管实现。
7.根据权利要求1所述的像素驱动电路,其特征在于,
所述第一存储子电路包括第一存储电容,所述第一存储电容的第一端与所述第一电平信号输入端电连接;
所述驱动子电路包括第三晶体管,所述第三晶体管的栅极与所述第一存储电容的第二端电连接,所述第三晶体管的第二极与所述发光元件电连接;
所述第一复位子电路包括第一晶体管,所述第一晶体管的栅极与所述复位控制端电连接,所述第一晶体管的第一极与所述初始化信号输入端电连接,所述第一晶体管的第二极与所述第三晶体管的栅极电连接;
所述第一补偿子电路包括第二晶体管,所述第二晶体管的第一极与所述第二控制端电连接,所述第二晶体管的第一极与所述第三晶体管的第二极电连接,所述第二晶体管的第二极与所述第三晶体管的栅极电连接;
所述数据写入子电路包括第四晶体管,所述第四晶体管的栅极与所述第二控制端电连接,所述第四晶体管的第一极与所述数据信号输入端电连接,所述第四晶体管的第二极与所述第三晶体管的第一极电连接;
所述电源控制子电路包括第五晶体管,所述第五晶体管的栅极与所述第一控制端电连接,所述第五晶体管的第一极与所述第一电平信号输入端电连接,所述第五晶体管的第二极与所述第三晶体管的第一极电连接;
所述耦合子电路包括耦合电容,所述耦合电容的第一端与所述第三晶体管的栅极电连接;
所述第二补偿子电路包括第九晶体管,所述第九晶体管的栅极与所述第一控制端电连接,所述第九晶体管的第一极与所述第一电平信号输入端电连接,所述第九晶体管的第二极与所述耦合电容的第二端电连接。
8.根据权利要求3所述的像素驱动电路,其特征在于,所述第二复位子电路包括第八晶体管,所述第八晶体管的栅极与所述复位控制端电连接,所述第八晶体管的第一极与所述初始化信号输入端电连接,所述第八晶体管的第二极与所述耦合电容的第二端电连接。
9.根据权利要求2所述的像素驱动电路,其特征在于,所述第二存储子电路包括第二存储电容,所述第二存储电容的第一端与所述第一电平信号输入端电连接;
所述存储控制子电路包括第十晶体管,所述第十晶体管的栅极与所述存储控制端电连接,所述第十晶体管的第一极与所述第二存储电容的第二端电连接,所述第十晶体管的第二极与所述驱动子电路的控制端电连接。
10.根据权利要求4所述的像素驱动电路,其特征在于,所述发光控制子电路包括第六晶体管,所述第六晶体管的栅极与所述第一控制端电连接,所述第六晶体管的第一极与所述驱动子电路的第二端电连接,所述第六晶体管的第二极与所述发光元件电连接。
11.根据权利要求5所述的像素驱动电路,其特征在于,所述第三复位子电路包括第七晶体管,所述第七晶体管的栅极与所述第二控制端电连接,所述第七晶体管的第一极与所述初始化信号输入端电连接,所述第七晶体管的第二极与所述发光元件电连接。
12.一种显示装置,其特征在于,包括如权利要求1~11中任一项所述的像素驱动电路。
13.一种像素驱动电路的驱动方法,其特征在于,用于驱动如权利要求1~11中任一项所述的像素驱动电路,所述驱动方法包括:在每一显示周期,
在复位阶段,在复位控制端的控制下,第一复位子电路控制导通初始化信号输入端与驱动子电路的控制端之间的连接,对所述驱动子电路的控制端进行复位;
在补偿阶段,在所述复位控制端的控制下,第一复位子电路控制断开初始化信号输入端与驱动子电路的控制端之间的连接;在第二控制端的控制下,第一补偿子电路控制导通所述驱动子电路的第二端与所述驱动子电路的控制端之间的连接;所述数据信号输入端输入数据信号,在第二控制端的控制下,数据写入子电路控制导通数据信号输入端与驱动子电路的第一端之间的连接;将所述驱动子电路的控制端的电位补偿至Vdata+Vth,其中Vth为所述驱动子电路对应的阈值电压,Vdata为数据信号的电压值;
在发光阶段,在第二控制端的控制下,第一补偿子电路控制断开所述驱动子电路的第二端与所述驱动子电路的控制端之间的连接;在第二控制端的控制下,数据写入子电路控制断开数据信号输入端与驱动子电路的第一端之间的连接;所述第一电平信号输入端输入第一电平信号,在第一控制端的控制下,电源控制子电路控制导通第一电平信号输入端与所述驱动子电路的第一端之间的连接;在第一控制端的控制下,第二补偿子电路控制导通所述第一电平信号输入端与耦合子电路的第二端之间的连接;使所述驱动子电路的控制端的电位变为Vdata+Vth+Vd-V1,其中V1为耦合子电路的第二端的初始电压,Vd为所述第一电平信号的电压值,使所述驱动子电路驱动发光元件发光。
14.根据权利要求13所述的像素驱动电路的驱动方法,其特征在于,所述像素驱动电路应用于显示装置,当所述像素驱动电路还包括第二存储子电路和存储控制子电路时,所述驱动方法还包括:
当所述显示装置处于第一工作频率时,在存储控制端的控制下,所述存储控制子电路控制断开第二存储子电路的第二端与驱动子电路的控制端之间的连接;
当所述显示装置处于第二工作频率时,在存储控制端的控制下,所述存储控制子电路控制导通第二存储子电路的第二端与驱动子电路的控制端之间的连接;
所述第二工作频率小于所述第一工作频率。
15.根据权利要求13所述的像素驱动电路的驱动方法,其特征在于,当所述像素驱动电路还包括第二复位子电路时,所述驱动方法还包括:
在所述复位阶段,在复位控制端的控制下,所述第二复位子电路控制导通所述初始化信号输入端与所述耦合子电路的第二端之间的连接;
在所述补偿阶段和所述发光阶段,在所述复位控制端的控制下,所述第二复位子电路控制断开所述初始化信号输入端与所述耦合子电路的第二端之间的连接。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011058006.6A CN112102784B (zh) | 2020-09-29 | 2020-09-29 | 一种像素驱动电路及其制作方法、显示装置 |
US17/329,027 US11568815B2 (en) | 2020-09-29 | 2021-05-24 | Pixel driving circuit, manufacturing method thereof, and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011058006.6A CN112102784B (zh) | 2020-09-29 | 2020-09-29 | 一种像素驱动电路及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112102784A true CN112102784A (zh) | 2020-12-18 |
CN112102784B CN112102784B (zh) | 2022-11-04 |
Family
ID=73782477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011058006.6A Active CN112102784B (zh) | 2020-09-29 | 2020-09-29 | 一种像素驱动电路及其制作方法、显示装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11568815B2 (zh) |
CN (1) | CN112102784B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113808542A (zh) * | 2021-09-22 | 2021-12-17 | 北京京东方技术开发有限公司 | 像素电路、驱动方法和显示装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112086071B (zh) * | 2020-09-30 | 2022-10-25 | 京东方科技集团股份有限公司 | 显示面板、其驱动方法及显示装置 |
KR20230096204A (ko) * | 2021-12-22 | 2023-06-30 | 삼성디스플레이 주식회사 | 화소 및 이를 포함하는 표시 장치 |
CN114241993B (zh) * | 2021-12-31 | 2023-08-15 | 武汉天马微电子有限公司 | 驱动电路及其驱动方法、显示面板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108806596A (zh) * | 2018-06-26 | 2018-11-13 | 京东方科技集团股份有限公司 | 像素驱动电路及方法、显示装置 |
CN109389937A (zh) * | 2017-08-03 | 2019-02-26 | 上海和辉光电有限公司 | 一种像素电路、显示装置及像素电路的驱动方法 |
CN110197644A (zh) * | 2019-06-10 | 2019-09-03 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路 |
CN111179854A (zh) * | 2020-02-19 | 2020-05-19 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置 |
CN111508429A (zh) * | 2020-04-27 | 2020-08-07 | 昆山国显光电有限公司 | 像素驱动电路、驱动方法和显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101040806B1 (ko) * | 2009-12-31 | 2011-06-14 | 삼성모바일디스플레이주식회사 | 화소 및 이를 이용한 유기전계발광 표시장치 |
KR20150138527A (ko) * | 2014-05-29 | 2015-12-10 | 삼성디스플레이 주식회사 | 화소 회로 및 이를 포함하는 전계발광 디스플레이 장치 |
CN108511497B (zh) * | 2018-04-04 | 2020-12-25 | 京东方科技集团股份有限公司 | 像素驱动电路的布线结构、显示面板和显示装置 |
CN108877674A (zh) * | 2018-07-27 | 2018-11-23 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示装置 |
US20200043413A1 (en) * | 2018-08-03 | 2020-02-06 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Pixel driving circuit and display panel |
US11011113B1 (en) * | 2020-03-26 | 2021-05-18 | Sharp Kabushiki Kaisha | TFT pixel threshold voltage compensation circuit with global compensation |
-
2020
- 2020-09-29 CN CN202011058006.6A patent/CN112102784B/zh active Active
-
2021
- 2021-05-24 US US17/329,027 patent/US11568815B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109389937A (zh) * | 2017-08-03 | 2019-02-26 | 上海和辉光电有限公司 | 一种像素电路、显示装置及像素电路的驱动方法 |
CN108806596A (zh) * | 2018-06-26 | 2018-11-13 | 京东方科技集团股份有限公司 | 像素驱动电路及方法、显示装置 |
CN110197644A (zh) * | 2019-06-10 | 2019-09-03 | 武汉华星光电半导体显示技术有限公司 | 像素驱动电路 |
CN111179854A (zh) * | 2020-02-19 | 2020-05-19 | 京东方科技集团股份有限公司 | 像素驱动电路及其驱动方法、显示装置 |
CN111508429A (zh) * | 2020-04-27 | 2020-08-07 | 昆山国显光电有限公司 | 像素驱动电路、驱动方法和显示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113808542A (zh) * | 2021-09-22 | 2021-12-17 | 北京京东方技术开发有限公司 | 像素电路、驱动方法和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20220101793A1 (en) | 2022-03-31 |
US11568815B2 (en) | 2023-01-31 |
CN112102784B (zh) | 2022-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11735113B2 (en) | Pixel driving circuit, method of driving the same and display device | |
CN113838421B (zh) | 像素电路及其驱动方法、显示面板 | |
CN113192460B (zh) | 一种显示面板和显示装置 | |
US10083658B2 (en) | Pixel circuits with a compensation module and drive methods thereof, and related devices | |
CN112102784B (zh) | 一种像素驱动电路及其制作方法、显示装置 | |
JP4477617B2 (ja) | 有機発光ダイオード表示素子及びその駆動方法 | |
US7750875B2 (en) | Organic light-emitting diode display device and driving method thereof | |
CN106991968B (zh) | 像素补偿电路及补偿方法、显示装置 | |
CN111540315B (zh) | 像素驱动电路及其驱动方法、显示装置 | |
CN108538249B (zh) | 像素驱动电路及方法、显示装置 | |
CN111179854A (zh) | 像素驱动电路及其驱动方法、显示装置 | |
JP2020519925A (ja) | 画素の駆動回路、画素の駆動方法及び表示装置 | |
US20200342812A1 (en) | Pixel driving circuit, driving method thereof, display device | |
CN108777131B (zh) | Amoled像素驱动电路及驱动方法 | |
CN110164375B (zh) | 像素补偿电路、驱动方法、电致发光显示面板及显示装置 | |
JP2018105917A (ja) | 表示パネルおよび表示装置 | |
CN111477178A (zh) | 一种像素驱动电路及其驱动方法、显示装置 | |
CN112837649A (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
GB2620507A (en) | Pixel circuit and driving method therefor and display panel | |
US9214110B2 (en) | Display unit and electronic apparatus | |
CN113658554B (zh) | 像素驱动电路、像素驱动方法及显示装置 | |
CN113192458B (zh) | 一种像素电路及其驱动方法、显示面板 | |
CN115565493B (zh) | 一种像素驱动电路及其驱动方法、显示装置 | |
CN114762034A (zh) | 显示面板及其驱动方法、显示装置 | |
KR101699045B1 (ko) | 유기 전계발광 표시장치 및 그의 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |