CN114936135A - 一种异常检测方法、装置及可读存储介质 - Google Patents
一种异常检测方法、装置及可读存储介质 Download PDFInfo
- Publication number
- CN114936135A CN114936135A CN202210741215.3A CN202210741215A CN114936135A CN 114936135 A CN114936135 A CN 114936135A CN 202210741215 A CN202210741215 A CN 202210741215A CN 114936135 A CN114936135 A CN 114936135A
- Authority
- CN
- China
- Prior art keywords
- pcie
- equipment
- error
- pcie equipment
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 55
- 238000012360 testing method Methods 0.000 claims abstract description 42
- 230000002159 abnormal effect Effects 0.000 claims abstract description 27
- 230000005856 abnormality Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 27
- 238000004590 computer program Methods 0.000 claims description 13
- 230000006870 function Effects 0.000 claims description 10
- 239000000306 component Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 238000012937 correction Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本申请公开一种异常检测方法、装置及可读存储介质,涉及信息安全领域。本申请所提供的异常检测方法,通过配置测试环境,利用lspci工具获取服务器中PCIE设备的BUS ID及设备信息,读取PCIE设备的配置空间中的字节数据,根据字节数据,判断PCIE设备的寄存器中的数值是否满足预设标准,若不满足预设标准,则确定PCIE设备异常通过采集PCIE设备配置空间寄存器信息以判断PCIE链路是否存在异常,并识别出可纠正错误予以纠正。本测试方法适用于对通用服务器的测试,提高PCIE设备可靠性测试的覆盖度,保证测试更加全面和完整。
Description
技术领域
本申请涉及信息安全领域,特别是涉及一种异常检测方法、装置及可读存储介质。
背景技术
近年来,随着信息技术的发展以及信息量的增加,高速串行计算机扩展总线标准(peripheral component interconnect express,PCIE)设备的应用越来越多,作为服务器核心硬件的组成部分,不同功能的PCIE设备与应用层的业务直接相关,所以其在长期工作环境下的可靠性运行非常重要。
现有的PCIE设备的可靠性测试方法,主要是利用工具获取PCIE设备所在通道的链路功能寄存器(Link Capability Register)和链路状态寄存器(Link Status Register)的数值,实现对设备带宽(link width)以及连接速度(link speed)的检查,通过对比初始状态与多轮循环测试后的状态值的一致性来判断PCIE设备是否存在异常,测试项较为单一,更多关注于设备带宽和速率这两个指标方面,无法对PCIE链路的运行状态进行全面检查。
鉴于上述技术,寻找一种较为全面的异常检测方法是本领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种异常检测方法、装置及可读存储介质,以便于解决当前通过对比初始状态与多轮循环测试后的状态值的一致性来判断PCIE设备是否存在异常,测试项较为单一,更多关注于设备带宽和速率这两个指标方面,无法对PCIE链路的运行状态进行全面检查的问题。
为解决上述技术问题,本申请提供一种异常检测方法,应用于PCIE设备,包括:
配置测试环境,利用lspci工具获取服务器中所述PCIE设备的BUS ID及设备信息;
读取所述PCIE设备的配置空间中的字节数据;
根据所述字节数据,判断所述PCIE设备的寄存器中的数值是否满足预设标准;
若不满足预设标准,则确定所述PCIE设备异常。
优选地,所述读取所述设备信息包括域号,总线号,设备号,功能号。
优选地,所述判断所述PCIE设备的寄存器中的数值是否满足预设标准包括:
判断可纠错状态寄存器中错误对应的bit位的数值是否为0;
若所述可纠错状态寄存器中错误对应的bit位的数值为0,判断不可纠错状态寄存器中错误对应的bit位的数值是否为0;
若所述不可纠错状态寄存器中错误对应的bit位的数值不为0,则所述PCIE设备异常。
优选地,若所述可纠错状态寄存器中错误对应的bit位的数值为1,还包括:
通过setpci将所述错误对应的bit位设为0,并回到所述读取所述PCIE设备的配置空间中的字节数据的步骤。
优选地,还包括:
所述不可纠错状态寄存器中错误对应的bit位的数值为0,则确定所述PCIE设备正常。
优选地,还包括:
生成进行中的所述异常检测作业的日志,并将所述日志存储在存储装置中。
优先地,还包括:
当确定所述PCIE设备异常时,进行报警。
为解决上述问题,本申请还提供一种异常检测装置,包括:
配置模块,用于配置测试环境,利用lspci工具获取服务器中所述PCIE设备的BUSID及设备信息;
读取模块,用于读取所述PCIE设备的配置空间中的字节数据;
判断模块,用于根据所述字节数据,判断所述PCIE设备的寄存器中的数值是否满足预设标准,若不满足预设标准,启动确定模块;
确定模块,用于确定所述PCIE设备异常。
为解决上述问题,本申请还提供一种异常检测装置,包括存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如上述的异常检测装置的步骤。
为解决上述问题,本申请还提供一种计算机可读存储介质,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如上述的异常检测方法的步骤。
本申请所提供的异常检测方法,通过配置测试环境,利用lspci工具获取服务器中PCIE设备的BUS ID及设备信息,读取PCIE设备的配置空间中的字节数据,根据字节数据,判断PCIE设备的寄存器中的数值是否满足预设标准,若不满足预设标准,则确定PCIE设备异常通过采集PCIE设备配置空间寄存器信息以判断PCIE链路是否存在异常,并识别出可纠正错误予以纠正。本测试方法适用于对通用服务器的测试,提高PCIE设备可靠性测试的覆盖度,保证测试更加全面和完整。
本申请所提供的异常检测装置及计算机可读存储介质与上述的异常检测方法对应,因此有益效果同上。
附图说明
为了更清楚地说明本申请实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种异常检测方法流程图;
图2为本申请实施例提供的一种异常检测装置示意图;
图3为本申请另一实施例提供的一种异常检测装置的结构图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本申请保护范围。
本申请的核心是提供一种一种异常检测方法、装置及可读存储介质,以便于解决当前通过对比初始状态与多轮循环测试后的状态值的一致性来判断PCIE设备是否存在异常,测试项较为单一,更多关注于设备带宽和速率这两个指标方面,无法对PCIE链路的运行状态进行全面检查的问题。
为了使本技术领域的人员更好地理解本申请方案,下面结合附图和具体实施方式对本申请作进一步的详细说明。
图1为本申请实施例提供的一种异常检测方法流程图,应用于PCIE设备,包括:
S10:配置测试环境,利用lspci工具获取服务器中PCIE设备的BUS ID及设备信息;
S11:读取PCIE设备的配置空间中的字节数据;
PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准,它原来的名称为“3GIO”,旨在替代旧的总线标准。PCIE属于高速串行点对点双通道高带宽传输,所连接的设备分配独享通道带宽,不共享总线带宽,主要支持主动电源管理,错误报告,端对端的可靠性传输,热插拔以及服务质量等功能。lspci是一个用来显示***中所有PCI总线设备或连接到该总线上的所有设备的工具。
字节(Byte)是计算机信息技术用于计量存储容量的一种计量单位,也表示一些计算机编程语言中的数据类型和语言字符。一个字节存储8位无符号数,储存的数值范围为0-255。如同字元一样,字节型态的变数只需要用一个位元组(8位元)的内存空间储存。在本实施例中对于字节数据的具体长度不进行限定,一般选择读取PCIE设备的PCIE配置空间的前288个字节的数据。
总线(Bus)是计算机各种功能部件之间传送信息的公共通信干线,它是由导线组成的传输线束,按照计算机所传输的信息种类,计算机的总线可以划分为数据总线、地址总线和控制总线,分别用来传输数据、数据地址和控制信号。总线是一种内部结构,它是中央处理器、内存、输入、输出设备传递信息的公用通道,主机的各个部件通过总线相连接,外部设备通过相应的接口电路再与总线相连接,从而形成了计算机硬件***。在计算机***中,各个部件之间传送信息的公共通路叫总线,微型计算机是以总线结构来连接各个功能部件的。
S12:根据字节数据,判断PCIE设备的寄存器中的数值是否满足预设标准;
S13:确定PCIE设备异常。
需要说明的是,预设标准是通过预先检测正常时获取到的字节数据的状态,从而与当前检测到的字节数据进行比对,判断是否满足预设标准,当然预设标准可以与正常的数据状态存在一定的偏差,在本实施例中不进行具体限定。
本实施例所提供的异常检测方法,通过配置测试环境,获取服务器中PCIE设备的BUS ID及设备信息,读取PCIE设备的配置空间中的字节数据,根据字节数据,判断PCIE设备的寄存器中的数值是否满足预设标准,若不满足预设标准,则确定PCIE设备异常通过采集PCIE设备配置空间寄存器信息以判断PCIE链路是否存在异常,并识别出可纠正错误予以纠正。本测试方法适用于对通用服务器的测试,提高PCIE设备可靠性测试的覆盖度,保证测试更加全面和完整。
上述实施例中,对于PCIE的设备信息的具体内容未进行限定,在此提供优选方案,读取设备信息包括域号,总线号,设备号,功能号。
域账号是把帐号存储于域中的某一台服务器,分享给同一个域中的所有计算机使用。如果想更改域帐号的有关数据,直接修改域帐号服务器中的帐号,其他计算机就可立即获取更新后的帐号数据。优点是简单,不用搭配额外的机制就能直接使用,但却不适合应用于大型的域环境。如果域中有数十台计算机,而且每一台计算机都必须有相同的帐号,如果以本机帐号操作,那么有一个用户修改了密码,就得同时修改每一台计算机的密码,这样可能会让你疯狂。
首先每个PCI总线都有个总线号,主总线的总线号为0,其余的则由中央处理器在枚举阶段每当探测到一个PCI桥时便为其指定一个,依次递增。
设备号,主设备号:用来标识与设备文件相关的驱动程序。次设备号:为内核所用,被驱动程序用来辨别操作那个设备文件区分同类型的具体某个设备。
总线号、设备号、功能号实际上就是PCI设备的地址,一般简称为BFD。PCI/PCIe总线结构实际上是一个树状结构。控制器作为root节点,可以直接挂接普通设备,也可以挂接PCI桥、PCIE switch等桥设备;桥设备可以继续挂接普通设备和桥设备。每经过一级桥设备,总线号就会加1,从0或者1开始,最大32。挂在同一个总线下的设备,其总线号是一样的,但是设备号不同,从0开始,最大31。同一个设备,可以支持多个功能模块;每个模块的总线号和设备号一样,但是功能好不同,从0开始,最大7。通过总线号、设备号、功能号,就能唯一的确定一个PCI功能模块。
上述实施例中对于判断PCIE设备的数值是否满足预设标准的判断标准以及条件未进行限定,在此提供优选方案,判断PCIE设备的寄存器中的数值是否满足预设标准包括:
判断可纠错状态寄存器中错误对应的bit位的数值是否为0;
若可纠错状态寄存器中错误对应的bit位的数值为0,判断不可纠错状态寄存器中错误对应的bit位的数值是否为0;
若不可纠错状态寄存器中错误对应的bit位的数值不为0,则PCIE设备异常。
需要说明的是,状态寄存器又名条件码寄存器,它是计算机***的核心部件——运算器的一部分,状态寄存器用来存放两类信息:一类是体现当前指令执行结果的各种状态信息(条件码),如有无进位(CF位)、有无溢出(OV位)、结果正负(SF位)、结果是否为零(ZF位)、奇偶标志位(P位)等;另一类是存放控制信息(PSW:程序状态字寄存器),如允许中断(IF位)、跟踪标志(TF位)等。可以理解的是,可纠错与不可纠错则为状态寄存器的错误纠正许可状态。
考虑到对于一般数据问题的修改,在此提供优选方案,若可纠错状态寄存器中错误对应的bit位的数值为1,该方法还包括:
通过setpci将错误对应的bit位设为0,并回到读取PCIE设备的配置空间中的字节数据的步骤。
setpci命令是一个查询和配置PCI设备的实用工具。命令中使用的数字都是十六进制数。由于setpci命令需要修改硬件的配置参数,所以必须具有“root”用户权限。通常使用setpci命令配置PCI设备之前,为了防止操作***出现问题,总是先使用“setpci-vD”命令查看setpci命令的操作过程。通过setpci的方式从而保证错误位数的正常修正。
考虑到历史的异常检测对于此后的异常检测判断标准有很重要的参考性,在此提供优选方案,还包括:
生成进行中的异常检测作业的日志,并将日志存储在存储装置中。
网络设备、***及服务程序等,在运作时都会产生一个叫log的事件记录;每一行日志都记载着日期、时间、使用者及动作等相关操作的描述。
Windows网络操作***都设计有各种各样的日志文件,如应用程序日志,安全日志、***日志、服务日志、域名***(Domain Name System,DNS)服务器日志等等,这些根据你的***开启的服务的不同而有所不同。我们在***上进行一些操作时,这些日志文件通常会记录下我们操作的一些相关内容,这些内容对***安全工作人员相当有用。比如说有人对***进行了IPC探测,***就会在安全日志里迅速地记下探测者探测时所用的IP、时间、用户名等。通过记录日志的方式,从而保证能对历史的异常状态处理作业进行记录,从而根据历史记录进行后续的调整以及优化。
考虑到需要及时对设备的异常状态进行处理,在本实施例中提供优选方案,还包括:
当确定PCIE设备异常时,进行报警。
需要说明的是,对于报警的具体方式以及其使用的装置不进行限定,例如可以是利用蜂鸣器或者警示灯等等进行报警,也可以是通过发送警示指令的方式至控制终端进行报警。
通过加入了在PCIE设备异常状态下进行报警,从而保证了异常状态的及时处理,防止了PCIE设备的异常长期未处理所导致的数据丢失等等安全隐患。
在上述实施例中,对于异常检测方法进行了详细描述,本申请还提供异常检测装置对应的实施例。需要说明的是,本申请从两个角度对装置部分的实施例进行描述,一种是基于功能模块的角度,另一种是基于硬件的角度。
图2为本申请实施例提供的一种异常检测装置示意图,该装置包括:
配置模块10,用于配置测试环境,利用lspci工具获取服务器中PCIE设备的BUS ID及设备信息;
读取模块11,用于读取PCIE设备的配置空间中的字节数据;
判断模块12,用于根据字节数据,判断PCIE设备的寄存器中的数值是否满足预设标准,若不满足预设标准,启动确定模块;
确定模块13,用于确定PCIE设备异常。
由于装置部分的实施例与方法部分的实施例相互对应,因此装置部分的实施例及其对应的有益效果请参见方法部分的实施例的描述,这里暂不赘述。
本申请所提供的异常检测装置,包含初始化模块,认证模块,调度模块,结束模块,可通过配置测试环境,利用lspci工具获取服务器中PCIE设备的BUS ID及设备信息,读取PCIE设备的配置空间中的字节数据,根据字节数据,判断PCIE设备的寄存器中的数值是否满足预设标准,若不满足预设标准,则确定PCIE设备异常通过采集PCIE设备配置空间寄存器信息以判断PCIE链路是否存在异常,并识别出可纠正错误予以纠正。本测试方法适用于对通用服务器的测试,提高PCIE设备可靠性测试的覆盖度,保证测试更加全面和完整。
图3为本申请另一实施例提供的异常检测装置的结构图,如图3所示,异常检测装置包括:存储器20,用于存储计算机程序;
处理器21,用于执行计算机程序时实现如上述实施例中所提到的异常检测方法的步骤。
本实施例提供的异常检测装置可以包括但不限于智能手机、平板电脑、笔记本电脑或台式电脑等。
其中,处理器21可以包括一个或多个处理核心,比如4核心处理器、8核心处理器等。处理器21可以采用数字信号处理(Digital Signal Processor,DSP)、现场可编程门阵列(Field-Programmable Gate Array,FPGA)、可编程逻辑阵列(Programmable LogicArray,PLA)中的至少一种硬件形式来实现。处理器21也可以包括主处理器和协处理器,主处理器是用于对在唤醒状态下的数据进行处理的处理器,也称中央处理器(CentralProcessing Unit,CPU);协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中,处理器21可以在集成有图像处理器(Graphics Processing Unit,GPU),GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中,处理器21还可以包括人工智能(Artificial Intelligence,AI)处理器,该AI处理器用于处理有关机器学习的计算操作。
存储器20可以包括一个或多个计算机可读存储介质,该计算机可读存储介质可以是非暂态的。存储器20还可包括高速随机存取存储器,以及非易失性存储器,比如一个或多个磁盘存储设备、闪存存储设备。本实施例中,存储器20至少用于存储以下计算机程序201,其中,该计算机程序被处理器21加载并执行之后,能够实现前述任一实施例公开的异常检测方法的相关步骤。另外,存储器20所存储的资源还可以包括操作***202和数据203等,存储方式可以是短暂存储或者永久存储。其中,操作***202可以包括Windows、Unix、Linux等。数据203可以包括但不限于上述异常检测方法中涉及的数据等。
在一些实施例中,异常检测装置还可包括有显示屏22、输入输出接口23、通信接口24、电源25以及通信总线26。
本领域技术人员可以理解,图3中示出的结构并不构成对异常检测装置的限定,可以包括比图示更多或更少的组件。
本申请实施例提供的异常检测装置,包括存储器和处理器,处理器在执行存储器存储的程序时,能够实现如下方法:上述实施例中涉及的异常检测方法。
由于装置部分的实施例与方法部分的实施例相互对应,因此装置部分的实施例及其对应的有益效果请参见方法部分的实施例的描述,这里暂不赘述。
本申请所提供的异常检测装置,包含存储器与执行器,在存储器中的程序被执行器执行时可以实现通过配置测试环境,利用lspci工具获取服务器中PCIE设备的BUS ID及设备信息,读取PCIE设备的配置空间中的字节数据,根据字节数据,判断PCIE设备的寄存器中的数值是否满足预设标准,若不满足预设标准,则确定PCIE设备异常通过采集PCIE设备配置空间寄存器信息以判断PCIE链路是否存在异常,并识别出可纠正错误予以纠正。本测试方法适用于对通用服务器的测试,提高PCIE设备可靠性测试的覆盖度,保证测试更加全面和完整。
最后,本申请还提供一种计算机可读存储介质对应的实施例。计算机可读存储介质上存储有计算机程序,计算机程序被处理器执行时实现如上述方法实施例中记载的步骤。
可以理解的是,如果上述实施例中的方法以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(RandomAccess Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
由于可读存储介质部分的实施例与方法部分的实施例相互对应,因此装置部分的实施例及其对应的有益效果请参见方法部分的实施例的描述,这里暂不赘述。
本申请所提供的计算机可读存储装置,存储的内容被执行时,可以达到通过配置测试环境,利用lspci工具获取服务器中PCIE设备的BUS ID及设备信息,读取PCIE设备的配置空间中的字节数据,根据字节数据,判断PCIE设备的寄存器中的数值是否满足预设标准,若不满足预设标准,则确定PCIE设备异常通过采集PCIE设备配置空间寄存器信息以判断PCIE链路是否存在异常,并识别出可纠正错误予以纠正。本测试方法适用于对通用服务器的测试,提高PCIE设备可靠性测试的覆盖度,保证测试更加全面和完整。
以上对本申请所提供的一种异常检测装置,电路及装置及可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
还需要说明的是,在本说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
Claims (10)
1.一种异常检测方法,其特征在于,应用于PCIE设备,包括:
配置测试环境,利用lspci工具获取服务器中所述PCIE设备的BUSID及设备信息;
读取所述PCIE设备的配置空间中的字节数据;
根据所述字节数据,判断所述PCIE设备的寄存器中的数值是否满足预设标准;
若不满足预设标准,则确定所述PCIE设备异常。
2.根据权利要求1所述的异常检测方法,其特征在于,所述读取所述设备信息包括域号,总线号,设备号,功能号。
3.根据权利要求2所述的异常检测方法,其特征在于,所述判断所述PCIE设备的寄存器中的数值是否满足预设标准包括:
判断可纠错状态寄存器中错误对应的bit位的数值是否为0;
若所述可纠错状态寄存器中错误对应的bit位的数值为0,判断不可纠错状态寄存器中错误对应的bit位的数值是否为0;
若所述不可纠错状态寄存器中错误对应的bit位的数值不为0,则所述PCIE设备异常。
4.根据权利要求3所述的异常检测方法,其特征在于,若所述可纠错状态寄存器中错误对应的bit位的数值为1,还包括:
通过setpci将所述错误对应的bit位设为0,并回到所述读取所述PCIE设备的配置空间中的字节数据的步骤。
5.根据权利要求3所述的异常检测方法,其特征在于,还包括:
所述不可纠错状态寄存器中错误对应的bit位的数值为0,则确定所述PCIE设备正常。
6.根据权利要求1至5任意一项所述的异常检测方法,其特征在于,还包括:
生成进行中的所述异常检测作业的日志,并将所述日志存储在存储装置中。
7.根据权利要求6所述的异常检测方法,其特征在于,还包括:
当确定所述PCIE设备异常时,进行报警。
8.一种异常检测装置,其特征在于,包括:
配置模块,用于配置测试环境,利用lspci工具获取服务器中所述PCIE设备的BUSID及设备信息;
读取模块,用于读取所述PCIE设备的配置空间中的字节数据;
判断模块,用于根据所述字节数据,判断所述PCIE设备的寄存器中的数值是否满足预设标准,若不满足预设标准,启动确定模块;
确定模块,用于确定所述PCIE设备异常。
9.一种异常检测装置,其特征在于,包括存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序时实现如权利要求1至7任一项所述的异常检测装置的步骤。
10.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行时实现如权利要求1至7任一项所述的异常检测方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210741215.3A CN114936135A (zh) | 2022-06-28 | 2022-06-28 | 一种异常检测方法、装置及可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210741215.3A CN114936135A (zh) | 2022-06-28 | 2022-06-28 | 一种异常检测方法、装置及可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114936135A true CN114936135A (zh) | 2022-08-23 |
Family
ID=82868601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210741215.3A Pending CN114936135A (zh) | 2022-06-28 | 2022-06-28 | 一种异常检测方法、装置及可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114936135A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117453495A (zh) * | 2023-12-26 | 2024-01-26 | 睿思芯科(成都)科技有限公司 | 支持在线纠错和调试的芯片、设计方法及相关设备 |
-
2022
- 2022-06-28 CN CN202210741215.3A patent/CN114936135A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117453495A (zh) * | 2023-12-26 | 2024-01-26 | 睿思芯科(成都)科技有限公司 | 支持在线纠错和调试的芯片、设计方法及相关设备 |
CN117453495B (zh) * | 2023-12-26 | 2024-03-26 | 睿思芯科(成都)科技有限公司 | 支持在线纠错和调试的芯片、设计方法及相关设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112286709B (zh) | 一种服务器硬件故障的诊断方法、诊断装置及诊断设备 | |
US9916217B2 (en) | Accessing hidden diagnostic registers | |
US10261880B1 (en) | Error generation using a computer add-in card | |
CN109358975A (zh) | 一种软件运行异常的分析方法、装置、电子设备及存储介质 | |
CN114328102A (zh) | 设备状态监控方法、装置、设备及计算机可读存储介质 | |
WO2019056475A1 (zh) | 测试任务自动化管理方法、装置、设备及存储介质 | |
WO2016127600A1 (zh) | 异常处理方法及装置 | |
CN114936135A (zh) | 一种异常检测方法、装置及可读存储介质 | |
CN113656339B (zh) | Nvme热插拔的处理方法、bmc、装置、设备及介质 | |
CN117707884A (zh) | 一种监控电源管理芯片的方法、***、设备和介质 | |
CN111124818B (zh) | 一种扩展器Expander的监控方法、装置及设备 | |
CN115102937B (zh) | 一种服务器电源自适应通讯方法、设备及介质 | |
CN116089124A (zh) | 一种仿真***通信方法、装置、介质 | |
CN116302755A (zh) | 一种psu注错测试方法、***、装置及可读存储介质 | |
CN114564334B (zh) | 一种mrpc数据处理方法、***及相关组件 | |
CN116089139A (zh) | 一种串口硬盘故障处理方法、装置、介质 | |
CN114116337A (zh) | 基于pcie链路配置的硬盘测试方法、***、终端及存储介质 | |
CN114969175A (zh) | 保险平台与外部***的对接方法及相关设备 | |
CN113568806A (zh) | 一种sas卡链路状态监控方法、***、装置及可读存储介质 | |
CN110781042A (zh) | 一种基于bmc检测ubm背板的方法、设备及介质 | |
CN111221701A (zh) | 一种芯片及其电路逻辑重构*** | |
CN111124804B (zh) | 测试方法和装置 | |
TWI789983B (zh) | 電源管理方法及電源管理裝置 | |
CN110008706B (zh) | 主机安全状态管理方法、装置及终端设备 | |
CN109923846B (zh) | 确定热点地址的方法及其设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |