CN111200061B - 一种半导体器件电容结构及其制作方法 - Google Patents

一种半导体器件电容结构及其制作方法 Download PDF

Info

Publication number
CN111200061B
CN111200061B CN201911327244.XA CN201911327244A CN111200061B CN 111200061 B CN111200061 B CN 111200061B CN 201911327244 A CN201911327244 A CN 201911327244A CN 111200061 B CN111200061 B CN 111200061B
Authority
CN
China
Prior art keywords
layer
metal layer
capacitor
protective layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911327244.XA
Other languages
English (en)
Other versions
CN111200061A (zh
Inventor
林鑫
王勇
魏鸿基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN201911327244.XA priority Critical patent/CN111200061B/zh
Publication of CN111200061A publication Critical patent/CN111200061A/zh
Application granted granted Critical
Publication of CN111200061B publication Critical patent/CN111200061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体器件电容结构及其制作方法，是在半导体基底上依次形成下极板和介电质层后，先形成第一金属层，再依次覆盖第一保护层和绝缘层后，依次蚀刻第一金属层顶部的绝缘层和第一保护层形成电容通孔，再形成第二保护层覆盖绝缘层表面及电容通孔内壁，然后制作第二金属层，第二金属层通过电容通孔与第一金属层接触以形成上极板，通过本发明的设置改善电容中电荷集中区域的结构，避免三种材料交界，减少应力作用，有效隔离制作过程中和使用过程中的水汽等污染，提高可靠度以及器件使用寿命。本发明的方法工艺步骤少，成本低。

Description

一种半导体器件电容结构及其制作方法
技术领域
本发明涉及电容结构，特别是涉及一种高可靠性的半导体器件电容结构及其制作方法。
背景技术
随着设备技术的发展，化合物半导体的工艺能力越来越高，对于三极管等主动元器件的可靠度的控制能力越来越强。随之而来的被动元器件的短板就显现出来。芯片对于电容的可靠度尤其在高温高湿方面要求也越来越高。
现有的半导体器件的电容结构，通常是在已完成器件制程的晶片上依次形成下极板金属层、介质层和上极板金属层，并在其周边涂覆有机物绝缘层以弥补高度差使整个结构平坦，这将会在介质层、金属层和绝缘层之间形成无机化合物、金属和有机物三者的交界区域，由于此处为电容结构的电荷集中区域，因不同材料之间结合的相互作用在此处应力最大，在芯片老化测试过程中容易烧毁而导致器件可靠性失效。此外，由于有机绝缘材料抵挡水汽能力较弱，从而器件阻挡水汽能力减低，容易受到水汽等侵蚀而失效。因此，设计一种高可靠性的电容结构对于器件的性能提升具有重要的意义。
发明内容
本发明的目的在于克服现有技术之不足，提供一种高可靠性的半导体器件电容结构及其制作方法。
本发明解决其技术问题所采用的技术方案是：
本发明提供了一种半导体器件电容结构的制作方法，该方法包括以下步骤：
1)于一半导体基底的预设区域上形成下极板金属层；
2)沉积电容介电质层；
3)于下极板金属层上方形成第一金属层；
4)沉积第一保护层；
5)涂覆有机物绝缘材料形成绝缘层；
6)依次去除所述第一金属层顶部的绝缘层和第一保护层，形成电容通孔；
7)沉积第二保护层，去除所述电容通孔底部的第二保护层；
8)于所述电容通孔之内形成第二金属层，所述第二金属层与所述第一金属层相接触并构成上极板金属层。
可选的，所述第一金属层的材料是Ti/Pt/Au/Ti叠层，通过蒸镀或溅镀形成。
可选的，所述第一保护层的材料是与所述电容介电质层或所述介电质层表层相同的绝缘材料。
可选的，步骤6)中，所述绝缘层和所述第一保护层在同一道光阻下进行蚀刻形成所述电容通孔。
可选的，步骤6)中，通过涂布光阻，进行曝光和显影形成预设蚀刻窗口，首先通过干法蚀刻去除所述预设蚀刻窗口之内的绝缘层，然后通过干法蚀刻去除所述预设蚀刻窗口之内的第一保护层形成第一开口，最后通过干法蚀刻侧向蚀刻所述绝缘层至所述绝缘层的开口大于所述第一开口，从而形成所述电容通孔，然后去除光阻。
可选的，所述绝缘层的蚀刻剂是O2，所述第一保护层的蚀刻剂是SF6。
可选的，所述第二保护层的材料是氮化硅。
可选的，所述第二保护层的厚度是200～500nm。
可选的，所述第二金属层通过溅镀与电镀工艺形成，厚度为1000nm-5000nm。
本发明还提供了上述方法制作的半导体器件电容结构。
本发明的有益效果是：
1.通过第一金属层、第一保护层和第二金属层的设置改善电容中电荷集中区域的结构，通过第一保护层和第二保护层的设置使得整个电容结构中均无三种材料的交界区域，减少应力作用，避免材料间结合不良的问题，进一步提高可靠度以及器件使用寿命；
2.在芯片生产流程和后续封装过程中，通过第二保护层可以有效的减少卤族元素和水汽对有机物绝缘材料的侵袭，增强电路和电容对于封装制程的适应性。在实际运用场景中，可以完美的提升电路和电容对于高温高湿的适应性；
3.本发明的方法中，绝缘层和第一保护层经过一次黄光、一次蚀刻步骤形成电容通孔，通孔结构易于控制，工艺步骤少，生产成本低。
附图说明
图1为本发明实施例的工艺流程图，图中所示依次为各步骤得到的结构示意图；
图2为本发明实施例的半导体器件的电容结构示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。此外，图中所示的元件及结构的个数，均仅为示例，并不以此对数目进行限制，实际可依照设计需求进行调整。
实施例，参考图1，一种半导体器件电容结构的制作方法为：
1)提供已通过常规手段进行隔离处理的半导体基底1，所述隔离处理是将半导体特性转变成绝缘特性，防止在半导体基底上形成的电容漏电；隔离处理方式例如通过离子注入的方式或在半导体基底上形成绝缘层。半导体基底可以为Si等，也可以为化合物半导体基底，例如SiC、GaAs、InP等；以GaAs基底为例，于基底1上涂布光阻，并进行曝光和显影形成预设图形。用蒸镀或者溅镀的方式沉积金属，用N-甲基吡咯烷酮等化学药液将光阻剥离后留下所需图形形成下极板金属层2。所述下极板金属层2可以是例如Ti/Pt/Au/Ti叠层，总厚度100～1000nm，其中Ti层厚度范围3～50nm，Pt层厚度范围20～50nm。
2)用PECVD的方式沉积一层SiN作为电容介电质层3，厚度根据电容值的需求进行设置，例如50～200nm。此外，介电质层也可以是SiN/SiO2/SiN等叠层复合膜。
3)涂布光阻，并进行曝光和显影形成预设图形，用蒸镀或者溅镀的方式沉积金属，用N-甲基吡咯烷酮等化学药液将光阻剥离后于下极板金属层2上方留下所需图形形成第一金属层41。第一金属层41优选位于下极板金属层2中间，且宽度小于下极板金属层2。第一金属层41可以是例如Ti/Pt/Au/Ti叠层，总厚度100～1000nm，其中Ti层厚度范围为3～50nm，Pt层厚度范围为20～50nm。
4)用PECVD的方式沉积一层氮化硅作为第一保护层5，厚度从100nm到500nm。
5)在步骤4)形成的结构表面涂布厚度为1300～2000nm的聚酰亚胺(PI)作为绝缘层6，烘烤后聚酰亚胺硬化。
6)用光阻经过涂布、曝光和显影后形成预设蚀刻窗口，预设蚀刻窗口位于第一金属层41顶部；用ICP或者RIE对绝缘层6进行干法刻蚀，蚀刻剂是O2，去除预设蚀刻窗口之内的聚酰亚胺裸露底部的第一保护层5；然后对第一保护层5进行干法蚀刻，蚀刻剂是SF6，去除预设蚀刻窗口之内的第一保护层5形成第一开口51，裸露底部的第一金属层41；最后再采用O2对绝缘层6进行干法蚀刻去除预设蚀刻窗口之内残留的聚酰亚胺材料，并对绝缘层6产生侧向蚀刻，保证绝缘层6的开口61大于第一开口51，两者共同形成电容通孔A；然后用N-甲基吡咯烷酮等化学药液将光阻剥离。
7)用PECVD沉积上一层200nm到500nm的氮化硅作为第二保护层7，涂布光阻，进行曝光和显影形成对应电容通孔A的蚀刻窗口，通过干法蚀刻去除所述蚀刻窗口之内的第二保护层7以使电容通孔A底部的第一金属层41裸露；留下的第二保护层7覆盖绝缘层6全部表面，包括了电容通孔A的内壁，从而形成一个封闭的结构，将绝缘层6完全与外界环境隔离开来，在后续生产制程中，避免了卤族元素和水汽对聚酰亚胺侵袭，提高了绝缘层6对高温高湿环境的适应性。
8)溅镀TiW/种子金，总厚度：120-240nm，其中TiW：40-80nm，Au：80-160nm，用于在后续生产制程中，藉以促进电镀金的生长速度并形成致密的电镀金层。用光阻经过涂布、曝光和显影后，将第二金属层42线条位置定义出来，用电镀的方式沉积金，用N-甲基吡咯烷酮等化学药液将光阻剥离，逆电镀或者湿法蚀刻(KI)去除裸露的种子金，最后通过干法蚀刻(CF4)或者湿法蚀刻(H2O2)去除裸露的TiW，留下所需金属图形形成第二金属层42，第二金属层42总厚度为1000-5000nm。第二金属层42位于电容通孔A内并与第一金属层41接触，且第二金属层42高于绝缘层6表面。第二金属层42和第一金属层41构成上极板金属层4。
常规的，还包括在上述结构表面覆盖厚度为4-20nm的Ti层、覆盖钝化层及进行金属连线等步骤。
参考图2，通过上述方法得到的电容结构包括半导体基底1、下极板金属层2、电容介电质层3、上极板金属层4、第一保护层5、绝缘层6和第二保护层7。其中下极板金属层2、电容介电质层3和上极板金属层4依次设于半导体基底1之上，上极板金属层4包括第一金属层41和第二金属层42，第一金属层41设于所述电容介电质层3上，所述第一保护层5覆盖所述第一金属层41，所述绝缘层6涂覆于所述下极板金属层4、电容介电质层3、第一金属层41和第一保护层5形成的结构上，所述第一金属层41顶部的第一保护层5和绝缘层6开设有电容通孔A，所述第二保护层7覆盖所述绝缘层6表面和所述电容通孔A的内壁，所述第二金属层42设于所述电容通孔A内并与所述第一金属层41接触。
其中，第一保护层5将第一金属层41和绝缘层6隔离开来，更具体，电容介电质层3覆盖下极板金属层2表面，第一金属层41宽度小于下极板金属层2，第一保护层5还覆盖第一金属层41两侧的电容介电质层3表面，将电容介电质层3和绝缘层6隔离开来，从而避免了电容结构中电荷集中区域(上极板金属层和电容介电质相接位置的边界)多种材料交界产生的应力集中现象，减少了应力，避免老化烧毁；第二保护层7将第二金属层42和绝缘层6隔离开来，同样避免了多种材料交界产生的应力集中以及连接不良等问题，有效隔离制作过程中和使用过程中的水汽等污染。通过上述整体结构的设置，提高了器件的可靠性以及使用寿命。
上述实施例仅用来进一步说明本发明的一种半导体器件电容结构及其制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。

Claims (8)

1.一种半导体器件电容结构的制作方法，其特征在于包括以下步骤：
1)于一半导体基底的预设区域上形成下极板金属层；
2)沉积电容介电质层；
3)于下极板金属层上方形成第一金属层；
4)沉积第一保护层；
5)涂覆有机物绝缘材料形成绝缘层；
6)通过涂布光阻，进行曝光和显影形成预设蚀刻窗口，首先通过干法蚀刻去除所述预设蚀刻窗口之内的绝缘层，然后通过干法蚀刻去除所述预设蚀刻窗口之内的第一保护层形成第一开口，最后通过干法蚀刻侧向蚀刻所述绝缘层至所述绝缘层的开口大于所述第一开口，形成电容通孔，然后去除光阻；
7)沉积第二保护层，去除所述电容通孔底部的第二保护层；
8)于所述电容通孔之内形成第二金属层，所述第二金属层与所述第一金属层相接触并构成上极板金属层。
2.根据权利要求1所述的制作方法，其特征在于：所述第一金属层的材料是Ti/Pt/Au/Ti叠层，通过蒸镀或溅镀形成。
3.根据权利要求1所述的制作方法，其特征在于：所述第一保护层的材料是与所述电容介电质层或所述电容介电质层表层相同的绝缘材料。
4.根据权利要求1所述的制作方法，其特征在于：所述绝缘层的蚀刻剂是O2，所述第一保护层的蚀刻剂是SF6。
5.根据权利要求1所述的制作方法，其特征在于：所述第二保护层的材料是氮化硅。
6.根据权利要求1或5所述的制作方法，其特征在于：所述第二保护层的厚度是200～500nm。
7.根据权利要求1所述的制作方法，其特征在于：所述第二金属层通过溅镀与电镀工艺形成，厚度为1000nm-5000nm。
8.一种由权利要求1～7任一项所述方法制作的半导体器件电容结构。
CN201911327244.XA 2019-12-20 2019-12-20 一种半导体器件电容结构及其制作方法 Active CN111200061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911327244.XA CN111200061B (zh) 2019-12-20 2019-12-20 一种半导体器件电容结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911327244.XA CN111200061B (zh) 2019-12-20 2019-12-20 一种半导体器件电容结构及其制作方法

Publications (2)

Publication Number Publication Date
CN111200061A CN111200061A (zh) 2020-05-26
CN111200061B true CN111200061B (zh) 2023-03-17

Family

ID=70747595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911327244.XA Active CN111200061B (zh) 2019-12-20 2019-12-20 一种半导体器件电容结构及其制作方法

Country Status (1)

Country Link
CN (1) CN111200061B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530939B (zh) * 2020-11-19 2023-11-07 偲百创(深圳)科技有限公司 集成电容器及其制造方法，射频电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255194B1 (en) * 1999-06-03 2001-07-03 Samsung Electronics Co., Ltd. Trench isolation method
CN103098199A (zh) * 2010-09-13 2013-05-08 株式会社村田制作所 电介质薄膜元件、反熔丝元件及电介质薄膜元件的制造方法
CN103915315A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法
CN108376739A (zh) * 2018-01-25 2018-08-07 厦门市三安集成电路有限公司 一种化合物半导体器件电容结构及其制作方法
CN109742091A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110352627A (zh) * 2017-03-03 2019-10-18 夏普株式会社 显示装置及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009057225A1 (ja) * 2007-11-02 2009-05-07 Fujitsu Microelectronics Limited 半導体装置とその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255194B1 (en) * 1999-06-03 2001-07-03 Samsung Electronics Co., Ltd. Trench isolation method
CN103098199A (zh) * 2010-09-13 2013-05-08 株式会社村田制作所 电介质薄膜元件、反熔丝元件及电介质薄膜元件的制造方法
CN103915315A (zh) * 2013-01-08 2014-07-09 中芯国际集成电路制造(上海)有限公司 Mim电容及其形成方法
CN110352627A (zh) * 2017-03-03 2019-10-18 夏普株式会社 显示装置及其制造方法
CN108376739A (zh) * 2018-01-25 2018-08-07 厦门市三安集成电路有限公司 一种化合物半导体器件电容结构及其制作方法
CN109742091A (zh) * 2019-01-10 2019-05-10 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN111200061A (zh) 2020-05-26

Similar Documents

Publication Publication Date Title
US9548161B2 (en) Dielectric thin film element, antifuse element, and method of producing dielectric thin film element
WO1982003727A1 (en) Method of making a semiconductor device having a projecting,plated electrode
JPS5828736B2 (ja) 平坦な薄膜の形成方法
US20120217498A1 (en) Photoelectric converter and method for manufacturing the same
CN108376739B (zh) 一种化合物半导体器件电容结构及其制作方法
CN111200061B (zh) 一种半导体器件电容结构及其制作方法
CN111293200A (zh) Led高压芯片及其制备方法、隔离槽的制作方法
CN107275380B (zh) 一种化合物半导体的金属层及其制备方法
CN106129038A (zh) 集成电路芯片及其制作方法
CN110752207B (zh) 一种背面电容结构及制作方法
CN110534492A (zh) 半导体装置及其制造方法
CN101625985B (zh) 半导体结构及其制造方法
US5070037A (en) Integrated circuit interconnect having dual dielectric intermediate layer
CN111128970B (zh) 一种电容结构及其制作方法
CN108538816B (zh) 一种氮化硅-聚酰亚胺复合介质的mim电容器及制作方法
CN211428157U (zh) 一种改善半导体器件可靠性的结构
CN112447882B (zh) 用于半导体晶片的通孔的钝化方法
CN110223970B (zh) 一种孔槽式的电容结构及制作方法
CN110767633A (zh) 一种不同深度的电容结构及制作方法
CN100452384C (zh) 半导体装置及其制造方法
CN109817570B (zh) 一种化合物半导体的金属连线结构及其制作方法
CN110767650B (zh) 一种提高抗击穿能力的smim电容结构及制作方法
TWI749699B (zh) 半導體結構及其製造方法
KR100607781B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
KR100313529B1 (ko) 반도체소자의 컨택 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant