CN111183513A - 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆 - Google Patents
一种用于制作光电半导体芯片的方法及其所使用的键合晶圆 Download PDFInfo
- Publication number
- CN111183513A CN111183513A CN201980004714.0A CN201980004714A CN111183513A CN 111183513 A CN111183513 A CN 111183513A CN 201980004714 A CN201980004714 A CN 201980004714A CN 111183513 A CN111183513 A CN 111183513A
- Authority
- CN
- China
- Prior art keywords
- wafer
- sub
- mother
- optoelectronic semiconductor
- recited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 230000005693 optoelectronics Effects 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 7
- 239000010980 sapphire Substances 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 5
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 abstract description 114
- 238000012545 processing Methods 0.000 abstract description 7
- 230000001066 destructive effect Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000000407 epitaxy Methods 0.000 abstract description 4
- 230000008859 change Effects 0.000 abstract description 2
- 239000002994 raw material Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000000227 grinding Methods 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 239000002178 crystalline material Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052580 B4C Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- INAHAJYZKVIDIZ-UHFFFAOYSA-N boron carbide Chemical compound B12B3B4C32B41 INAHAJYZKVIDIZ-UHFFFAOYSA-N 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000009776 industrial production Methods 0.000 description 1
- 239000002440 industrial waste Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种用于制作光电半导体芯片的方法及其所使用的键合晶圆，晶圆材料包括蓝宝石、碳化硅、砷化镓等用于外延（epitaxy）的晶圆。此方法将传统晶圆分成母晶圆、子晶圆，运用适当的键合技术将母晶圆与子晶圆键合后，能耐外延时约1000度的高温与应力产生的翘曲变化；外延后使用非物理破坏方式解开键合。母晶圆可以循环使用，子晶圆与外延层直接用于芯片制程，不需要减薄或少量减薄，解决了大尺寸外延晶圆的原材料与芯片加工成本问题，并得到波长均匀性更好的外延片。
Description
技术领域
本发明涉及一种光电半导体芯片的制作方法，具体涉及适用于外延的键合晶圆。
背景技术
单晶蓝宝石、碳化硅、砷化镓晶体是比较典型的外延材料，具有优良的光电效应，并被广泛地用于LED、功率器件上。蓝宝石、碳化硅、砷化镓等晶体在生长时都需要耗费大量的电能。且晶圆尺寸越大，晶体材料的良率越低，半导体衬底晶圆逐步从4寸过渡到6寸或者8寸，成本也相对较高。
晶体需经过切割、研磨、抛光、清洗等多段工序后成为晶圆；经过外延生长后，芯片的制程均需要将整个芯片厚度减薄，以缩小芯片尺寸。芯片的厚度通常只有晶圆的1/3以下，也就是说，有一半以上的晶体在最后得用减薄机磨掉，晶体材料浪费甚大。
晶圆厚度是影响外延波长均匀性的关键要素之一，厚度越厚越能减少外延层应力所产生的翘曲度，进而提高波长均匀性；为了缩小芯片尺寸，减少封装材料的浪费，芯片厚度越来越薄，因此要求具有更薄的晶圆衬底厚度。晶圆越厚在芯片制程也须花更多成本来减薄，这对于晶体材料存在大量浪费。
发明内容
本发明提供了背景技术中的技术问题的解决方法，本发明公开了一种用于制作光电半导体芯片的方法，将原本生长衬底分成母晶圆与子晶圆，所述母晶圆和子晶圆包括蓝宝石、碳化硅或者砷化镓。选择适当的键合介质在母晶圆、子晶圆或两者上都生长一层键合介质薄膜，优选在其中之一的表面生长一层键合介质，尤其推荐在母晶圆上生长键合介质作为中间层。中间层包括二氧化硅、氮化铝、氮化镓中的一种或者任意种任意组合。
键合设计在300℃至1000℃真空高温环境下进行母、子晶圆的键合，键合介质位于键合面上。其中较薄的子晶圆在半导体外延工艺制程后，可以非破坏性的解键合方式将键合介质破坏后分离，与母晶圆分离后的子晶圆以及子晶圆上的半导体外延层继续进行芯片制程；下方较厚的母晶圆则可以在清洗后进行高温退火释放外延生长累积的应力，退火后的母晶圆可实现循环使用。
所述的母晶圆与所述子晶圆的厚度设计，可依据最终芯片厚度来设计子晶圆厚度，子晶圆厚度可比最终芯片衬底厚度略后或者相等。为了提高良品率，建议订较厚母晶圆厚度；原本晶圆厚度规格减去子晶圆厚度则为最低母晶圆厚度。所述的母晶圆表面应为双面都是粗糙面的晶圆，可以金刚砂、碳化硼、碳化硅等高硬度微粉进行双面研磨制作稳定的粗糙表面，并将线切割产生的翘曲（WARP）修平；或采用有关黄光、显影、蚀刻等技术制作的粗糙面。定义子晶圆待外延生长的表面为正面，相对正面的另一面为背面，背面与母晶圆相向键合，子晶圆正面应为可外延等级的抛光面，背面与母晶圆同为粗糙面或抛光面。键合前应以O3、N2进行等离子清洁或化学方式清洗、活化键合介质生长表面，活化处理的试剂包括双氧水、氨水或者两者的混合物。活化处理也可以为干法处理，例如利用电浆进行活化。
所述的键合介质可以为二氧化硅(SiO2)、氮化铝(AlN)等薄膜，键合介质组成的中间层需有一定的厚度才能均匀键合，例如采用3~5μm，才能抵抗在外延生长时的1000℃高温与外延层应力导致的弯曲。所述的键合条件需在高温、真空的键合设备上进行。所述的非破坏式的解键合方法为酸液腐蚀法，将键合介质腐蚀破坏，不会伤到晶圆。所述的母晶圆循环使用需经过清洗、退火等制程，将外延的应力消除，母晶圆也比较平坦，有利于再次使用。
优选的，子晶圆厚度比最终芯片厚50~400μm，预留一些减薄调整的空间，在与母晶圆分离后，可对子晶圆远离外延层的一侧进行减薄，母晶圆厚度可比最低母晶圆厚度稍厚100~1000μm，以预留加工窗口。子晶圆的厚度为100~450μm，母晶圆的厚度为300~1500μm。
优选的，子晶圆正面抛光粗糙度为0.08~0.2nm；子晶圆背面与母晶圆双面粗糙度为0.1~1.2μm。
优选的，键合介质组成的中间层厚度为3~5um。
优选的，键合条件为300~400℃真空环境下，以100~250 kg/cm2的压力将母晶圆与子晶圆键合10~40分钟。
优选的，解键合方法为常温氢氟酸(HF)腐蚀氧化硅键合介质。
优选的，母晶圆再利用的方法为超声波洁净水清洗、旋干后，放入1350~1400℃的高温退火炉中进行退火，释放外延生产残余应力。
优选的，在一些情况下，母晶圆可以包括第一母晶圆和第二母晶圆，或者由两个以上可分离的晶圆构成。
本发明的有益效果包括：
本发明将传统晶圆分成母晶圆、子晶圆，运用适当的键合技术将母晶圆与子晶圆键合后，能耐外延时约1000℃的高温与应力产生的翘曲变化；外延后使用非物理破坏方式解开键合。母晶圆可以循环使用，子晶圆与外延层直接用于芯片制程，不需要减薄或少量减薄，解决了大尺寸外延晶圆的原材料与芯片加工成本问题，并得到波长均匀性更好的外延片。
出于降低半导体器件生产制造成本和提升量产效率的考量，越加聚焦于大尺寸晶圆的研究，大尺寸晶圆需要更佳抵抗制程应力的能力，由于本案的母晶圆可回收利用的特性，因此可通过适当增加母晶圆厚度以保持量产的稳定性，例如降低外延生长时的翘曲问题，从而提高外延生长的均匀性，并不会明显增加生产成本，在大尺寸晶圆的量产制造上意义深远。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1为键合晶圆的制作工艺流程；
图2~图7为光电半导体产品的制作过程示意图及相应的键合晶圆照片。
图中标示： 100、母晶圆；110、非光滑面；200、子晶圆；300、中间层；310、外延层。
具体实施方式
下面便结合附图对本发明若干具体实施例作进一步的详细说明。但以下关于实施例的描述及说明对本发明保护范围不构成任何限制。
应当理解，本发明所使用的术语仅出于描述具体实施方式的目的，而不是旨在限制本发明。进一步理解，当在本发明中使用术语“包含”、"包括"时，用于表明陈述的特征、整体、步骤、组件存在，而不排除一个或多个其他特征、整体、步骤、组件和/或它们的组合的存在或增加。
除另有定义之外，本发明所使用的所有术语（包括技术术语和科学术语）具有与本发明所属领域的普通技术人员通常所理解的含义相同的含义。应进一步理解，本发明所使用的术语应被理解为具有与这些术语在本说明书的上下文和相关领域中的含义一致的含义，并且不应以理想化或过于正式的意义来理解，除本发明中明确如此定义之外。
参看图1，本发明提供了一种用于制作光电半导体芯片的方法，用以制作低成本、高性能、环保的晶圆，利用本发明的键合方法，对大尺寸蓝宝石、碳化硅或砷化镓晶圆具有极大的成本效益。方法包括步骤：提供相同材料或者不同材料的母晶圆100和子晶圆200，对母晶圆100和子晶圆200的其中一面蒸镀介质层，介质层具有键合特性，利用介质层作为中间层300，在对介质层进行抛光后清洗，利用氨水和双氧水对中间层300进行活化处理，活化处理目的在于促使中间层300表面形成羟基（-OH），羟基对晶圆材料的Al或者O形成库伦拉力，有利于中间层与母晶圆和子晶圆相连接，母晶圆100和子晶圆200预对位，相互对齐，进行热压键合工艺，得到键合晶圆，对键合晶圆进行检测后清洗。
再参看图2到图4，详细来说，提供母晶圆100和子晶圆200，二者的材料选择包括但不限于：蓝宝石、碳化硅或者砷化镓，为了进行后续的高温键合工艺，晶圆材料所能承受的高温环境温度应不小于1000℃。通过在两者之间分别设置中间层300，本实施例中，在母晶圆100的非光滑面110以及子晶圆200相对非光滑面100的一面蒸镀键合介质材料SiO2制作中间层300（中间层图中未标出），对中间层300进行CMP（机械化学抛光），由于SiO2采用蒸镀沉积的模式制作，需利用抛光提升中间层的平坦度，而后将两者结果活化处理后，将具有中间层300的一面相向进行键合工艺。实施例中例如采用母晶圆100的厚度为300μm至500μm，为防止晶圆破碎，母晶圆100的厚度具有随着晶圆面积的增大而增厚的趋势，因此在大尺寸晶圆中例如八寸片，母晶圆100的厚度可能达到1500μm，子晶圆200的厚度为100μm至450μm，本发明构思下的子晶圆200至少可以达到100μm级的厚度，需要明确的是，随着晶圆制作技术的提升，采用本发明的技术方案可能得到更薄的子晶圆200。
在一些实施例中，晶圆表面洁净度越好，所生长的键合介质的品质也越好，键合的效果越佳，抛光后对键合晶圆进行清洗。晶圆的翘曲度（WARP）、平坦度（TTV）等越小，键合的效果也越好，甚至可以减少键合介质的厚度。适合的键合介质需与晶圆材料晶格匹配高，如二氧化硅（SiO2）、氮化铝（AlN）、氮化镓（GaN）等薄膜中的一种或者多种任意组合。可在母晶圆上生长薄膜或母晶圆100与子晶圆200均生长薄膜，在适合的温度与压力下做键合。
本发明提供的实施例中，该实施例在上述方案的基础上，在母晶圆100与子晶圆200相对的表面粗糙度也会影响键合的效果。晶圆表面越粗糙，键合介质长得越密；但是粗糙度太大，反而容易出现孔洞，影响键合效果，在本实施例中，粗糙度控制在0.1~1.2μm。
在该实施例中，母晶圆100与子晶圆200的尺寸需一致，直径需在±0.1mm范围内，以利于键合时，母晶圆100和子晶圆200的对位。LED用蓝宝石晶圆需以曝光显影、蚀刻等制程制作图形（Patterned Sapphire Substrate, PSS）在子晶圆200的表面上，以增加在发光半导体器件中的出光效果，在实施中，图形化衬底能从反射和外延晶格匹配两方面，有效提高发光半导体器件的出光效率。晶圆的键合的过程建议在制作上述图形之前，避免键合时的压力对于图形的破坏。
在另一些实施例中，有别于其它物理破坏方式，如以激光分离法，在晶圆侧面周围划一道深沟后，在低温环境下再用刀具将晶圆分离的方式，该类破坏会产生许多崩角，对于母晶圆100的再利用率降低。而本实施例以酸蚀刻键合介质的方式解键合，以蓝宝石晶圆为例，使用氢氟酸来腐蚀键合介质氧化硅，常温氢氟酸浸泡40分钟后即可轻易分离，不会影响半导体器件的外延层与晶圆本体。
参看图5，子晶圆200用于制作外延，在子晶圆200远离键合面的一侧设置为光滑面，用于制作外延层210，外延层依次包括N侧层、P侧层和位于二者之间的有源层，例如通过MOCVD金属有机物化学气相沉积半导体材料。
参看图6和图7，制作好外延层210后，解开中间层300，将母晶圆100和子晶圆200分离。子晶圆200继续制作芯片工艺，例如利用光阻蚀刻在外延层210远离子晶圆200的一侧上制作芯片图形，去除部分P侧层，至露出N侧层，再接着在P侧层和/或露出的N侧层表面制作绝缘保护层或者透明导电扩散层，最后制作与P侧层和露出的N侧层连接的芯片电极，形成发光半导体芯片结构。
同时可对分离后的母晶圆100进行高温退火后再次回收利用，用以再次制作键合晶圆。减薄子晶圆200以适应芯片工艺要求。本发明对子晶圆200的减薄厚度可大幅低于现有工艺对衬底的减薄厚度，以750μm厚度晶圆衬底为例，本发明只需移除大约200μm晶圆材料即可得到100μm的芯片衬底晶圆，而作为对比，现有技术则需移除650μm，移除量为本发明的3倍以上。工业生产中通常采用研磨移除的方式去除多余衬底材料，而研磨工艺去除衬底材料效率较低，也会消耗研磨砂轮，即导致制程时间较长，又加剧类似砂轮等生产备件的损耗，因此相较于现有技术，本发明节省了生产成本，缩短了减薄时间，也降低了产生的工业废料，对例如六英寸及以上尺寸大晶圆工业化起到积极推动作用。
在一些实施例中，母晶圆100可根据实际需要厚度需要，进一步设计成包括第一母晶圆和第二母晶圆键合组成，可实现逐个晶圆去除，以控制晶圆衬底的厚度控制。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (21)
1.一种用于制作光电半导体芯片的方法，包括工艺步骤：
步骤1，提供母晶圆和子晶圆，通过设置在二者之间的中间层键合成为键合晶圆；
步骤2，在键合晶圆靠近子晶圆一侧表面制作外延层；
步骤3，解开中间层，分离母晶圆和子晶圆。
2.根据权利要求1所述的一种用于制作光电半导体芯片的方法，其特征在于：解开后的子晶圆与外延层继续做芯片制程，母晶圆则循环使用。
3.根据权利要求2所述的一种用于制作光电半导体芯片的方法，其特征在于：解开后的母晶圆经过高温退火后循环使用。
4.根据权利要求1所述的一种用于制作光电半导体芯片的方法，其特征在于：解开后的子晶圆从远离外延层的一侧进行减薄。
5.根据权利要求1所述的一种用于制作光电半导体芯片的方法，其特征在于：步骤1键合前在母晶圆和子晶圆相对的一面分别制作中间层或者仅在其中之一制作中间层。
6.根据权利要求1所述的一种用于制作光电半导体芯片的方法，其特征在于：所述母晶圆和子晶圆包括蓝宝石、碳化硅或者砷化镓。
7.根据权利要求1所述的一种用于制作光电半导体芯片的方法，其特征在于：所述子晶圆的厚度为100μm至450μm。
8.根据权利要求1所述的一种用于制作光电半导体芯片的方法，其特征在于：所述母晶圆的厚度为300μm至1500μm。
9.根据权利要求1所述的一种用于制作光电半导体芯片的方法，其特征在于：所述母晶圆和/或子晶圆所能承受的高温环境温度不小于1000℃。
10.根据权利要求1所述的一种用于制作光电半导体芯片的方法，其特征在于：所述中间层包括二氧化硅、氮化铝、氮化镓中的一种或者任意种任意组合。
11.根据权利要求1所述的一种用于制作光电半导体芯片的方法，其特征在于：所述中间层可通过腐蚀工艺移除。
12.根据权利要求1所述的一种用于制作光电半导体芯片的方法，其特征在于：所述母晶圆至少由第一母晶圆和第二母晶圆组成。
13.根据权利要求1所述的一种用于制作光电半导体芯片的方法，其特征在于：对中间层进行活化处理。
14.根据权利要求13所述的一种用于制作光电半导体芯片的方法，其特征在于：活化处理的试剂包括双氧水、氨水或者两者的混合物。
15.根据权利要求13所述的一种用于制作光电半导体芯片的方法，其特征在于：活化处理为干法处理，利用电浆进行活化。
16.一种键合晶圆，作为制作光电半导体芯片的生长衬底，其特征在于：键合晶圆包括母晶圆、子晶圆及位于两者之间的中间层。
17.根据权利要求16所述的一种键合晶圆，其特征在于：所述子晶圆的厚度为100μm至450μm。
18.根据权利要求16所述的一种键合晶圆，其特征在于：所述母晶圆为300μm至1500μm。
19.根据权利要求16所述的一种键合晶圆，其特征在于：所述中间层的厚度为3μm至5μm。
20.根据权利要求16所述的一种键合晶圆，其特征在于：所述子晶圆远离所述母晶圆的一侧表面为光滑面。
21.根据权利要求16所述的一种键合晶圆，其特征在于：所述母晶圆至少由第一母晶圆和第二母晶圆组成。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2019/083521 WO2020211089A1 (zh) | 2019-04-19 | 2019-04-19 | 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111183513A true CN111183513A (zh) | 2020-05-19 |
Family
ID=70656854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980004714.0A Pending CN111183513A (zh) | 2019-04-19 | 2019-04-19 | 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆 |
Country Status (4)
| Country | Link |
|---|---|
| KR (1) | KR20210120058A (zh) |
| CN (1) | CN111183513A (zh) |
| TW (1) | TWI734359B (zh) |
| WO (1) | WO2020211089A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952151A (zh) * | 2020-07-28 | 2020-11-17 | 苏州赛万玉山智能科技有限公司 | 半导体复合晶圆及制造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102601702B1 (ko) * | 2022-10-31 | 2023-11-13 | 웨이브로드 주식회사 | 반도체 성장용 템플릿을 이용한 반도체 발광 소자 제조 방법 |
| KR102649711B1 (ko) * | 2022-12-02 | 2024-03-20 | 웨이브로드 주식회사 | 초박형 반도체 다이의 제조 방법 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281032B1 (en) * | 1998-04-22 | 2001-08-28 | Sony Corporation | Manufacturing method for nitride III-V compound semiconductor device using bonding |
| US20040029358A1 (en) * | 2002-08-10 | 2004-02-12 | Park Jea-Gun | Method of fabricating nano SOI wafer and nano SOI wafer fabricated by the same |
| TW200849337A (en) * | 2007-06-06 | 2008-12-16 | Soitec Silicon On Insulator | Process for fabricating a structure for epitaxy without an exclusion zone |
| KR20100033641A (ko) * | 2008-09-22 | 2010-03-31 | 주식회사 동부하이텍 | 반도체 소자의 웨이퍼 재활용 방법 |
| CN102956762A (zh) * | 2011-08-26 | 2013-03-06 | 郑朝元 | Ⅲ-ⅴ族晶圆可重复进行磊晶制程的方法与构造 |
| CN103165625A (zh) * | 2011-12-15 | 2013-06-19 | 电力集成公司 | 用于制造半导体器件的复合晶圆 |
| US9761493B2 (en) * | 2014-01-24 | 2017-09-12 | Rutgers, The State University Of New Jersey | Thin epitaxial silicon carbide wafer fabrication |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6689669B2 (en) * | 2001-11-03 | 2004-02-10 | Kulite Semiconductor Products, Inc. | High temperature sensors utilizing doping controlled, dielectrically isolated beta silicon carbide (SiC) sensing elements on a specifically selected high temperature force collecting membrane |
| CN102486992A (zh) * | 2010-12-01 | 2012-06-06 | 比亚迪股份有限公司 | 一种半导体器件的制造方法 |
| CN102184882A (zh) * | 2011-04-07 | 2011-09-14 | 中国科学院微电子研究所 | 一种形成复合功能材料结构的方法 |
-
2019
- 2019-04-19 WO PCT/CN2019/083521 patent/WO2020211089A1/zh active Application Filing
- 2019-04-19 KR KR1020217027188A patent/KR20210120058A/ko not_active IP Right Cessation
- 2019-04-19 CN CN201980004714.0A patent/CN111183513A/zh active Pending
-
2020
- 2020-01-22 TW TW109102559A patent/TWI734359B/zh active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6281032B1 (en) * | 1998-04-22 | 2001-08-28 | Sony Corporation | Manufacturing method for nitride III-V compound semiconductor device using bonding |
| US20040029358A1 (en) * | 2002-08-10 | 2004-02-12 | Park Jea-Gun | Method of fabricating nano SOI wafer and nano SOI wafer fabricated by the same |
| TW200849337A (en) * | 2007-06-06 | 2008-12-16 | Soitec Silicon On Insulator | Process for fabricating a structure for epitaxy without an exclusion zone |
| KR20100033641A (ko) * | 2008-09-22 | 2010-03-31 | 주식회사 동부하이텍 | 반도체 소자의 웨이퍼 재활용 방법 |
| CN102956762A (zh) * | 2011-08-26 | 2013-03-06 | 郑朝元 | Ⅲ-ⅴ族晶圆可重复进行磊晶制程的方法与构造 |
| CN103165625A (zh) * | 2011-12-15 | 2013-06-19 | 电力集成公司 | 用于制造半导体器件的复合晶圆 |
| US20130157440A1 (en) * | 2011-12-15 | 2013-06-20 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
| US9761493B2 (en) * | 2014-01-24 | 2017-09-12 | Rutgers, The State University Of New Jersey | Thin epitaxial silicon carbide wafer fabrication |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111952151A (zh) * | 2020-07-28 | 2020-11-17 | 苏州赛万玉山智能科技有限公司 | 半导体复合晶圆及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202039945A (zh) | 2020-11-01 |
| KR20210120058A (ko) | 2021-10-06 |
| WO2020211089A1 (zh) | 2020-10-22 |
| TWI734359B (zh) | 2021-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4540933B2 (ja) | 薄層形成方法 | |
| EP1528591B1 (en) | Method of manufacturing gallium nitride substrate for semiconductors, and gallium nitride semiconductor substrate | |
| KR100991395B1 (ko) | 제어된 기계적 강도를 가진 분리가능 구조물 및 동 구조물을 생산하는 방법 | |
| CN108475626B (zh) | 工程化衬底上的芯片级封装固态器件的剥离工艺 | |
| US20050142879A1 (en) | Wafer bonded epitaxial templates for silicon heterostructures | |
| KR100327840B1 (ko) | Ｓｏｉ기판의 재생방법 및 재생기판 | |
| CN111183513A (zh) | 一种用于制作光电半导体芯片的方法及其所使用的键合晶圆 | |
| TWI610373B (zh) | 以更佳效能應用單晶材料之類底材 | |
| US20150048301A1 (en) | Engineered substrates having mechanically weak structures and associated systems and methods | |
| KR20110120325A (ko) | 변형된 물질 층들의 이완 및 전달 | |
| US9269855B2 (en) | Method for manufacturing high efficiency light-emitting diodes | |
| EP3327795B1 (en) | Thin film and substrate-removed group iii-nitride based devices and method | |
| US8642443B2 (en) | Process for the realization of islands of at least partially relaxed strained material | |
| JP2003277194A (ja) | 単結晶サファイア基板およびその製造方法 | |
| WO2012138821A2 (en) | Reusable substrates for electronic device fabrication and methods thereof | |
| CN117660879A (zh) | 一种AlN薄膜及其制备方法和应用 | |
| CN117552111A (zh) | 一种GaN单晶衬底的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20200519 |