CN111181553A - 一种基于有源电感负载的环形振荡器延迟单元 - Google Patents

一种基于有源电感负载的环形振荡器延迟单元 Download PDF

Info

Publication number
CN111181553A
CN111181553A CN202010036818.4A CN202010036818A CN111181553A CN 111181553 A CN111181553 A CN 111181553A CN 202010036818 A CN202010036818 A CN 202010036818A CN 111181553 A CN111181553 A CN 111181553A
Authority
CN
China
Prior art keywords
transistor
inductive load
active inductive
output
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010036818.4A
Other languages
English (en)
Inventor
来新泉
张赟
钟龙杰
孙斌
刘晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202010036818.4A priority Critical patent/CN111181553A/zh
Publication of CN111181553A publication Critical patent/CN111181553A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明公开了一种基于有源电感负载的环形振荡器延迟单元，用于解决现有有源负载环形压控振荡器输出电压响应速度慢的问题。它包括第一有源电感负载、第二有源电感负载、差分输入级和锁存电路。其中第一、第二有源电感负载基于回转器原理。差分输入级采用NMOS管构成的差分对实现。锁存电路由两个NMOS管交叉耦合连接，用作下拉锁存，用于加快输出电压的跃迁，并确保输出电压不随电源电压与地弹的变化而产生剧烈波动。本发明提出的环形振荡器延迟单元由于采用有源电感负载，多级级联后构成环形压控振荡器，在保留环形压控振荡器优点的基础上，具有较宽的频率调谐范围和很小的芯片面积，并有效改善了阈值交叉点处输出电压的斜率。

Description

一种基于有源电感负载的环形振荡器延迟单元
技术领域
本发明涉及集成电路设计领域，具体为一种基于有源电感负载的环形振荡器延迟单元。
背景技术
压控振荡器是集成电路设计中不能缺少的重要功能模块，它提供了频率稳定且可控的本振信号。目前集成电路中的压控振荡器有环形振荡器与LC振荡器两大主要类别。环形压控振荡器与LC压控振荡器相比具有频率调谐范围大、相位互补、功耗小、面积小和与标准CMOS工艺完全兼容等优势。图1为经典环形压控振荡器及其延迟单元原理图。高速数据通信中对时序的抖动有严格的约束，所以一般的环形压控振荡器采用完全差分的方式，这样可以有效地抑制振荡器内部产生或外部耦合到振荡器的共模噪声。在压控振荡器输出电压的阈值交叉点处，摆率的增加会降低时序抖动，因此，环形压控振荡器的输出电压应具有快速的上升沿和下降沿，以使电路噪声对振荡器时序抖动的影响最小化。图2是传统的有源负载环形压控振荡器延迟单元，输出电压的上升沿和下降沿的斜率由压控振荡器输出节点的RC时间常数决定。增加压控振荡器延迟单元里晶体管的宽度可以减小RC时间常数，但这种方法在降低了电阻的同时也增加了电容，对时间常数的综合影响很小。
有源电感通过使用RC无源网络以及有源器件(MOSFET、JFET、BJT等)模拟出无源电感的V-I特性。基于回转器原理的有源电感由正跨导放大器和负跨导放大器加一个电容构成来实现电感特性。占用芯片面积与传统的无源螺旋电感元件相比，仅为后者的1％～10％。有源电感还可以在宽频率工作范围内实现对电感值和Q值的调谐。
发明内容
本发明提供了一种基于有源电感负载的环形振荡器延迟单元，它采用有源电感负载代替传统的电阻负载或有源负载，在保留环形压控振荡器优点的基础上，具有较宽的频率调谐范围和很小的芯片面积，并有效改善了阈值交叉点处输出电压的斜率。
为实现上述目的，本发明提供如下技术方案：一种基于有源电感负载的环形振荡器延迟单元，包括差分输入级，锁存电路，其特征在于还包括第一有源电感负载与第二有源电感负载；
所述差分输入级用于抑制振荡器内部产生或外部耦合到振荡器的共模噪声，其设有两个输入端Vin+和Vin-，且这两个输入端作为整个延迟单元的输入端；其设有两个输出端Vo-和Vo+，且这两个输出端作为整个延迟单元的输出端；
所述锁存电路内部采用交叉耦合连接而成，用于加快输出电压的跃迁，减少器件和电源噪声对振荡器时序抖动的瞬态持续时间，同时确保输出电压不随电源电压的变化与地弹而产生剧烈波动；其设有两个输出端，其中第一输出端连接至整个延迟单元的第一输出端Vo-，第二输出端连接至整个延迟单元的第二输出端Vo+-；
所述第一有源电感负载与第二有源电感负载其作为振荡器负载，等效为输出节点处的RLC网络，并联电感处于峰值时有效缩短对输出节点进行充电和放电的时间，LC谐振时有效减少电感峰值处的时间常数，有效改善阈值交叉点处输出电压的斜率；其中第一有源电感负载的第一输入端Vbias1连接偏置电压Vc1，其第二输入端Vbias2连接偏置电压Vc2，其输入输出端Vinout连接至整个延迟单元的第一输出端Vo-；第二有源电感负载的第一输入端Vbias1连接偏置电压Vc1，其第二输入端Vbias2连接偏置电压Vc2，其输入输出端Vinout连接至整个延迟单元的第二输出端Vo+。
上述差分输入级是对称差分结构，其包括第一晶体管M1与第四晶体管M4；所述第一晶体管M1和第四晶体管M4，其源极相连并接地，构成差分输入级；该第一晶体管M1栅极作为第一输入端口Vin+，漏极作为第一输出端口Vo-；该第四晶体管M4栅极作为第二输入端口Vin-，漏极作为第二输出端口Vo+。
上述锁存电路由第二晶体管M2与第三晶体管M3交叉耦合连接而成；所述第二晶体管M2的漏极与第三晶体管M3的栅极相连并接至整个延迟单元的第一输出端Vo-，第三晶体管M3的漏极与第二晶体管M2的栅极相连并连接至整个延迟单元的第二输出端Vo+，第二晶体管M2与第三晶体管M3的源极相连并接地。
上述第一有源电感负载和第二有源电感负载具有完全相同的结构。
作为第一优选，上述第一有源电感负载或第二有源电感负载包括两个PMOS管M5、M6和一个NMOS管M7，以及一个补偿电容Cc1；其中第五晶体管M5的源极接电源VDD，其漏极与第六晶体管M6的源极相连并作为输入输出端Vinout，其栅极通过第一补偿电容Cc1连接至地；第六晶体管M6的栅极作为有源电感负载的输入端Vbias1，并连接偏置电压Vc1，其漏极连接第五晶体管M5的栅极；第七晶体管M7的栅极作为有源电感负载的输入端Vbias2，并连接偏置电压Vc2，其漏极连接第五晶体管M5的栅极，其源极连接至地。
作为第二优选，上述第一有源电感负载或第二有源电感负载包括一个PMOS管M8和两个NMOS管M9、M10，以及一个补偿电容Cc2；其中第八晶体管M8的源极接电源VDD，其漏极通过补偿电容Cc2连接至地，其栅极连接第九晶体管M9的漏极；第九晶体管M9的栅极作为有源电感负载的输入端Vbias1，并连接偏置电压Vc1，其源极与第八晶体管M8的漏极相连，并作为输入输出端Vinout；第十晶体管M10的源极接地，其栅极作为有源电感负载的输入端Vbias2，并连接偏置电压Vc2，其漏极连接第八晶体管M8的漏极。
作为第三优选，上述第一有源电感负载或第二有源电感负载包括一个PMOS管M11和三个NMOS管M12、M13、M14，以及一个补偿电容Cc3；其中第十一晶体管M11的源极接电源VDD，其漏极接第十二晶体管M12的栅极，其栅极作为有源电感负载的输入端Vbias1，并连接偏置电压Vc1；第十二晶体管M12的源极通过第三补偿电容Cc3连接至地，其漏极接电源VDD；第十三晶体管M13的源极接地，其漏极连接第十二晶体管M12的栅极，其栅极与第十二晶体管M12的源极相连，并作为输入输出端Vinout；第十四晶体管M14的源极接地，其漏极连接第十二晶体管M12的栅极，其栅极作为有源电感负载的输入端Vbias2，并连接偏置电压Vc2。
与现有技术相比，本发明的优点如下：
1.本发明利用有源电感负载代替传统环形压控振荡器中的有源负载，有源电感可以在宽频率工作范围内实现对电感值和Q值的调谐，使环形压控振荡器具有较宽的频率调谐范围。
2.本发明利用有源电感负载的环形压控振荡器具有占用面积小的优势，相同电感值需求的情况下，有源电感占用芯片面积与传统的无源螺旋电感元件相比仅为后者的1％～10％，且有源电感负载中所有器件与标准CMOS工艺完全兼容。
3.本发明采用有源电感作为振荡器负载，输出节点时间常数由输出节点处的RLC网络确定，并联电感处于峰值时可以有效缩短对输出节点进行充电和放电的时间，LC谐振时有效减少电感峰值处的时间常数，有效改善阈值交叉点处输出电压的斜率。
附图说明
图1为经典环形压控振荡器及其延迟单元。
图2为传统的有源负载环形压控振荡器延迟单元。
图3为本发明的电路原理图。
图4为本发明实施例一中使用的有源电感电路原理图。
图5为本发明实施例二中使用的有源电感电路原理图。
图6为本发明实施例三中使用的有源电感电路原理图。
图7为采用本发明延迟单元构成的环形压控振荡器与传统环形压控振荡器的输出波形对比图。
具体实施方式
为进一步说明本发明的目的、具体内容、技术方案与优势，以下结合实施例及附图对本发明进行详述。
参照图3，本发明提出的一种基于有源电感负载的环形振荡器延迟单元包括：差分输入级，锁存电路，第一有源电感负载与第二有源电感负载。
差分输入级是对称差分结构，包括第一晶体管M1与第四晶体管M4。NMOS管M1、M4位于电路两侧，为相应晶体管提供直流偏置电流。第一晶体管M1和第四晶体管M4源极相连并接地，第一晶体管M1栅极作为第一输入端口Vin+，漏极作为第一输出端口Vo-；第四晶体管M4栅极作为第二输入端口Vin-，漏极作为第二输出端口Vo+。差分输入级用于抑制振荡器内部产生或外部耦合到振荡器的共模噪声。
锁存电路由两个NMOS晶体管交叉耦合连接而成，包括第二晶体管M2和第三晶体管M3。第二晶体管M2的漏极与第三晶体管M3的栅极相连并接至整个延迟单元的第一输出端Vo-，第三晶体管M3的漏极与第二晶体管M2的栅极相连并连接至整个延迟单元的第二输出端Vo+，第二晶体管M2与第三晶体管M3的源极相连并接地。锁存电路用于加快输出电压的跃迁，减少器件和电源噪声对振荡器时序抖动的瞬态持续时间，同时确保输出电压不随电源电压的变化与地弹而产生剧烈波动。
第一有源电感负载或第二有源电感负载具有完全相同的结构。结构基于回转器原理，包括正跨导放大器、负跨导放大器、补偿电容、可调电流源。有源电感中正跨导放大器和负跨导放大器是组成回转器的重要部分，正跨导放大器与负跨导放大器相互交叉连接构成回转器，将MOS管的极间寄生电容与补偿电容Cc回转成等效电感元件。正跨导放大器的输出端与负跨导放大器的输入端相连，正跨导放大器的输入端与负跨导放大器的输出端相连，并作为有源电感结构的输入端，从该输入端看进去，电路结构呈现电感特性。
第一和第二有源电感负载中的可调电流源均由单个晶体管组成，通过调节外部偏置电压调节栅极电压改变可调电流源的电流大小进而改变放大器跨导，或者通过调节外部偏置电压直接调节正跨导放大器的跨导，最终实现对有源电感负载的电感值和工作频率范围的调节。利用电流注入与有源电感的可调谐性，可以实现环形压控振荡器宽的频率调谐范围。
第一和第二有源电感负载的补偿电容与回路中MOS管的极间电容共同作用提供回转成等效电感元件的电容，补偿电容用以增大电容值。
基于上述原理，为了更清楚地介绍第一有源电感负载或第二有源电感负载的工作原理，提出三个实施例进行进一步说明。
实施例一
参照图4，第一有源电感负载或第二有源电感负载包括两个PMOS管M5、M6和一个NMOS管M7，以及一个补偿电容Cc1。第五晶体管M5的源极接电源VDD，其漏极与第六晶体管M6的源极相连并作为输入输出端Vinout，其栅极通过第一补偿电容Cc1连接至地；第六晶体管M6的栅极作为有源电感负载的第一输入端Vbias1，并连接偏置电压Vc1，其漏极连接第五晶体管M5的栅极；第七晶体管M7的栅极作为有源电感负载的第二输入端Vbias2，并连接偏置电压Vc2，其漏极连接第五晶体管M5的栅极，其源极连接至地。
所述第一或第二有源电感负载的正跨导放大器由第六晶体管M6构成，为共栅级结构；负跨导放大器由第五晶体管M5构成，为共源级结构；正跨导放大器与负跨导放大器相互交叉连接构成回转器，将MOS管的极间寄生电容与补偿电容Cc1回转成等效电感元件；正跨导放大器的输出端与负跨导放大器的输入端相连，正跨导放大器的输入端与负跨导放大器的输出端相连，并作为第一有源电感结构的输入端，从该输入端看进去，该结构呈现电感特性；
所述第一有源电感负载中的可调电流源由第七晶体管M7构成，采用外部偏置电压Vbias2调节栅极电压，为第五晶体管M5和第六晶体管M6提供偏置电流，第六晶体管M6的栅极输入端Vbias1为第六晶体管M6提供偏置电压；通过调节外部偏置电压Vbias2改变可调电流源的电流大小进而改变放大器跨导，或者通过调节外部偏置电压Vbias1直接调节正跨导放大器的跨导，最终实现对有源电感的电感值和工作频率范围的调节；
第一补偿电容Cc1一端连接在第五晶体管M5的栅极、第六晶体管M6的漏极与第七晶体管M7的漏极之间，另一端接地；补偿电容与回路中MOS管的极间电容共同作用提供回转成等效电感元件的电容，补偿电容用以增大电容值，从而增大等效电感值。
实施例二
参照图5，第一有源电感负载或第二有源电感负载包括一个PMOS管M8和两个NMOS管M9、M10，以及一个补偿电容Cc2。第八晶体管M8的源极接电源VDD，其漏极通过补偿电容Cc2连接至地，其栅极连接第九晶体管M9的漏极；第九晶体管M9的栅极作为有源电感负载的输入端Vbias1，并连接偏置电压Vc1，其源极与第八晶体管M8的漏极相连，并作为输入输出端Vinout；第十晶体管M10的源极接地，其栅极作为有源电感负载的输入端Vbias2，并连接偏置电压Vc2，其漏极连接第八晶体管M8的漏极。
所述第一/第二有源电感负载的正跨导放大器由第九晶体管M9构成，为共栅级结构；负跨导放大器由第八晶体管M8构成，为共源级结构；正跨导放大器与负跨导放大器相互交叉连接构成回转器，将MOS管的极间寄生电容与补偿电容Cc2回转成等效电感元件；正跨导放大器的输出端与负跨导放大器的输入端相连，正跨导放大器的输入端与负跨导放大器的输出端相连，并作为第一有源电感结构的输入端，从该输入端看进去，该结构呈现电感特性。
所述第一有源电感负载中的可调电流源由第十晶体管M10构成，采用外部偏置电压Vbias调节栅极电压，为第八晶体管M8和第九晶体管M9提供偏置电流，第九晶体管M9的栅极输入端Vc为第九晶体管M9提供偏置电压；通过调节外部偏置电压Vbias2改变可调电流源的电流大小进而改变放大器跨导，或者通过调节外部偏置电压Vbias1直接调节正跨导放大器的跨导，最终实现对有源电感的电感值和工作频率范围的调节；
第一补偿电容Cc2一端连接在第八晶体管M8的漏极、第九晶体管M9的源极、第十晶体管的漏极与输入输出端口Vinout之间，另一端接地；补偿电容与回路中MOS管的极间电容共同作用提供回转成等效电感元件的电容，补偿电容用以增大电容值，从而增大等效电感值。
实施例三
参照图6，第一有源电感负载或第二有源电感负载包括一个PMOS管M11和三个NMOS管M12、M13、M14，以及一个补偿电容Cc3。第十一晶体管M11的源极接电源VDD，其漏极接第十二晶体管M12的栅极，其栅极作为有源电感负载的输入端Vbias1，并连接偏置电压Vc1；第十二晶体管M12的源极通过第三补偿电容Cc3连接至地，其漏极接电源VDD；第十三晶体管M13的源极接地，其漏极连接第十二晶体管M12的栅极，其栅极与第十二晶体管M12的源极相连，并作为输入输出端Vinout；第十四晶体管M14的源极接地，其漏极连接第十二晶体管M12的栅极，其栅极作为有源电感负载的输入端Vbias2，并连接偏置电压Vc2。
所述第一/第二有源电感负载的正跨导放大器由第十二晶体管M12构成，为共漏级结构；负跨导放大器由第十三晶体管M13构成，为共源级结构；正跨导放大器与负跨导放大器相互交叉连接构成回转器，将MOS管的极间寄生电容与补偿电容Cc3回转成等效电感元件。正跨导放大器的输出端与负跨导放大器的输入端相连，正跨导放大器的输入端与负跨导放大器的输出端相连，并作为第一有源电感结构的输入端，从该输入端看进去，该结构呈现电感特性。
所述第一有源电感负载中的可调电流源由第十一晶体管M11和第十四晶体管M14构成，第十一晶体管M11采用外部偏置电压Vbias1调节栅极电压，第十四晶体管M14采用外部偏置电压Vbias2调节栅极电压，第十一晶体管M11与第十四晶体管M14同时为第十二晶体管M12和第十三晶体管M13提供偏置电流；通过调节外部偏置电压Vbias1和Vbias2改变可调电流源的电流大小进而改变放大器跨导；
第三补偿电容Cc3一端连接第十二晶体管M12的源极、第十三晶体管M13的栅极、第十四晶体管M14的漏极和输入输出端口Vinout之间，另一端接地；补偿电容与回路中MOS管的极间电容共同作用提供回转成等效电感元件的电容，补偿电容用以增大电容值，从而增大等效电感值。
对本发明实施例一进行仿真测试，由实施例一中的延迟单元构成四级环形压控振荡器，使用基于0.5umCMOS工艺和BSIM3v3模型的SPICE进行仿真。设置有源电感电源电压VDD为1.8V，保持外部直流偏置Vc2＝1V不变，保持Vc1＝1.5V，分别绘制传统有源负载的四级环形压控振荡器的电压时域输出波形(图7中线1)和实施例一中有源电感负载延迟单元组成的四级环形压控振荡器的电压时域输出波形(图7中线2)，对比图如图7所示。具有有源电感负载的环形压控振荡器的振荡频率大约是有源负载环形压控振荡器的两倍。在有源电感负载下，压控振荡器输出电压有一定的振荡损耗，但阈值交叉点处输出电压的斜率有明显改善，减少15％左右。
本发明中，基于有源电感负载的环形振荡器延迟单元的本质是由有源电感负载代替有源负载应用于环形压控振荡器的延迟单元中，进而由数级延迟单元级联构成环形压控振荡器。使用有源电感负载的环形振荡器延迟单元的输出节点时间常数由输出节点处的RLC网络确定，并联电感处于峰值时可以有效缩短对输出节点进行充电和放电的时间，LC谐振时电感峰值处的时间常数有效减少。本发明在传统的环形压控振荡器的基础上，提出一种基于有源电感负载的环形振荡器延迟单元，在满足振荡器宽频率调谐范围和好相位噪声性能要求的同时，有效改善了阈值交叉点处输出电压的斜率。本发明通过改变外部偏置电压调节有源电感电感值，从而控制振荡器输出端时间常数，有效改善阈值交叉点处输出电压的斜率。
以上描述仅是本发明的三个具体实例，不构成对本发明的任何限制，显然对于本领域的技术人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (7)

1.一种基于有源电感负载的环形振荡器延迟单元，包括差分输入级，锁存电路，其特征在于还包括第一有源电感负载与第二有源电感负载；
所述差分输入级用于抑制振荡器内部产生或外部耦合到振荡器的共模噪声，其设有两个输入端Vin+和Vin-，且这两个输入端作为整个延迟单元的输入端；其设有两个输出端Vo-和Vo+，且这两个输出端作为整个延迟单元的输出端；
所述锁存电路内部采用交叉耦合连接而成，用于加快输出电压的跃迁，减少器件和电源噪声对振荡器时序抖动的瞬态持续时间，同时确保输出电压不随电源电压的变化与地弹而产生剧烈波动；其设有两个输出端，其中第一输出端连接至整个延迟单元的第一输出端Vo-，第二输出端连接至整个延迟单元的第二输出端Vo+；
所述第一有源电感负载与第二有源电感负载其作为振荡器负载，等效为输出节点处的RLC网络，并联电感处于峰值时有效缩短对输出节点进行充电和放电的时间，LC谐振时有效减少电感峰值处的时间常数，有效改善阈值交叉点处输出电压的斜率；其中第一有源电感负载的第一输入端Vbias1连接偏置电压Vc1，其第二输入端Vbias2连接偏置电压Vc2，其输入输出端Vinout连接至整个延迟单元的第一输出端Vo-；第二有源电感负载的第一输入端Vbias1连接偏置电压Vc1，其第二输入端Vbias2连接偏置电压Vc2，其输入输出端Vinout连接至整个延迟单元的第二输出端Vo+。
2.根据权利要求1所述的一种基于有源电感负载的环形振荡器延迟单元，其特征在于，所述差分输入级是对称差分结构，其包括第一晶体管M1与第四晶体管M4；所述第一晶体管M1和第四晶体管M4，其源极相连并接地，构成差分输入级；该第一晶体管M1栅极作为第一输入端口Vin+，漏极作为第一输出端口Vo-；该第四晶体管M4栅极作为第二输入端口Vin-，漏极作为第二输出端口Vo+。
3.根据权利要求1所述的一种基于有源电感负载的环形振荡器延迟单元，其特征在于，所述锁存电路由第二晶体管M2与第三晶体管M3交叉耦合连接而成；所述第二晶体管M2的漏极与第三晶体管M3的栅极相连并接至整个延迟单元的第一输出端Vo-，第三晶体管M3的漏极与第二晶体管M2的栅极相连并连接至整个延迟单元的第二输出端Vo+，第二晶体管M2与第三晶体管M3的源极相连并接地。
4.根据权利要求1所述的一种基于有源电感负载的环形振荡器延迟单元，其特征在于，所述第一有源电感负载和第二有源电感负载具有完全相同的结构。
5.根据权利要求4所述的一种基于有源电感负载的环形振荡器延迟单元，其特征在于，所述第一有源电感负载或第二有源电感负载包括两个PMOS管M5、M6和一个NMOS管M7，以及一个补偿电容Cc1；
所述第五晶体管M5的源极接电源VDD，其漏极与第六晶体管M6的源极相连并作为输入输出端Vinout，其栅极通过第一补偿电容Cc1连接至地；
所述第六晶体管M6的栅极作为有源电感负载的第一输入端Vbias1，并连接偏置电压Vc1，其漏极连接第五晶体管M5的栅极；
所述第七晶体管M7的栅极作为有源电感负载的第二输入端Vbias2，并连接偏置电压Vc2，其漏极连接第五晶体管M5的栅极，其源极连接至地。
6.根据权利要求4所述的一种基于有源电感负载的环形振荡器延迟单元，其特征在于，所述第一有源电感负载或第二有源电感负载包括一个PMOS管M8和两个NMOS管M9、M10，以及一个补偿电容Cc2；
所述第八晶体管M8的源极接电源VDD，其漏极通过补偿电容Cc2连接至地，其栅极连接第九晶体管M9的漏极；
所述第九晶体管M9的栅极作为有源电感负载的输入端Vbias1，并连接偏置电压Vc1，其源极与第八晶体管M8的漏极相连，并作为输入输出端Vinout；
所述第十晶体管M10的源极接地，其栅极作为有源电感负载的输入端Vbias2，并连接偏置电压Vc2，其漏极连接第八晶体管M8的漏极。
7.根据权利要求4所述的一种基于有源电感负载的环形振荡器延迟单元，其特征在于，所述第一有源电感负载或第二有源电感负载包括一个PMOS管M11和三个NMOS管M12、M13、M14，以及一个补偿电容Cc3；
所述第十一晶体管M11的源极接电源VDD，其漏极接第十二晶体管M12的栅极，其栅极作为有源电感负载的输入端Vbias1，并连接偏置电压Vc1；
所述第十二晶体管M12的源极通过第三补偿电容Cc3连接至地，其漏极接电源VDD；
所述第十三晶体管M13的源极接地，其漏极连接第十二晶体管M12的栅极，其栅极与第十二晶体管M12的源极相连，并作为输入输出端Vinout；
所述第十四晶体管M14的源极接地，其漏极连接第十二晶体管M12的栅极，其栅极作为有源电感负载的输入端Vbias2，并连接偏置电压Vc2。
CN202010036818.4A 2020-01-14 2020-01-14 一种基于有源电感负载的环形振荡器延迟单元 Pending CN111181553A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010036818.4A CN111181553A (zh) 2020-01-14 2020-01-14 一种基于有源电感负载的环形振荡器延迟单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010036818.4A CN111181553A (zh) 2020-01-14 2020-01-14 一种基于有源电感负载的环形振荡器延迟单元

Publications (1)

Publication Number Publication Date
CN111181553A true CN111181553A (zh) 2020-05-19

Family

ID=70654728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010036818.4A Pending CN111181553A (zh) 2020-01-14 2020-01-14 一种基于有源电感负载的环形振荡器延迟单元

Country Status (1)

Country Link
CN (1) CN111181553A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111884622A (zh) * 2020-07-06 2020-11-03 北京工业大学 一种宽频带工作的差分有源电感
CN112532194A (zh) * 2020-12-01 2021-03-19 浙江集速合芯科技有限公司 一种芯片集成电感q值改善电路
CN112583356A (zh) * 2020-10-31 2021-03-30 北京工业大学 一种能对性能进行多种重构的高频压控有源电感
CN115603586A (zh) * 2022-10-27 2023-01-13 北京智芯半导体科技有限公司（Cn） 双有源桥变换电路、电路工作方法及电子装置
CN117498804A (zh) * 2024-01-03 2024-02-02 深圳飞骧科技股份有限公司 二级差动环形压控振荡器及射频芯片模组

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060103479A1 (en) * 2004-11-18 2006-05-18 Fabrice Paillet Oscillator delay stage with active inductor
US20080315964A1 (en) * 2007-06-22 2008-12-25 Dongbu Hitek Co., Ltd. Voltage controlled oscillator using tunable active inductor
CN103905012A (zh) * 2014-03-27 2014-07-02 北京工业大学 可小型化设计的电感
CN108365846A (zh) * 2018-01-09 2018-08-03 浙江大学 一种基于有源电感变压器的电流模锁相环结构
CN109347442A (zh) * 2018-12-14 2019-02-15 湖南师范大学 一种基于可调谐有源电感的微型压控振荡器
CN109860148A (zh) * 2019-03-18 2019-06-07 西安电子科技大学 分层多端口螺旋电感器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060103479A1 (en) * 2004-11-18 2006-05-18 Fabrice Paillet Oscillator delay stage with active inductor
US20080315964A1 (en) * 2007-06-22 2008-12-25 Dongbu Hitek Co., Ltd. Voltage controlled oscillator using tunable active inductor
CN103905012A (zh) * 2014-03-27 2014-07-02 北京工业大学 可小型化设计的电感
CN108365846A (zh) * 2018-01-09 2018-08-03 浙江大学 一种基于有源电感变压器的电流模锁相环结构
CN109347442A (zh) * 2018-12-14 2019-02-15 湖南师范大学 一种基于可调谐有源电感的微型压控振荡器
CN109860148A (zh) * 2019-03-18 2019-06-07 西安电子科技大学 分层多端口螺旋电感器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
梁仲凯等: "基于电感峰值技术的环形压控振荡器设计", 《电子测量技术》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111884622A (zh) * 2020-07-06 2020-11-03 北京工业大学 一种宽频带工作的差分有源电感
CN111884622B (zh) * 2020-07-06 2022-12-23 北京工业大学 一种宽频带工作的差分有源电感
CN112583356A (zh) * 2020-10-31 2021-03-30 北京工业大学 一种能对性能进行多种重构的高频压控有源电感
CN112583356B (zh) * 2020-10-31 2022-05-24 北京工业大学 一种能对性能进行多种重构的高频压控有源电感
CN112532194A (zh) * 2020-12-01 2021-03-19 浙江集速合芯科技有限公司 一种芯片集成电感q值改善电路
CN115603586A (zh) * 2022-10-27 2023-01-13 北京智芯半导体科技有限公司（Cn） 双有源桥变换电路、电路工作方法及电子装置
CN115603586B (zh) * 2022-10-27 2024-05-17 北京智芯半导体科技有限公司 双有源桥变换电路、电路工作方法及电子装置
CN117498804A (zh) * 2024-01-03 2024-02-02 深圳飞骧科技股份有限公司 二级差动环形压控振荡器及射频芯片模组
CN117498804B (zh) * 2024-01-03 2024-04-05 深圳飞骧科技股份有限公司 二级差动环形压控振荡器及射频芯片模组

Similar Documents

Publication Publication Date Title
CN111181553A (zh) 一种基于有源电感负载的环形振荡器延迟单元
US7298183B2 (en) High frequency divider circuits and methods
CN108199687B (zh) 跨导线性化宽带lc型压控振荡器及可调电容阵列电路
CN101557213B (zh) 延迟单元、环形振荡器及pll电路
US6777988B2 (en) 2-level series-gated current mode logic with inductive components for high-speed circuits
CN108964620B (zh) 一种基于折叠式Cascode结构的有源电感
CN109347442B (zh) 一种基于可调谐有源电感的微型压控振荡器
CN112953464A (zh) 一种低功耗大带宽高分辨率低相位噪声数控振荡器
Yuan CMOS gyrator-C active transformers
CN108039869B (zh) 一种基于跨导系数修正结构的混频器
CN113395042B (zh) 一种高频低功耗低抖动压控振荡器
CN102710260B (zh) 一种低功耗宽锁定范围的除四注入锁定分频器电路
CN112350568B (zh) 低功耗高开关速率电荷泵电路
CN111147021B (zh) 一种压控振荡器
CN112436727B (zh) 具有高匹配度的电荷泵
CN105827237A (zh) 延时电路和压控振荡器
CN107800387B (zh) 一种振幅控制电路及电感电容压控振荡器电路
CN116317951B (zh) Rc张弛振荡器电路
CN112886927B (zh) 宽频带注入锁定分频器
CN221010085U (zh) 一种电平移位电路、驱动芯片以及电子设备
Ebrahimzadeh Design of an ultra low power low phase noise CMOS LC oscillator
Liu et al. Design of Quadrature Output Two-stage Differential Ring VCO
TWI761263B (zh) 合成負阻抗的電路
Maundy et al. Synthesis of a family of differential cross-coupled oscillators and design application
CN111404540B (zh) 一种ab类超源跟随电路及差分ab类超源跟随电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200519

WD01 Invention patent application deemed withdrawn after publication