CN114446876B - 晶圆切割方法 - Google Patents
晶圆切割方法 Download PDFInfo
- Publication number
- CN114446876B CN114446876B CN202210376505.2A CN202210376505A CN114446876B CN 114446876 B CN114446876 B CN 114446876B CN 202210376505 A CN202210376505 A CN 202210376505A CN 114446876 B CN114446876 B CN 114446876B
- Authority
- CN
- China
- Prior art keywords
- wafer
- oxide layer
- layer
- substrate
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K10/00—Welding or cutting by means of a plasma
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/60—Preliminary treatment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- Optics & Photonics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Dicing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种晶圆切割方法,提供一晶圆键合结构,所述晶圆键合结构包括依次堆叠的至少两个晶圆,每个所述晶圆包括衬底、形成于所述衬底上的介质层以及形成于所述介质层中的切割道焊盘;在所述晶圆键合结构的最顶部的晶圆的介质层上形成第一氧化层;沿所述最顶部的晶圆的切割道焊盘进行切割以在所述晶圆键合结构中形成第一沟槽,所述第一沟槽贯穿至少一个晶圆并暴露出最底层的晶圆的衬底;在所述第一沟槽内填充第二氧化层;在所述第二氧化层上形成混合键合界面;去除所述第一沟槽内的第二氧化层;以及,对所述最底层的晶圆的衬底进行切割。解决了切割多层堆叠的晶圆时,熔渣堆积严重导致后续无法有效去除的问题。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种晶圆切割方法。
背景技术
在半导体领域,随着新工艺节点的不断推出,晶体管体积越来越小,种种物理极限制约着其进一步发展,摩尔定律的延伸放缓。Foundry、IDM、OSAT巨头纷纷将战场转移至先进封装领域,不断推出各自的芯粒(chiplet)方案。当前的chiplet多为微凸块(microbump)连接,尺寸(size)大约10~50um,传统的裸晶(die)切割尚可满足工艺要求。当工艺进一步精进时,chiplet的die连接需要混合键合(hybrid bonding)方式,尺寸小于1um,可大幅提升I/O密度,强化芯片性能。
然而,混合键合对芯片加工的要求极为严苛,尤其是die切割和表面平坦化工艺。传统的die切割为刀轮切割,崩边、裂纹、内应力比较严重;激光表切的热影响区和回熔问题也不可忽视;激光隐切和等离子切割对材料选择性强,对低介电常数(low-k)层和金属的切割略显乏力。然而对于芯片设计和制造,切割道区域的金属不可避免。当前新兴的激光表切开槽和等离子刻蚀硅衬底的组合切割方式,虽能有效的规避以上问题,但只是针对单片晶圆,当切割对象为多层堆叠的晶圆时,激光开槽需要去除的low-k层和硅(Si)衬底夹层太厚,熔渣堆积严重导致后续无法有效去除。
发明内容
本发明的目的在于提供一种晶圆切割方法,以解决切割多层堆叠的晶圆时,激光开槽需要去除的低介电常数层和硅衬底夹层太厚,熔渣堆积严重导致后续无法有效去除的问题。
为解决上述技术问题,本发明提供一种晶圆切割方法,提供一晶圆键合结构,所述晶圆键合结构包括依次堆叠的至少两个晶圆,每个所述晶圆包括衬底、形成于所述衬底上的介质层以及形成于所述介质层中的切割道焊盘;
在所述晶圆键合结构的最顶部的晶圆的介质层上形成第一氧化层;
沿所述最顶部的晶圆的切割道焊盘进行切割以在所述晶圆键合结构中形成第一沟槽,所述第一沟槽贯穿至少一个晶圆并暴露出最底层的晶圆的衬底;
在所述第一沟槽内填充第二氧化层,所述第二氧化层填满所述第一沟槽并覆盖所述第一氧化层;
平坦化所述第二氧化层的表面;
在所述第二氧化层上形成混合键合界面;
去除所述第一沟槽内的第二氧化层;
在所述晶圆键合结构的最底层的晶圆的衬底的远离混合键合界面的一面贴固定膜;
对所述最底层的晶圆的衬底进行切割。
可选的,所述第一氧化层的厚度大于等于0.05μm。
可选的,在形成第一沟槽之后,去除所述第一沟槽内残留的熔渣。
可选的,采用刻蚀工艺去除第一沟槽内残留的熔渣。
可选的,采用激光切割工艺形成所述第一沟槽。
可选的,采用化学气相沉积工艺形成所述第一氧化层和所述第二氧化层。
可选的,采用化学机械研磨的方法对所述第二氧化层的表面进行平坦化。
可选的,在所述第二氧化层上形成混合键合界面包括:
在所述第一氧化层和第二氧化层内形成通孔,所述通孔贯穿所述第一氧化层和第二氧化层;以及,
在所述通孔内形成导电键合垫。
可选的,采用干法刻蚀工艺去除所述第一沟槽内的第二氧化层。
可选的,采用等离子切割工艺对所述最底层的晶圆的衬底进行切割。
在本发明提供的晶圆切割方法中,先形成第一氧化层作为保护层,再形成贯穿至少一个晶圆并暴露出最底部晶圆的衬底的第一沟槽,然后形成填满第一沟槽并覆盖第一氧化层的第二氧化层,对第二氧化成平坦化,并形成平坦的混合键合界面,然后去除第一沟槽内的第二氧化层并切割最底层晶圆的衬底,从而能够解决切割多层堆叠的晶圆时,激光开槽需要去除的低介电常数层和硅衬底夹层太厚,熔渣堆积严重导致后续无法有效去除的问题。
附图说明
图1是本发明实施例的晶圆切割方法流程图;
图2是本发明实施例的晶圆键合结构示意图;
图3是本发明
实施例的晶圆键合结构上形成第一氧化层的结构示意图;
图4是本发明实施例的形成第一沟槽的结构示意图;
图5是本发明实施例的去除第一沟槽底部熔渣的结构示意图;
图6是本发明实施例的形成第二氧化层的结构示意图;
图7是本发明实施例的平坦化第二氧化层的结构示意图;
图8是本发明实施例的形成混合键合层的通孔的结构示意图;
图9是本发明实施例的形成混合键合层中的导电键合垫的结构示意图;
图10是本发明实施例的形成图形化的光刻胶层的结构示意图;
图11是本发明实施例的去除第一沟槽内的第二氧化层的结构示意图;
图12是本发明实施例的将晶圆贴到固定膜上的结构示意图;
图13是本发明实施例的切割最底层晶圆的衬底的结构示意图;
图中,
10-晶圆;101-衬底;102-介质层;103-互连结构;104-切割道焊盘;11-第一氧化层;12-第一沟槽;12a-熔渣;13-第二氧化层;14-通孔;14a-导电键合垫;15-图形化的光刻胶;16-固定膜。
具体实施方式
以下结合附图和具体实施例对本发明提出的晶圆切割方法作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人研究发现混合键合对芯片加工的要求极为严苛,尤其是裸晶切割和表面平坦化工艺。传统的裸晶切割为刀轮切割,崩边、裂纹、内应力比较严重;激光表切的热影响区和回熔问题也不可忽视;激光隐切和等离子切割对材料选择性强,对低介电常数介质层和金属的切割略显乏力。然而对于芯片设计和制造,切割道区域的金属不可避免。当前新兴的激光表切开槽和等离子刻蚀硅衬底的组合切割方式,虽能有效的规避以上问题,但只是针对单片晶圆,当切割对象为多层堆叠的晶圆时,激光开槽需要去除的低介电常数介质层和硅衬底夹层太厚,熔渣堆积严重导致后续无法有效去除。
基此,在本发明实的核心思想在于,提供一晶圆键合结构,所述晶圆键合结构包括依次堆叠的至少两个晶圆,通过先形成第一氧化层作为保护层,形成贯穿至少一个晶圆并暴露出最底部晶圆的衬底的第一沟槽,然后形成填满第一沟槽并覆盖第一氧化层的第二氧化层,对第二氧化成平坦化,并形成平坦的混合键合界面,然后去除第一沟槽内的第二氧化层并切割最底层晶圆的衬底,从而能够解决切割多层堆叠的晶圆时,激光开槽需要去除的低介电常数层和硅衬底夹层太厚,熔渣堆积严重导致后续无法有效去除的问题。
具体的,请参考图1,其为本发明实施例的晶圆切割方法流程图;如图1所示, 本发明提供一种晶圆切割方法,包括:
步骤S10,提供一晶圆键合结构,所述晶圆键合结构包括依次堆叠的至少两个晶圆,每个所述晶圆包括衬底、形成于所述衬底上的介质层以及形成于所述介质层中的切割道;
步骤S20,在所述晶圆键合结构的最顶部的晶圆的介质层上形成第一氧化层;
步骤S30,沿所述最顶部的晶圆的切割道进行切割以在所述晶圆键合结构中形成第一沟槽,所述第一沟槽贯穿至少一个晶圆并暴露出最底层的晶圆的衬底;
步骤S40,在所述第一沟槽内填充第二氧化层,所述第二氧化层填满所述第一沟槽并覆盖所述第一氧化层;
步骤S50,平坦化所述第二氧化层的表面;
步骤S60,在所述第二氧化层上形成混合键合界面;
步骤S70,去除所述第一沟槽内的第二氧化层;
步骤S80,在所述晶圆键合结构的最底层的晶圆的衬底的远离混合键合界面的一面贴固定膜;
步骤S90,对所述最底层的晶圆的衬底进行切割。
图2~图13为本实施例提供的晶圆切割方法的相应步骤对应的结构示意图。下面结合图2~图13对本实施例提供的晶圆切割方法进行详细说明。
请参考图2,在步骤S10中,提供一晶圆键合结构,所述晶圆键合结构包括依次堆叠的至少两个晶圆10,所述晶圆键合结构还可以包括依次堆叠的多个晶圆,在本实施例中,所述晶圆键合结构例如是包括依次堆叠的三个晶圆。所述晶圆10包括介质层102、衬底101和切割道焊盘104。所述衬底101中形成有器件结构(图中未示出),所述器件结构可以为MOS器件、传感器件、存储器件和/或其他无源器件。所述介质层102内形成有互联结构层103,所述衬底101具有正面和背面,所述互联结构层103覆盖所述衬底101的正面,所述互联结构103与所述器件结构互连;所述介质层102可以为单层或多层结构,所述互联结构103可以为一层或多层金属层,不同金属层之间可以通过接触插塞、连线层和/或过孔等电连接件实现互连。在本实施例中,所述介质层102的材料可以为介质材料或低K介质材料,例如氧化硅、氮化硅、氮氧化硅、NDC(Nitrogen doped Silicon Carbide,掺氮碳化硅)或其组合。所述互联结构103的材料可以为金属材料,例如钨、铝、铜或其组合。
请参考图3,在步骤S20中,在最顶部的晶圆的介质层上形成第一氧化层11;在本实施例中,通过采用化学气相沉积的工艺形成第一氧化层11,所述第一氧化层11的厚度例如是大于等于0.05μm。所述第一氧化层11用来保护最顶部晶圆的介质层,也用做后续刻蚀工艺中的图形保护层,以及化学机械研磨工艺中的缓冲层。
请参考图4,在步骤S30中,沿所述切割道焊盘104进行切割以形成第一沟槽12,所述第一沟槽12贯穿至少一个晶圆10并暴露出最底层的晶圆的衬底101;在本实施例中,采用激光切割工艺形成所述第一沟槽12。所述第一沟槽12的宽度小于切割道焊盘104的宽度。在激光切割所述切割道焊盘104时,会形成大量的熔渣12a覆盖在所述第一沟槽的底部和所述第一沟槽顶部两侧的第一氧化层11上。
请参考图5,在步骤S30之后,在形成第一沟槽12之后,去除第一沟槽内残留的熔渣12a。在本实施例中,采用刻蚀工艺去除所述第一沟槽内残留的熔渣12a。所述刻蚀工艺包括湿法刻蚀工艺或者干法刻蚀工艺,所述湿法刻蚀的溶液采用去除金属、氮化硅和氧化硅的化学溶液,去除氮化硅例如是采用磷酸(H3PO4),去除氧化硅例如是采用HF,去除金属例如是采用SC1溶液或者TMAH溶液,所述SC1溶液以氧化和微刻蚀去除熔渣12a。所述SC1溶液包括氨水(NH3·H2O)、双氧水(H2O2)和水(H2O),其中,NH3·H2O:H2O2:H2O的配比例如是1:1:5~1:2:7。所述TMAH溶液例如是2.58%的TMAH溶液,也可以采用其他湿法刻蚀溶液,本实施例对此不予限制。采用干法刻蚀工艺时,所述干法刻蚀工艺的刻蚀气体例如是CF4,CHF3,Ar,O2。
请参考图6,在步骤S40中,在所述第一沟槽内填充第二氧化层13,所述第二氧化层13填满所述第一沟槽12并覆盖所述第一氧化层11;采用化学气相沉积工艺形成所述第二氧化层13。由于所述第一沟槽顶部两侧的第一氧化层上有熔渣12a,因此,在形成第二氧化层时,熔渣上的第二氧化层会形成凸起,因此第二氧化层会表现凹凸不平的表面,但是混合键合界面需要平整的表面,因此,需要对所述第二氧化层进行平坦化。
请参考图7,在步骤S50中,平坦化所述第二氧化层13的表面;在本实施例中,采用化学机械研磨的方法对所述第二氧化层13的表面进行平坦化,去除所述第二氧化层13的表面的凸起和凹陷。
请参考图8和图9,在步骤S60中,在所述第二氧化层上形成混合键合界面;在所述第二氧化层上形成混合键合界面包括:
步骤S61,请参考图8,在所述第一氧化层和第二氧化层内形成通孔14,所述通孔14贯穿所述第一氧化层11和第二氧化层13;所成通孔14呈下窄上宽状,在形成通孔14时,最顶部的晶圆的介质层和所述第一氧化层11中间还形成有刻蚀停止层(图中未示出),所述刻蚀停止层例如是氮化硅,首先,在所述第二氧化层13上形成图形化的第一光刻胶层(图中未显示),以图形化的第一光刻胶层为掩膜,刻蚀所述第一氧化层11和第二氧化层13,形成第一开口,所述第一开口贯穿所述第一氧化层11和第二氧化层13,并停止在所述刻蚀停止层上,所述第一开口对准最顶部的晶圆的介质层中的互连结构103,去除残留的图形化的第一光刻胶层。在所述第一开口内形成底部抗反射涂层(BARC),所述底部抗反射涂层延伸至所述第二氧化层13表面,在所述底部抗反射涂层表面形成图形化的第二光刻胶层,以图形化的第二光刻胶层为掩膜,继续刻蚀所述刻蚀停止层、所述第一氧化层11和第二氧化层13,第一开口延伸至刻蚀停止层内,并形成第二开口,所述第二开口宽度大于第一开口,所述第二开口贯穿第二氧化层13并停止所述第一氧化层上,所述第一开口和所述第二开口形成通孔14,所述通孔14贯穿所述刻蚀停止层并停止在所述互连结构103上。
步骤S62,请参考图9,在所述通孔14内形成导电键合垫14a。在所述通孔14内沉积金属材料,所述金属材料填满所述通孔14并覆盖所述第二氧化层13,接着,采用电化学镀膜(Electro chemical plating,ECP)或者化学机械研磨(CMP)工艺将所述第二氧化层13上的金属材料去除,以形成导电键合垫14a,并形成平整的混合键合界面。在混合键合界面中,所述第二氧化层和第一氧化层用于绝缘,也称为绝缘键合层,所述导电键合垫14a位于所述第一氧化层和第二氧化层中且与所述互连结构103互连。通常地,所述导电键合垫14a形成于所述互连结构103上,并分别与所述互连结构103的顶层金属层互连,以实现互连结构的电引出。所述导电键合垫14a的材料可以为键合金属材料,例如铜、金或其组合。
请参考图10和图11,在步骤S70中,去除所述第一沟槽内的第二氧化层13;请参考图10,在去除所述第一沟槽内的第二氧化层13之前,现在所述混合键合表面形成第三图形化的光刻胶15,所述第三图形化的光刻胶15暴露出第一沟槽内的第二氧化层13;请参考图11,以所述第三图形化的光刻胶15为掩膜,刻蚀第一沟槽内的第二氧化层13,在本实施例中,采用干法刻蚀工艺去除所述第一沟槽内的第二氧化层13。
请参考图12,在步骤S80中,在最底层的晶圆的衬底的远离混合键合界面的一面贴固定膜16。将所述晶圆键合结构倒置在平台上(图中未示出),所述平台中间凹进去,采用非接触式贴膜,第三图形化的光刻胶15不接触平台表面,最底层的晶圆的衬底的远离混合键合界面的一面贴固定膜16。所述晶圆键合结构贴在固定膜16上,保证切割后的芯片既被完整分隔开,又不掉落,所述固定膜16为有机物,所述固定膜16例如是UV膜。
请参考图13,在步骤S90中,对最底层的晶圆的衬底进行切割。在本实施例中,采用等离子切割工艺、刀轮切割工艺或者隐形切割工艺对最底层的晶圆的衬底进行切割,以形成芯粒。需要注意的是,采用隐形切割工艺时,无需执行步骤S70的光刻工艺。
在对晶圆键合结构切割完成后,对芯粒进行清洗工艺,以去除第三图形化的光刻胶、有机物、颗粒等物质。
综上可见,在本发明实施例提供的晶圆切割方法中,提供一晶圆键合结构,所述晶圆键合结构包括依次堆叠的至少两个晶圆,通过先形成第一氧化层作为保护层,形成贯穿至少一个晶圆并暴露出最底部晶圆的衬底的第一沟槽,然后形成填满第一沟槽并覆盖第一氧化层的第二氧化层,对第二氧化成平坦化,并形成平坦的混合键合界面,然后去除第一沟槽内的第二氧化层并切割最底层晶圆的衬底,从而能够解决切割多层堆叠的晶圆时,激光开槽需要去除的低介电常数层和硅衬底夹层太厚,熔渣堆积严重导致后续无法有效去除的问题。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (9)
1.一种晶圆切割方法,其特征在于,提供一晶圆键合结构,所述晶圆键合结构包括依次堆叠的至少两个晶圆,每个所述晶圆包括衬底、形成于所述衬底上的介质层以及形成于所述介质层中的切割道焊盘;
在所述晶圆键合结构的最顶部的晶圆的介质层上形成第一氧化层;
沿所述最顶部的晶圆的切割道焊盘进行切割以在所述晶圆键合结构中形成第一沟槽,所述第一沟槽贯穿至少一个晶圆并暴露出最底层的晶圆的衬底;
在形成第一沟槽之后,去除所述第一沟槽内残留的熔渣;
在所述第一沟槽内填充第二氧化层,所述第二氧化层填满所述第一沟槽并覆盖所述第一氧化层;
平坦化所述第二氧化层的表面;
在所述第二氧化层上形成混合键合界面;
去除所述第一沟槽内的第二氧化层;
在所述晶圆键合结构的最底层的晶圆的衬底的远离混合键合界面的一面贴固定膜;以及,
对所述最底层的晶圆的衬底进行切割。
2.如权利要求1所述的晶圆切割方法,其特征在于,所述第一氧化层的厚度大于等于0.05μm。
3.如权利要求1所述的晶圆切割方法,其特征在于,采用刻蚀工艺去除第一沟槽内残留的熔渣。
4.如权利要求1所述的晶圆切割方法,其特征在于,采用激光切割工艺形成所述第一沟槽。
5.如权利要求1所述的晶圆切割方法,其特征在于,采用化学气相沉积工艺形成所述第一氧化层和所述第二氧化层。
6.如权利要求1所述的晶圆切割方法,其特征在于,采用化学机械研磨的方法对所述第二氧化层的表面进行平坦化。
7.如权利要求1所述的晶圆切割方法,其特征在于,在所述第二氧化层上形成混合键合界面包括:
在所述第一氧化层和第二氧化层内形成通孔,所述通孔贯穿所述第一氧化层和第二氧化层;以及,
在所述通孔内形成导电键合垫。
8.如权利要求1所述的晶圆切割方法,其特征在于,采用干法刻蚀工艺去除所述第一沟槽内的第二氧化层。
9.如权利要求1所述的晶圆切割方法,其特征在于,采用等离子切割工艺对所述最底层的晶圆的衬底进行切割。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210376505.2A CN114446876B (zh) | 2022-04-12 | 2022-04-12 | 晶圆切割方法 |
PCT/CN2022/140771 WO2023197665A1 (zh) | 2022-04-12 | 2022-12-21 | 晶圆切割方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210376505.2A CN114446876B (zh) | 2022-04-12 | 2022-04-12 | 晶圆切割方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114446876A CN114446876A (zh) | 2022-05-06 |
CN114446876B true CN114446876B (zh) | 2022-07-01 |
Family
ID=81360405
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210376505.2A Active CN114446876B (zh) | 2022-04-12 | 2022-04-12 | 晶圆切割方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114446876B (zh) |
WO (1) | WO2023197665A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114446876B (zh) * | 2022-04-12 | 2022-07-01 | 湖北三维半导体集成创新中心有限责任公司 | 晶圆切割方法 |
CN117995671A (zh) * | 2022-10-28 | 2024-05-07 | 长鑫存储技术有限公司 | 多层堆叠晶圆的切割方法及多层堆叠结构 |
CN115881622B (zh) * | 2023-01-29 | 2023-05-12 | 合肥晶合集成电路股份有限公司 | 一种晶圆键合的方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005294677A (ja) * | 2004-04-02 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2008140829A (ja) * | 2006-11-30 | 2008-06-19 | Sharp Corp | 半導体装置およびその製造方法 |
US9130056B1 (en) * | 2014-10-03 | 2015-09-08 | Applied Materials, Inc. | Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing |
JP2019075449A (ja) * | 2017-10-16 | 2019-05-16 | リンテック株式会社 | ダイシングダイボンディングシート及び半導体チップの製造方法 |
CN109909624A (zh) * | 2019-03-14 | 2019-06-21 | 苏州福唐智能科技有限公司 | 一种半导体工件激光切割方法 |
CN209045540U (zh) * | 2018-11-30 | 2019-06-28 | 长鑫存储技术有限公司 | 半导体结构 |
WO2021142816A1 (zh) * | 2020-01-19 | 2021-07-22 | 华为技术有限公司 | 晶圆堆叠结构及其测试方法、高宽带内存及其制备方法 |
CN114178700A (zh) * | 2021-11-30 | 2022-03-15 | 武汉新芯集成电路制造有限公司 | 一种晶圆及其切割方法 |
CN114226984A (zh) * | 2021-12-06 | 2022-03-25 | 湖北三维半导体集成创新中心有限责任公司 | 一种晶圆的切割方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100537892B1 (ko) * | 2003-08-26 | 2005-12-21 | 삼성전자주식회사 | 칩 스택 패키지와 그 제조 방법 |
US7682937B2 (en) * | 2005-11-25 | 2010-03-23 | Advanced Laser Separation International B.V. | Method of treating a substrate, method of processing a substrate using a laser beam, and arrangement |
JP7042437B2 (ja) * | 2017-09-07 | 2022-03-28 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
CN109671619B (zh) * | 2018-12-26 | 2020-12-25 | 上海集成电路研发中心有限公司 | 一种晶圆级混合键合的方法 |
CN111627857A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 封装方法及封装结构 |
CN112151368A (zh) * | 2019-06-28 | 2020-12-29 | 长鑫存储技术有限公司 | 晶圆及其制作方法、半导体器件 |
CN113523597B (zh) * | 2021-07-08 | 2022-07-19 | 湖北三维半导体集成制造创新中心有限责任公司 | 晶圆切割方法 |
CN113649709A (zh) * | 2021-08-16 | 2021-11-16 | 湖北三维半导体集成创新中心有限责任公司 | 晶圆切割方法 |
CN113953689A (zh) * | 2021-12-16 | 2022-01-21 | 湖北三维半导体集成创新中心有限责任公司 | 一种晶圆的切割方法 |
CN114446876B (zh) * | 2022-04-12 | 2022-07-01 | 湖北三维半导体集成创新中心有限责任公司 | 晶圆切割方法 |
-
2022
- 2022-04-12 CN CN202210376505.2A patent/CN114446876B/zh active Active
- 2022-12-21 WO PCT/CN2022/140771 patent/WO2023197665A1/zh unknown
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005294677A (ja) * | 2004-04-02 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2008140829A (ja) * | 2006-11-30 | 2008-06-19 | Sharp Corp | 半導体装置およびその製造方法 |
US9130056B1 (en) * | 2014-10-03 | 2015-09-08 | Applied Materials, Inc. | Bi-layer wafer-level underfill mask for wafer dicing and approaches for performing wafer dicing |
JP2019075449A (ja) * | 2017-10-16 | 2019-05-16 | リンテック株式会社 | ダイシングダイボンディングシート及び半導体チップの製造方法 |
CN209045540U (zh) * | 2018-11-30 | 2019-06-28 | 长鑫存储技术有限公司 | 半导体结构 |
CN109909624A (zh) * | 2019-03-14 | 2019-06-21 | 苏州福唐智能科技有限公司 | 一种半导体工件激光切割方法 |
WO2021142816A1 (zh) * | 2020-01-19 | 2021-07-22 | 华为技术有限公司 | 晶圆堆叠结构及其测试方法、高宽带内存及其制备方法 |
CN114178700A (zh) * | 2021-11-30 | 2022-03-15 | 武汉新芯集成电路制造有限公司 | 一种晶圆及其切割方法 |
CN114226984A (zh) * | 2021-12-06 | 2022-03-25 | 湖北三维半导体集成创新中心有限责任公司 | 一种晶圆的切割方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2023197665A1 (zh) | 2023-10-19 |
CN114446876A (zh) | 2022-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114446876B (zh) | 晶圆切割方法 | |
US10490514B2 (en) | Semiconductor devices | |
TWI420590B (zh) | 積體電路結構與其形成方法 | |
US9613865B2 (en) | Semiconductor die and die cutting method | |
US10943853B2 (en) | Semiconductor device and manufacturing method thereof | |
US20130105968A1 (en) | TSV Backside Processing Using Copper Damascene Interconnect Technology | |
TW200305229A (en) | Manufacturing method of semiconductor device | |
JP2004080044A (ja) | トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置 | |
CN113523597A (zh) | 晶圆切割方法 | |
CN102856247B (zh) | 一种背面硅通孔制作方法 | |
JP2001308097A (ja) | 半導体装置およびその製造方法 | |
CN112018027A (zh) | 半导体结构及其形成方法、晶圆切割方法 | |
CN111244057B (zh) | 一种键合结构及其制造方法 | |
CN114226984B (zh) | 一种晶圆的切割方法 | |
US11508619B2 (en) | Electrical connection structure and method of forming the same | |
US9059110B2 (en) | Reduction of fluorine contamination of bond pads of semiconductor devices | |
CN107068617B (zh) | 半导体器件及其制造方法以及分割半导体器件的方法 | |
US11728158B2 (en) | Semiconductor structure and method for preparing the same | |
US11315904B2 (en) | Semiconductor assembly and method of manufacturing the same | |
US9478489B2 (en) | Semiconductor dies with reduced area consumption | |
KR100558493B1 (ko) | 반도체 기억소자의 배선 형성방법 | |
KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
CN110660757A (zh) | 切割道结构及其制造方法、半导体器件及其制造方法 | |
CN110034064A (zh) | 半导体结构及其形成方法 | |
US11973046B2 (en) | Semiconductor structure and method for preparing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |