CN111180342A - 屏蔽栅场效应晶体管及其形成方法 - Google Patents
屏蔽栅场效应晶体管及其形成方法 Download PDFInfo
- Publication number
- CN111180342A CN111180342A CN202010099468.6A CN202010099468A CN111180342A CN 111180342 A CN111180342 A CN 111180342A CN 202010099468 A CN202010099468 A CN 202010099468A CN 111180342 A CN111180342 A CN 111180342A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- layer
- height position
- gate
- shielding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 230000005669 field effect Effects 0.000 title claims abstract description 42
- 238000002955 isolation Methods 0.000 claims abstract description 76
- 239000000758 substrate Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 21
- 230000015556 catabolic process Effects 0.000 claims description 2
- 125000006850 spacer group Chemical group 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 11
- 230000007423 decrease Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种屏蔽栅场效应晶体管及其形成方法。在依次形成第一介质层和屏蔽电极之后，直接刻蚀第一介质层高于屏蔽电极的部分，以使刻蚀后的第一介质层在高于屏蔽电极的部分由下至上厚度依次减小，从而可以修饰位于屏蔽电极上方的上沟槽的形貌，如此即能够降低绝缘填充层的填充难度，提高绝缘填充层在上沟槽中填充性能避免出现空隙，进而在后续刻蚀绝缘填充层以形成隔离层时，即可以形成无缺口的隔离层，保障栅电极和屏蔽电极之间的相互隔离。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种屏蔽栅场效应晶体管及其形成方法。
背景技术
屏蔽栅场效应晶体管(Shielded Gate Trench，SGT)，由于其具有较低的栅漏电容Cgd、很低的导通电阻、以及较高的耐压性能，进而更有利于半导体集成电路的灵活应用。具体而言，在屏蔽栅场效应晶体管中，通过在栅电极的下方设置屏蔽电极，从而可以大幅降低了栅漏电容，并且屏蔽栅场效应晶体管的漂流区中还具有较高的杂质载流子浓度，能够为器件的击穿电压提供额外的益处，相应的可以降低导通电阻。
相比于其他的沟槽型场效应晶体管，屏蔽栅场效应晶体管虽然有着诸多的性能优势，然而其制备工艺也更为复杂。例如，栅电极和屏蔽电极之间的隔离性能是屏蔽栅场效应晶体管的重要指标之一，然而栅电极和屏蔽电极之间的隔离层的制备工艺难以控制，极易使得所形成的隔离层中产生有缺口，进而会导致栅电极和屏蔽电极短接。
发明内容
本发明的目的在于提供一种屏蔽栅场效应晶体管的形成方法，以解决现有的屏蔽栅场效应晶体管中栅电极和屏蔽电极之间容易出现短接的问题。
为解决上述技术问题，本发明提供一种屏蔽栅场效应晶体管的形成方法，包括：
提供一衬底，所述衬底中形成有栅极沟槽；
在所述栅极沟槽中依次形成第一介质层和屏蔽电极，所述第一介质层覆盖所述栅极沟槽的底壁和侧壁，所述屏蔽电极形成在所述第一介质层上并由所述栅极沟槽的底部向上填充至第一高度位置；
刻蚀所述第一介质层高于所述第一高度位置的部分，以使刻蚀后的第一介质层在垂直于沟槽侧壁方向上的厚度尺寸从所述第一高度位置起向上依次减小；
在所述栅极沟槽中填充绝缘填充层，所述绝缘填充层覆盖所述第一介质层高于第一高度位置的部分和所述屏蔽电极；
刻蚀所述第一介质层和所述绝缘填充层，以去除所述第一介质层和所述绝缘填充层中高于第二高度位置的部分，剩余的绝缘填充层构成隔离层，以覆盖所述屏蔽电极的顶表面；以及，
在所述栅极沟槽中形成栅电极，所述栅电极位于所述隔离层和所述第一介质层上。
可选的，在刻蚀所述第一介质层高于第一高度位置的部分之前，所述第一介质层在垂直于沟槽侧壁方向上的厚度尺寸大于等于3000埃。
可选的，刻蚀所述第一介质层高于第一高度位置的部分，以使刻蚀后的第一介质层高于第一高度位置的部分具有倾斜的外侧壁，所述第一介质层的倾斜的外侧壁与所述屏蔽电极的顶表面的夹角大于等于110°
可选的，所述隔离层的底表面覆盖所述屏蔽电极的顶表面，所述隔离层的顶表面还从所述屏蔽电极的边缘横向延伸以连接所述第一介质层。
可选的，所述栅极沟槽高于所述第一高度位置的部分的深宽比大于等于2。
可选的，在形成所述隔离层之后，以及形成所述栅电极之前，还包括：
在所述栅极沟槽高于第二高度位置的侧壁上形成第二介质层。
可选的，所述第一介质层在垂直于沟槽侧壁方向上的厚度尺寸大于所述第二介质层在垂直于沟槽侧壁方向上的厚度尺寸。
基于如上所述的屏蔽栅场效应晶体管的形成方法，本发明还提供了一种屏蔽栅场效应晶体管，包括：
衬底，所述衬底中形成有栅极沟槽；
第一介质层，形成在所述栅极沟槽低于第二高度位置的侧壁上，并且所述第一介质层的厚度尺寸由第一高度位置至第二高度位置依次减小，所述第一高度低于所述第二高度位置；
屏蔽电极，形成在所述第一介质层上，并位于所述栅极沟槽的底部，以及所述屏蔽电极的顶部位置对应于所述第一高度位置，，并利用所述屏蔽电极的顶表面和所述第一介质层高于第一高度位置的侧壁围绕出一凹槽；
隔离层，填充在所述凹槽中以覆盖所述屏蔽电极；以及，
栅电极，形成在所述栅极沟槽中并位于所述隔离层和所述第一介质层的上方。
可选的，所述第一介质层中介于第一高度位置和第二高度位置之间的部分在朝向所述隔离层的侧壁为倾斜侧壁，并且所述第一介质层的倾斜侧壁以朝向所述栅极沟槽的侧壁的方向倾斜。
可选的，所述隔离层的底表面覆盖所述屏蔽电极的顶表面，并与所述第一介质层中对应于第一高度位置的部分连接，所述隔离层的顶表面横向延伸出所述屏蔽电极的边缘，以和所述第一介质层中对应于第二高度位置的部分连接。
可选的，所述隔离层沿着高度方向的截面形状为倒梯形。
可选的，所述屏蔽栅场效应晶体管的耐压范围大于60V。
在本发明提供的屏蔽栅场效应晶体管的形成方法中，在填充绝缘填充层之前，通过刻蚀形成在栅极沟槽侧壁的第一介质层，以使刻蚀后的第一介质层在高于第一高度位置的厚度尺寸由下至上厚度尺寸依次减小，相应的使刻蚀后的第一介质层的外侧壁相对于高度方向具有较大的倾斜角度，从而可以有效修饰位于屏蔽电极上方的上沟槽的形貌，有利于降低后续绝缘填充层的填充难度，提高绝缘填充层在上沟槽中的填充性能，避免绝缘填充层中形成有空隙。如此一来，则在刻蚀绝缘填充层以形成隔离层时，即可以防止所形成的隔离层中产生有缺口，进而可以有效解决栅电极和屏蔽电极容易出现短接的问题。
可见，基于本发明提供的形成方法所形成的屏蔽栅场效应晶体管，使得位于屏蔽电极和栅电极之间的隔离层具有较好的致密性而不存在缺口，有利于避免屏蔽电极和栅电极之间出现短接的问题。并且，本发明中的屏蔽栅场效应晶体管，其第一介质层还高出于屏蔽电极，从而可以更好的包覆所述屏蔽电极，以提高屏蔽电极和衬底之间的隔离性能。以及，所述隔离层是填充在由所述第一介质层的围绕出的凹槽中，使得所述隔离层的宽度尺寸大于屏蔽电极的宽度尺寸，因此所述隔离层可以更充分的覆盖所述屏蔽电极，进一步保障屏蔽电极和栅电极之间的隔离性能。
附图说明
图1a～图1c为一种屏蔽栅场效应晶体管在其制备过程中的结构示意图；
图2为本发明一实施例中的屏蔽栅场效应晶体管的形成方法的流程示意图；
图3a～图3g为本发明一实施例中的屏蔽栅场效应晶体管的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
10-衬底；
11-栅极沟槽；
20-屏蔽电极；
31-绝缘填充层；
31a-空隙；
30-隔离层；
30a-缺口；
40-栅电极；
61-介质层；
100-衬底；
110-栅极沟槽；
200-屏蔽电极；
300-隔离层；
310a-绝缘材料层；
310-绝缘填充层；
400-栅电极；
500-掩膜层；
510-衬氧化层；
520-第一硬质掩膜层；
530-第二硬质掩膜层；
610-第一介质层；
610a-外侧壁；
620-第二介质层；
H1-第一高度位置；
H2-第二高度位置。
具体实施方式
如背景技术所述，目前在制备栅电极和屏蔽电极之间的隔离层时，容易导致所形成的隔离层中产生有缺口。针对该技术问题，本发明的发明人经过研究后发现，栅电极和屏蔽电极之间的隔离层中之所以容易产生有缺口，其原因在于：用于形成隔离层的绝缘填充材料中具有空隙，进而在刻蚀绝缘填充材料以形成隔离层时，即会导致所形成的隔离层中产生有缺口。
具体而言，一种屏蔽栅场效应晶体管的形成方法通常包括如下步骤。
第一步骤，具体参考图1a所示，提供一衬底10，并在所述衬底10中形成有栅极沟槽11，以及在所述栅极沟槽11中还形成有介质层61和屏蔽电极20，所述介质层61覆盖整个栅极沟槽的侧壁和底壁。
第二步骤，继续参考图1a所示，在所述栅极沟槽11中填充绝缘填充层31。
需要说明的是，栅极沟槽11中位于屏蔽电极20上方的上沟槽仍然具有较大的深宽比，从而会导致对上沟槽的填充难度较大。尤其是，当所述栅极沟槽110的侧壁上还形成有厚度较大的介质层61时，将会进一步的增加上沟槽的深宽比，进而使得绝缘材料的填充难度更大。基于此，一般的做法是，在填充绝缘填充层之前，去除所述介质层61中位于屏蔽电极20上方的部分，暴露出栅极沟槽11的侧壁，以增加栅极沟槽11的上沟槽的深宽比。
然而，如图1b所示，即使部分去除了介质层，仍然不能够有效解决绝缘填充层31的填充难度大的问题，填充在所述栅极沟槽11中的绝缘填充层31中仍然容易产生有空隙31a。
第三步骤，具体参考图1b所示，刻蚀所述绝缘填充层31，以形成隔离层30。如上所述，由于绝缘填充层31中存在有空隙31a，从而在刻蚀所述绝缘填充层31以形成隔离层30时，即会导致与所述空隙31a的投影位置相对应的隔离层30中产生有缺口30a。
第四步骤，具体参考图1c所示，在所述栅极沟槽11中形成栅电极40。如图1c所示，由于所述隔离层30中存在有缺口30a，从而导致栅电极40即会与所述屏蔽电极20短接。
为解决如上技术问题，本发明提供了一种屏蔽栅场效应晶体管的形成方法，所述形成方法可以有效改善绝缘填充层中容易产生空隙的问题，从而使得所形成的隔离层中不会产生有缺口，避免了栅电极和屏蔽电极之间出现短接的缺陷。
以下结合附图和具体实施例对本发明提出的屏蔽栅场效应晶体管及其形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2为本发明一实施例中的屏蔽栅场效应晶体管的形成方法的流程示意图，图3a～图3g为本发明一实施例中的屏蔽栅场效应晶体管的形成方法在其制备过程中的结构示意图。以下结合图2以及图3a～图3g，对本实施例中的屏蔽栅场效应晶体管的形成方法进行详细说明。
在步骤S100中，具体参考图3a所示，提供一衬底100，所述衬底100中形成有栅极沟槽110。在后续工艺中，即利用所述栅极沟槽110由下至上依次容纳屏蔽电极和栅电极。
具体的，所述栅极沟槽110的形成方法例如包括：首先，在所述衬底100的顶表面上形成掩膜层500，以利用所述掩膜层500定义出所述栅极沟槽的图形；接着，利用所述掩膜层500为掩膜刻蚀所述衬底100，以形成所述栅极沟槽110。
其中，所述掩膜层500可以为具有多个膜层相互堆叠的叠层结构。具体的，所述掩膜层500包括形成在衬底100顶表面上的衬氧化层510和形成在所述衬氧化层510上的第一硬质掩膜层520，所述第一硬质掩膜层520的材质例如包括氮化硅。当然，所述掩膜层500还可以进一步包括第二硬质掩膜层530，所述第二硬质掩膜层530的材料可以不同于所述第一硬质掩膜层520的材料，例如包括氧化硅。
即，本实施例中，由于第一硬质掩膜层520和第二硬质掩膜层530是间隔所述衬氧化层510而覆盖在所述衬底100上的，从而可以利用所述衬氧化层510缓解由衬氧化层上方的硬质掩膜层施加于衬底100上的应力，并能够对衬底100的顶表面进行保护。以及，由于所形成的栅极沟槽110的深度较大，基于此，通过设置两层或两层以上的硬质掩膜层(第一硬质掩膜层520和第二硬质掩膜层530)，以避免在刻蚀所述衬底100时掩膜层500被大量消耗，提高所述掩膜层500的图形精度。
本实施例中，所述栅极沟槽110的侧壁可以为垂直侧壁，或者为略微倾斜的倾斜侧壁。即，本实施例中，所述栅极沟槽110的侧壁相对于高度方向的倾斜角度较小。需要说明的是，此处所述的“栅极沟槽110的侧壁相对于高度方向的倾斜角度”即为：栅极沟槽110的侧壁与高度方向之间的夹角。
在步骤S200中，具体参考图3b所示，在所述栅极沟槽110中依次形成第一介质层610和屏蔽电极200，所述第一介质层610覆盖所述栅极沟槽110的底壁和侧壁，所述屏蔽电极200形成在所述第一介质层610上并位于所述栅极沟槽110底部，具体的，所述屏蔽电极200的顶部位置对应于第一高度位置H1。此时，所述第一介质层610高于第一高度位置H1的部分即暴露于所述栅极沟槽110中。
其中，所述第一介质层610例如可以采用热氧化工艺形成，以及所述第一介质层610的材料例如包括氧化硅(SiO)。
需要说明的是，所述第一介质层610的厚度可以根据所形成的屏蔽栅场效应晶体管的耐压要求对应调整。例如，当所形成的屏蔽栅场效应晶体管为高压晶体管(耐压范围例如大于等于60V，更具体的所述高压晶体管的耐压范围介于80V～150V)时，则可以使所述第一介质层610在垂直于沟槽侧壁方向上具有较大的厚度，以用于维持晶体管的高耐压性能。例如，可使所述第一介质层610在垂直于沟槽侧壁方向上的厚度尺寸大于等于3000埃等，更具体的，所述第一介质层610的厚度尺寸例如进一步介于5000埃～7000埃。
进一步的，在形成所述第一介质层610之后，即填充所述屏蔽电极200在所述栅极沟槽110中，所述屏蔽电极200即相应的形成在第一介质层610上。
具体的，可以采用回刻蚀工艺形成所述屏蔽电极200，以使所述屏蔽电极200的顶表面降低至所述第一高度位置H1，所述第一高度位置H1低于所述栅极沟槽110的顶部位置。以及，在形成所述屏蔽电极200之后，所述栅极沟槽110中高于屏蔽电极200的部分构成上沟槽。可以理解为，所述栅极沟槽110中高于第一高度位置H1的部分构成上沟槽，所述栅极沟槽110中低于第一高度位置H1的部分构成下沟槽，所述屏蔽电极200即填充在所述下沟槽中。
需要说明的是，所述栅极沟槽110高于第一高度位置H1的上沟槽仍然具有较大的深宽比，其深宽比例如大于等于2，甚至所述上沟槽的深宽比还可能大于2.5。然而，在深宽比大于等于2的沟槽中填充材料的难度通常较大。尤其是，本实施例中，在所述栅极沟槽110的侧壁上还形成有厚度较大的第一介质层610，进一步的增加了上沟槽的深宽比，进而在直接填充绝缘材料时的填充难度将会更大。
在步骤S300中，具体参考图3c所示，刻蚀所述第一介质层610高于所述第一高度位置H1的部分，以使刻蚀后的第一介质层610在垂直于沟槽侧壁方向上的厚度尺寸从所述第一高度位置H1起向上依次减小。其中，所述第一介质层610高于第一高度位置H1的部分例如为第一介质层610的上部分。
如上所述，本实施例中的第一介质层610具有较大的厚度尺寸，基于此，则通过对所述第一介质层610进行刻蚀，即可以直接形成厚度尺寸由上至下依次增加的第一介质层610的上部分。
具体而言，在对所述第一介质层610的刻蚀过程中，由于刻蚀气体对第一介质层的刻蚀过程中会产生聚合产物，所述聚合产物会进一步附着于所述第一介质层610的侧壁上，此时，由于对第一介质层610底部的刻蚀强度相对于对第一介质层610顶部的刻蚀强度更弱，因此随着刻蚀的不断进行，会使得对第一介质层610的消耗量由上至下逐渐减少，进而形成倾斜侧壁。其中，对所述第一介质层610进行刻蚀的刻蚀气体可以根据所述第一介质层610的材质对应选取。例如，所述第一介质层610的材料包括氧化硅，则所采用的刻蚀气体可以包括三氟甲烷(CHF3)。
如图3c所示，由于所述第一介质层610高于第一高度位置H1的上部分其厚度尺寸由下至上依次减小，从而使得重新界定出的上沟槽的开口尺寸相应的具有由下至上依次增加的部分。也可以理解为，通过调整第一介质层610的上部分的厚度尺寸，以使得所述第一介质层610的上部分的外侧壁610a相对于高度方向的倾斜角度大于所述栅极沟槽110的侧壁的倾斜角度，相当于重新界定出的上沟槽的侧壁相对于高度方向的倾斜角度增加。如此一来，即能够提高对上宽下窄的上沟槽的填充性能，有利于避免填充于所述上沟槽中的绝缘填充层产生有空隙的问题。
本实施例中，所述第一介质层610的上部分的外侧壁610a为倾斜侧壁，并且所述第一介质层610的倾斜侧壁(即，外侧壁610a)是以朝向栅极沟槽侧壁的方向倾斜，此时所述第一介质层610的倾斜侧壁与屏蔽电极200的顶表面之间的夹角θ可大于110°，进一步的，所述第一介质层610的倾斜侧壁与屏蔽电极200的顶表面之间的夹角θ可以介于110°～140°。
可选的方案中，刻蚀后的第一介质层610，其上部分的倾斜侧壁延伸至栅极沟槽的顶部，从而使得位于屏蔽电极200上方且由所述第一介质层610的上部分重新界定出的上沟槽，整体呈现为倒梯形结构。然而应当认识到，在其他的方案中，所述第一介质层610其上部分的倾斜侧壁的顶部也可以低于栅极沟槽110的顶部，进而使得界定出的上沟槽其靠近屏蔽电极200的部分呈现为倒梯形结构，以及上沟槽中高于第一介质层的部分则呈现为矩形结构，此时，仍然能够降低后续对上沟槽的填充难度。
此外，还需要说明的是，本实施例中，所述第一介质层610的上部分的外侧壁610a接近于直线型，从而由所述第一介质层的上部分所界定出的上沟槽呈现为倒梯形结构。然而，在其他实施例中，所述第一介质层610的上部分的外侧壁610a还可以是弧形侧壁，并使得重新界定出的上沟槽的形状呈现为碗状。
在步骤S400中，具体参考图3d和图3e所示，在所述栅极沟槽110中的填充绝缘填充层310，所述绝缘填充层310覆盖所述第一介质层610高于第一高度位置H1的上部分和所述屏蔽电极200。此时，所述绝缘填充层310即填充在重新界定出的上沟槽中。
重点参考图3d所示，所述绝缘填充层310为平坦化后的膜层，以使所述绝缘填充层310具有平坦的顶表面。具体而言，所述绝缘填充层310的形成方法可以包括如下步骤。
第一步骤，具体参考图3d所示，执行沉积工艺，以在所述衬底100上沉积绝缘材料层310a，所述绝缘材料层310a填充所述栅极沟槽110的上沟槽，并覆盖所述衬底100的顶表面(本实施例中，所述绝缘材料层310a相应的覆盖所述掩膜层500)。
需要说明的是，由于第一介质层610的外侧壁610a相对于高度方向具有较大的倾斜角度，从而使界定出的上沟槽的开口尺寸具有由下至上依次增加的部分(例如，使上沟槽呈现为倒梯形结构)，如此，即可以提高绝缘材料层310a在所述上沟槽中的填充性能，避免所述绝缘材料层310a中产生有空隙。
其中，所述绝缘材料层310a的材料可以和所述第一介质层610的材料相同，例如所述绝缘材料层310a和所述第一介质层610的材料可以均包括氧化硅(SiO)。如此一来，在后续刻蚀所述绝缘材料层310a和所述第一介质层610的上部分时，即可以平衡对所述绝缘材料层310a和对所述第一介质层610的刻蚀速率，实现对绝缘材料层310a和对第一介质层610的刻蚀的精确控制。
进一步的，用于所述绝缘材料层310a的沉积工艺例如为高密度等离子体工艺(High Density Plasma，HDP)，以进一步降低所述绝缘材料层310a的填充难度，提高所述绝缘材料层310a在所述栅极沟槽110中的填充性能。
第二步骤，具体参考图3e所示，执行平坦化工艺，以平坦化所述绝缘材料层，形成所述绝缘填充层310。本实施例中，所述平坦化工艺具体为化学机械研磨工艺，并可以利用所述掩膜层中的第一硬质掩膜层520为研磨停止层，使得平坦化后的绝缘填充层310的顶表面为平坦表面并与所述第一硬质掩膜层520的顶表面齐平。
由于所述绝缘填充层310具有平坦的顶表面，从而在后续刻蚀所述绝缘填充层310时，即可以由上至下均匀消耗所述绝缘填充层310，使得刻蚀后的绝缘填充层仍能够保持平坦的顶表面。
在步骤S500中，具体参考图3f所示，刻蚀所述第一介质层610和所述绝缘填充层310，以去除所述第一介质层610和所述绝缘填充层310中高于第二高度位置H2的部分，剩余的绝缘填充层构成隔离层300，以覆盖所述屏蔽电极200的顶表面。其中，所述第二高度位置H2高于第一高度位置H1并且低于栅极沟槽110的顶部位置。
如上所述，本实施例中的所述绝缘填充层310中未形成有空隙，并且还具有平坦的顶表面，从而在执行刻蚀工艺时，可以由上至下均匀消耗所述绝缘填充层至所述第二高度位置H2，避免剩余的绝缘填充层中形成有缺口，相当于使所形成的隔离层300中不会产生有缺口。
本实施例中，在刻蚀所述第一介质层610之后，可进一步暴露出所述栅极沟槽110高于第二高度位置H2的侧壁。其中，剩余的第一介质层610包覆在所述屏蔽电极200的***，可用于构成场氧化层，并且剩余的第一介质层610中位于第一高度位置H1和第二高度位置H2之间的部分即围绕在所述隔离层300的***。
以及，所述隔离层300即相应的位于所述第一高度位置H1和所述第二高度位置H2之间，并利用所述隔离层300覆盖所述屏蔽电极200，以避免屏蔽电极200暴露出，从而可以防止后续形成在所述隔离层300上方的栅电极与所述屏蔽电极200短接。
在步骤S600中，具体参考图3g所示，在所述栅极沟槽110中形成栅电极400，所述栅电极400即位于所述隔离层300和所述第一介质层610上，以利用所述隔离层300电性隔离于所述屏蔽电极200。其中，所述栅电极400和所述屏蔽电极200可以采用相同的材料形成，例如所述栅电极400和所述屏蔽电极200的材料均包括多晶硅。
进一步的，在形成所述栅电极400之前，还包括：在所述栅极沟槽110高于第二高度位置H2的侧壁上形成第二介质层620。具体的，可以利用热氧化工艺形成所述第二介质层620，所述第二介质层620用于构成栅极氧化层。本实施例中，所述第二介质层620的厚度尺寸小于所述第一介质层610的厚度尺寸。
基于如上所述的形成方法，本实施例中还进一步提供了屏蔽栅场效应晶体管，具体可参考图3g所示，所述屏蔽栅场效应晶体管包括：
衬底100，所述衬底100中形成有栅极沟槽110；
第一介质层610，形成在所述栅极沟110低于第二高度位置H2的侧壁上，并且所述第一介质层610的厚度尺寸由第一高度位置H1至第二高度位置H2依次减小，所述第一高度位置H1低于所述第二高度位置H2；
屏蔽电极200，形成在所述第一介质层610上，并填充在所述栅极沟槽110的底部，其中所述屏蔽电极200的顶部位置对应于第一高度位置H1，并且所述屏蔽电极200的顶表面和所述第一介质层610高于第一高度位置H1的侧壁围绕出一凹槽；
隔离层300，填充在所述凹槽中以覆盖所述屏蔽电极200；以及，
栅电极400，形成在所述栅极沟槽110中并位于所述隔离层300和所述第一介质层610的上方。即，所述栅电极400和所述屏蔽电极200之间间隔有所述隔离层300，以使两者相互隔离。
继续参考图3g所示，所述隔离层300和所述第一介质层610的连接面为倾斜连接面。其中，所述隔离层300和所述第一介质层610的连接面相对于高度方向的倾斜角度例如介于20°～50°。
具体而言，所述第一介质层610中覆盖栅极沟槽侧壁的部分高于屏蔽电极200，并向上延伸至所述隔离层300的***，从而可以更好的实现屏蔽电极200和衬底100之间的隔离。并且，所述第一介质层610中介于第一高度位置H1和第二高度位置H2之间的部分在朝向所述隔离层300的侧壁为倾斜侧壁，所述第一介质层610的倾斜侧壁以朝向所述栅极沟槽110的侧壁的方向倾斜。
以及，所述隔离层300填充在由所述第一介质层围绕出的凹槽中，因此，与所述第一介质层610相匹配的，所述隔离层300朝向所述第一介质层610的侧壁也相应的为倾斜侧壁，并且隔离层300的倾斜侧壁也是以朝向所述栅极沟槽110的侧壁的方向倾斜。可以理解的是，本实施例中，所述第一介质层610和所述隔离层300在连接处的连接面为倾斜连接面，从而使所述第一介质层610和所述隔离层300能够更为紧密的连接，有利于提高所述第一介质层610和所述隔离层300的隔离性能。
本实施例中，由所述第一介质层610围绕出的凹槽，其在高度方向的截面形状为正梯形，相应的使填充在所述凹槽中的隔离层300在高度方向的截面形状为倒梯形。具体的，所述隔离层300的底表面覆盖所述屏蔽电极200的顶表面，以及所述隔离层300其倒梯形的倾斜侧壁的边界超出所述屏蔽电极的边界以和所述第一介质层610中高于第一高度位置H1的部分连接。此时，即相当于，覆盖所述屏蔽电极200的隔离层300的宽度尺寸大于屏蔽电极200的宽度尺寸，从而可以进一步保障屏蔽电极200和栅电极400之间的隔离性能。
此外，在所述栅极沟槽110对应于栅电极400的侧壁上还形成有第二介质层620，以利用所述第二介质层620实现栅电极400和所述衬底100的隔离。
需要说明的是，所述第一介质层610和所述第二介质层620的厚度尺寸均可以根据所构成的屏蔽栅场效应晶体管的耐压要求对应调整。例如，当所述屏蔽栅场效应晶体管为高压晶体管(耐压范围例如大于等于60V，更具体的所述高压晶体管的耐压范围介于80V～150V)时，则为了满足高压晶体管的耐压性能，可使所述第一介质层610具有较大的厚度(例如，第一介质层610的厚度远大于第二介质层620的厚度)。在具体的实施例中，所述第一介质层610的厚度尺寸例如大于3000埃，所述第二介质层620的厚度尺寸例如介于500埃～1000埃。
综上所述，在本实施例提供的屏蔽栅场效应晶体管的形成方法中，在形成屏蔽电极之后，通过刻蚀第一介质层高于屏蔽电极的部分，以修饰所述第一介质层的外侧壁，使得刻蚀后的第一介质层的厚度尺寸依次减小(例如，刻蚀后的第一介质层具有倾斜的外侧壁)，相应的使刻蚀后的第一介质层的外侧壁相对于高度方向具有较大的倾斜角度，从而实现对栅极沟槽的上沟槽形貌的重新定义。基于此，则在填充绝缘填充层时，即能够有效提高绝缘填充层在所述上沟槽中的填充性能，避免在所述绝缘填充层形成有空隙，进而在后续刻蚀所述绝缘填充层以形成隔离层时，可以防止所形成的隔离层中形成有缺口。如此一来，即可以利用所述隔离层有效避免栅电极和屏蔽电极之间容易出现短接的问题，保障栅电极和屏蔽电极之间的有效隔离。
需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此外，本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。
Claims (10)
1.一种屏蔽栅场效应晶体管的形成方法，其特征在于，包括
提供一衬底，所述衬底中形成有栅极沟槽；
在所述栅极沟槽中依次形成第一介质层和屏蔽电极，所述第一介质层覆盖所述栅极沟槽的底壁和侧壁，所述屏蔽电极形成在所述第一介质层上并位于所述栅极沟槽的底部，以及所述屏蔽电极的顶部位置对应于第一高度位置；
刻蚀所述第一介质层高于所述第一高度位置的部分，以使刻蚀后的第一介质层在垂直于沟槽侧壁方向上的厚度尺寸从所述第一高度位置起向上依次减小；
在所述栅极沟槽中填充绝缘填充层，所述绝缘填充层覆盖所述第一介质层高于第一高度位置的部分和所述屏蔽电极；
刻蚀所述第一介质层和所述绝缘填充层，以去除所述第一介质层和所述绝缘填充层中高于第二高度位置的部分，剩余的绝缘填充层构成隔离层，以覆盖所述屏蔽电极的顶表面，所述第二高度位置高于所述第一高度位置；以及，
在所述栅极沟槽中形成栅电极，所述栅电极位于所述隔离层和所述第一介质层上。
2.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，在刻蚀所述第一介质层高于第一高度位置的部分之前，所述第一介质层在垂直于沟槽侧壁方向上的厚度尺寸大于等于3000埃。
3.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，刻蚀所述第一介质层高于第一高度位置的部分，以使刻蚀后的第一介质层高于第一高度位置的部分具有倾斜的外侧壁，所述第一介质层的倾斜的外侧壁与所述屏蔽电极的顶表面之间的夹角大于等于110°。
4.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，所述栅极沟槽高于所述第一高度位置的部分的深宽比大于等于2。
5.如权利要求1所述的屏蔽栅场效应晶体管的形成方法，其特征在于，在形成所述隔离层之后，以及形成所述栅电极之前，还包括：
在所述栅极沟槽高于第二高度位置的侧壁上形成第二介质层。
6.如权利要求5所述的屏蔽栅场效应晶体管的形成方法，其特征在于，所述第一介质层在垂直于沟槽侧壁方向上的厚度尺寸大于所述第二介质层在垂直于沟槽侧壁方向上的厚度尺寸。
7.一种屏蔽栅极场效应晶体管，其特征在于，包括：
衬底，所述衬底中形成有栅极沟槽；
第一介质层，形成在所述栅极沟槽低于第二高度位置的侧壁上，并且所述第一介质层的厚度尺寸由第一高度位置至第二高度位置依次减小，所述第一高度位置低于所述第二高度位置；
屏蔽电极，形成在所述第一介质层上，并位于所述栅极沟槽的底部，以及所述屏蔽电极的顶部位置对应于所述第一高度位置，并且所述屏蔽电极的顶表面和所述第一介质层高于第一高度位置的侧壁围绕出一凹槽；
隔离层，填充在所述凹槽中以覆盖所述屏蔽电极；以及，
栅电极，形成在所述栅极沟槽中并位于所述隔离层和所述第一介质层的上方。
8.如权利要求7所述的屏蔽栅场效应晶体管，其特征在于，所述第一介质层中介于第一高度位置和第二高度位置之间的部分在朝向所述隔离层的侧壁为倾斜侧壁，并且所述第一介质层的倾斜侧壁以朝向所述栅极沟槽的侧壁的方向倾斜。
9.如权利要求7所述的屏蔽栅场效应晶体管，其特征在于，所述隔离层沿着高度方向的截面形状为倒梯形。
10.如权利要求7～9任一项所述的屏蔽栅场效应晶体管的形成方法，其特征在于，所述屏蔽栅场效应晶体管的耐压范围大于60V。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010099468.6A CN111180342B (zh) | 2020-02-18 | 2020-02-18 | 屏蔽栅场效应晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010099468.6A CN111180342B (zh) | 2020-02-18 | 2020-02-18 | 屏蔽栅场效应晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111180342A true CN111180342A (zh) | 2020-05-19 |
| CN111180342B CN111180342B (zh) | 2022-07-15 |
Family
ID=70648265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010099468.6A Active CN111180342B (zh) | 2020-02-18 | 2020-02-18 | 屏蔽栅场效应晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111180342B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883417A (zh) * | 2020-07-27 | 2020-11-03 | 长江存储科技有限责任公司 | 一种三维存储器的制造方法 |
| CN113745100A (zh) * | 2021-07-21 | 2021-12-03 | 绍兴中芯集成电路制造股份有限公司 | 一种台面无损伤的屏蔽栅场效应晶体管的制造方法 |
| CN117393501A (zh) * | 2023-12-07 | 2024-01-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070176253A1 (en) * | 2006-01-31 | 2007-08-02 | Peng-Fei Wang | Transistor, memory cell and method of manufacturing a transistor |
| CN101299436A (zh) * | 2007-04-30 | 2008-11-05 | 万国半导体股份有限公司 | 应用hdp淀积的源-体注入阻挡块的器件结构及制造方法 |
| US20100044785A1 (en) * | 2008-01-15 | 2010-02-25 | Murphy James J | High aspect ratio trench structures with void-free fill material |
| US20100078757A1 (en) * | 2008-09-29 | 2010-04-01 | Hynix Semiconductor Inc. | Semiconductor device having recess gate and isolation structure and method for fabricating the same |
| CN101719516A (zh) * | 2009-11-20 | 2010-06-02 | 苏州硅能半导体科技股份有限公司 | 一种低栅极电荷深沟槽功率mos器件及其制造方法 |
| TW201340326A (zh) * | 2012-03-02 | 2013-10-01 | Alpha & Omega Semiconductor | 用於在溝槽功率ｍｏｓｆｅｔｓ中優化端接設計的不對稱多晶矽柵極的製備方法 |
| CN208045509U (zh) * | 2017-12-22 | 2018-11-02 | 苏州硅能半导体科技股份有限公司 | 低漏电流深沟槽功率mos器件 |
| CN109216175A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 半导体器件的栅极结构及其制造方法 |
-
2020
- 2020-02-18 CN CN202010099468.6A patent/CN111180342B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070176253A1 (en) * | 2006-01-31 | 2007-08-02 | Peng-Fei Wang | Transistor, memory cell and method of manufacturing a transistor |
| CN101299436A (zh) * | 2007-04-30 | 2008-11-05 | 万国半导体股份有限公司 | 应用hdp淀积的源-体注入阻挡块的器件结构及制造方法 |
| US20100044785A1 (en) * | 2008-01-15 | 2010-02-25 | Murphy James J | High aspect ratio trench structures with void-free fill material |
| US20100078757A1 (en) * | 2008-09-29 | 2010-04-01 | Hynix Semiconductor Inc. | Semiconductor device having recess gate and isolation structure and method for fabricating the same |
| CN101719516A (zh) * | 2009-11-20 | 2010-06-02 | 苏州硅能半导体科技股份有限公司 | 一种低栅极电荷深沟槽功率mos器件及其制造方法 |
| TW201340326A (zh) * | 2012-03-02 | 2013-10-01 | Alpha & Omega Semiconductor | 用於在溝槽功率ｍｏｓｆｅｔｓ中優化端接設計的不對稱多晶矽柵極的製備方法 |
| CN109216175A (zh) * | 2017-07-03 | 2019-01-15 | 无锡华润上华科技有限公司 | 半导体器件的栅极结构及其制造方法 |
| CN208045509U (zh) * | 2017-12-22 | 2018-11-02 | 苏州硅能半导体科技股份有限公司 | 低漏电流深沟槽功率mos器件 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883417A (zh) * | 2020-07-27 | 2020-11-03 | 长江存储科技有限责任公司 | 一种三维存储器的制造方法 |
| CN111883417B (zh) * | 2020-07-27 | 2021-07-06 | 长江存储科技有限责任公司 | 一种三维存储器的制造方法 |
| CN113745100A (zh) * | 2021-07-21 | 2021-12-03 | 绍兴中芯集成电路制造股份有限公司 | 一种台面无损伤的屏蔽栅场效应晶体管的制造方法 |
| CN113745100B (zh) * | 2021-07-21 | 2023-12-22 | 绍兴中芯集成电路制造股份有限公司 | 一种台面无损伤的屏蔽栅场效应晶体管的制造方法 |
| CN117393501A (zh) * | 2023-12-07 | 2024-01-12 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
| CN117393501B (zh) * | 2023-12-07 | 2024-03-19 | 合肥晶合集成电路股份有限公司 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111180342B (zh) | 2022-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111180342B (zh) | 屏蔽栅场效应晶体管及其形成方法 | |
| EP0666590B1 (en) | Method of fabricating trenches in a semiconductor device | |
| US11205722B2 (en) | Lateral DMOS having reduced lateral size | |
| JP5637916B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11111983A (ja) | 半導体装置およびその製造方法 | |
| US6391699B1 (en) | Method of manufacturing a trench MOSFET using selective growth epitaxy | |
| CN111446157A (zh) | 屏蔽栅场效应晶体管及其形成方法 | |
| CN110896053B (zh) | 屏蔽栅场效应晶体管及其形成方法 | |
| CN108389904A (zh) | 一种GaN HEMT器件及制备方法 | |
| CN111681963B (zh) | 一种屏蔽栅场效应晶体管及其形成方法 | |
| CN108417628A (zh) | 一种GaN HEMT器件及制备方法 | |
| CN111180341B (zh) | 屏蔽栅场效应晶体管及其形成方法 | |
| CN113299557B (zh) | 屏蔽栅场效应晶体管及其形成方法 | |
| EP4300550A1 (en) | Semiconductor device having split gate structure and manufacturing method therefor | |
| CN111834464B (zh) | 屏蔽栅场效应晶体管及其形成方法、半导体器件 | |
| CN113410291A (zh) | 屏蔽栅沟槽功率器件的制造方法 | |
| EP3832734A1 (en) | Mosfet manufacturing method | |
| US7791162B2 (en) | Trench isolation structure, semiconductor assembly comprising such a trench isolation, and method for forming such a trench isolation | |
| CN112466933B (zh) | 一种屏蔽栅场效应晶体管及其形成方法 | |
| CN111933712B (zh) | 沟槽型场效应晶体管及其形成方法 | |
| US11569345B2 (en) | Gas dopant doped deep trench super junction high voltage MOSFET | |
| WO2012055119A1 (zh) | 一种沟槽式mosfet的侧墙结构及其制造方法 | |
| WO2023138153A1 (zh) | 半导体器件及其制作方法、电子设备 | |
| CN115910764A (zh) | 屏蔽栅场效应晶体管及其制备方法 | |
| CN113745109A (zh) | 一种FinFET制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518 Shaoxing Road, Zhejiang Province Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. Address before: 518 Shaoxing Road, Zhejiang Province Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20221205 Address after: 312000 No. 518-17, Linjiang Road, Gaobu Street, Yuecheng District, Shaoxing City, Zhejiang Province Patentee after: SMIC Pioneer Integrated Circuit Manufacturing (Shaoxing) Co.,Ltd. Address before: 518 Shaoxing Road, Zhejiang Province Patentee before: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd. |