CN111164183A - 用于在半导体器件制造过程中从硅-锗/硅堆叠同时去除硅和硅-锗合金的蚀刻溶液 - Google Patents

用于在半导体器件制造过程中从硅-锗/硅堆叠同时去除硅和硅-锗合金的蚀刻溶液 Download PDF

Info

Publication number
CN111164183A
CN111164183A CN201880063847.0A CN201880063847A CN111164183A CN 111164183 A CN111164183 A CN 111164183A CN 201880063847 A CN201880063847 A CN 201880063847A CN 111164183 A CN111164183 A CN 111164183A
Authority
CN
China
Prior art keywords
silicon
acid
ammonium
germanium
etching solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880063847.0A
Other languages
English (en)
Other versions
CN111164183B (zh
Inventor
葛智逵
李翊嘉
刘文达
郭致贤
A·J·亚当齐克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Versum Materials US LLC
Original Assignee
Versum Materials US LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Versum Materials US LLC filed Critical Versum Materials US LLC
Publication of CN111164183A publication Critical patent/CN111164183A/zh
Application granted granted Critical
Publication of CN111164183B publication Critical patent/CN111164183B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

本文描述了一种适于从微电子器件同时去除硅和硅‑锗的蚀刻溶液，其包含：水；氧化剂；包含胺化合物(或铵化合物)和多官能有机酸的缓冲组合物；水混溶性溶剂；和氟离子源。

Description

用于在半导体器件制造过程中从硅-锗/硅堆叠同时去除硅和 硅-锗合金的蚀刻溶液
相关申请的交叉引用
本申请要求2017年9月29日提交的美国临时专利申请第62/565,704号和2018年9月26日提交的美国非临时专利申请第16/142,291号的优先权，其全部内容通过引用并入本文。
背景技术
本发明涉及用于半导体器件制造的水性蚀刻溶液、使用它们的方法及其***。更具体地，本发明提供了在硅-锗/硅复合半导体器件中同时蚀刻硅和硅-锗合金的水性蚀刻溶液。
随着超高密度集成电路的持续规模缩小及对速度和功能性不断增加的高要求，传统的平面金属-氧化物-半导体场效应晶体管(MOSFET)面临着如栅氧化物厚度的缩放和栅电极在通道区上的静电控制等问题的不断增加的挑战。鳍式场效应晶体管(FinFET)通过将栅电极包裹在鳍形通道的三个侧面上表现出相对于平面栅MOSFET设计改善的控制。
GAA MOSFET与FinFET类似，但由于栅电极完全包围通道，其具有甚至更高的在通道上的静电控制的潜力。在GAA MOSFET中，通道区本质上是纳米线。纳米线通道的厚度(或直径)通常为几十纳米(nm)或更小，并且具有无约束的长度。纳米线通道通常水平地悬挂在GAA MOSFET的大得多的源区和漏区之间，并锚定至其上。
GAA MOSFET可以利用完全兼容的CMOS技术在大块硅衬底上制备。在GAA MOSFET中形成通道区的一种典型制造方法涉及外延地生长夹置在大块衬底顶部上的通道层之间的牺牲层的堆叠(外堆叠(epi-stack))。牺牲层和通道层由两种不同材料组成，使得选择性蚀刻可以除去牺牲层。
举例来说，外堆叠可以由交替的硅(Si)和硅-锗(SiGe)层形成，其中Si层是牺牲层，而SiGe层是通道层。然后可以通过选择性蚀刻(例如通过诸如TMAH的湿蚀刻过程)来移除Si层，其也由于构成牺牲层和衬底的材料的相似性而无意地将沟槽凹进到大块衬底中。SiGe层随后可以形成悬挂在沟槽上的纳米线通道。然后在SiGe纳米线通道周围和衬底的凹进沟槽上布置薄栅极介电质。然后将金属布置在介电质上以形成GAA MOSFET的金属栅电极。
还存在其中硅和硅-锗两者需要被同时蚀刻的情况，例如，在鳍修整中。同时Si/SiGe鳍修整的应用通常用于5nm技术。存在两种类型的图案上鳍，包括Si和SiGe。由于鳍会经历一些处理步骤，如果原始鳍宽度过窄，则其可引起鳍塌陷问题。因此，最初可以产生较宽的鳍，然后它们通过湿蚀刻过程修整以避免鳍塌陷。本领域需要靶向Si和SiGe以将鳍厚度减小至等于约1nm的蚀刻化学，并且所述化学必须与氧化物&氮化物相容。
发明内容
在一个方面，本发明提供了一种适于从微电子器件同时去除硅和硅-锗的蚀刻溶液，其包含：水；氧化剂；包含胺化合物和多官能有机酸的缓冲组合物；水混溶性溶剂；和氟离子源。
在另一个方面，本发明提供了一种用于从包含硅和硅-锗的微电子器件(复合半导体器件)同时蚀刻硅和硅-锗的方法，所述方法包括以下步骤：使所述包含硅和硅-锗的微电子器件(复合半导体器件)与水性组合物(其在本文中可称为蚀刻溶液或蚀刻组合物)接触，所述水性组合物包含水、氧化剂、包含胺化合物和多官能有机酸的缓冲组合物、水混溶性溶剂和氟离子源；和在所述硅和硅-锗被至少部分地去除后冲洗所述微电子器件(复合半导体器件)，其中硅的蚀刻速率相对于硅-锗的蚀刻速率为约1.0。可以增加或减少方法条件，例如时间和温度，以改变去除速率。接触步骤可以使用本发明的任何组合物。
本发明的实施方式可以单独使用或彼此组合使用。
方面1.一种适于从微电子器件同时去除硅和硅-锗的蚀刻溶液，其包含：
水；
氧化剂；
包含胺化合物和多官能有机酸的缓冲组合物；
水混溶性溶剂；和
氟离子源。
方面2.一种适于从微电子器件同时去除硅和硅-锗的蚀刻溶液，其包含：
水；
胺；
氧化剂；
包含铵化合物和多官能有机酸的缓冲组合物；
水混溶性溶剂；和
氟离子源。
方面3.方面1或2所述的蚀刻溶液，其中所述氧化剂选自过氧化氢、高碘酸、碘酸钾、高锰酸钾、过硫酸铵、钼酸铵、硝酸铁、硝酸、硝酸钾、氨及其混合物。
方面4.方面3所述的蚀刻溶液，其中所述氧化剂是过氧化氢。
方面5.前述方面中任一项所述的蚀刻溶液，其中所述胺化合物是选自以下的烷醇胺化合物：N-甲基乙醇胺(NMEA)、单乙醇胺(MEA)、二乙醇胺、三乙醇胺、三异丙醇胺、2-(2-氨基乙基氨基)乙醇、2-(2-氨基乙氧基)乙醇(AEE)、三乙醇胺、N-乙基乙醇胺，N,N-二甲基乙醇胺、N,N-二乙基乙醇胺、N-甲基二乙醇胺、N-乙基二乙醇胺、环己胺二乙醇、二异丙醇胺、环己胺二乙醇及其混合物。
方面6.方面5所述的蚀刻组合物，其中烷醇胺是氨基(乙氧基)乙醇(AEE)。
方面7.前述方面中任一项所述的蚀刻组合物，其中所述水混溶性溶剂选自乙二醇、丙二醇、1,4-丁二醇、三丙二醇甲醚、丙二醇丙醚、二甘醇正丁醚、己氧基丙胺、聚(氧乙烯)二胺、二甲基亚砜，四氢糠醇、甘油、醇、亚砜或其混合物。
方面8.前述方面中任一项所述的蚀刻溶液，其中所述水混溶性溶剂是丁基双甘油。
方面9.前述方面中任一项所述的蚀刻溶液，其中所述胺化合物是烷醇胺且所述多官能有机酸是具有至少三个羧酸基团的多质子酸。
方面10.方面9所述的蚀刻溶液，其中所述烷醇胺选自二乙醇胺、二和三异丙醇胺、2-(2-氨基乙基氨基)乙醇、2-(2-氨基乙氧基)乙醇、三乙醇胺、N-乙基乙醇胺、N,N-二甲基乙醇胺、N,N-二乙基乙醇胺、N-甲基二乙醇胺、N-乙基二乙醇胺、环己胺二乙醇及其混合物。
方面11.方面10所述的蚀刻溶液，其中所述多质子酸选自柠檬酸，2-甲基丙烷-1,2,3-三羧酸，苯-1,2,3-三羧酸[连苯三甲酸]，丙烷-1,2,3-三羧酸[丙三羧酸]，1,顺-2,3-丙烯三羧酸[乌头酸]，例如，丁烷-1,2,3,4-四羧酸，环戊烷四-1,2,3,4-羧酸，苯-1,2,4,5-四羧酸[均苯四甲酸]，苯五羧酸和苯六羧酸[苯六甲酸]，及其混合物。
方面12.前述方面中任一项所述的蚀刻溶液，其中所述缓冲剂包含选自以下的铵盐：氯化铵、硫酸铵、硝酸铵、碳酸铵、次氯酸铵、氯酸铵、高锰酸铵、乙酸铵、磷酸氢二铵、柠檬酸二铵、柠檬酸三铵(TAC)、氨基磺酸铵、草酸铵、甲酸铵、酒石酸铵、酒石酸氢铵和乙醇酸铵。
方面13.方面12所述的蚀刻溶液，其中所述缓冲剂包含柠檬酸三铵(TAC)。
方面14.一种用于从包含硅和硅-锗的微电子器件同时蚀刻硅和硅-锗的方法，所述方法包括以下步骤：
使所述包含硅和硅-锗的微电子器件与蚀刻溶液接触，所述蚀刻溶液包含水、氧化剂、包含胺化合物和多官能有机酸的缓冲组合物、水混溶性溶剂和氟离子源；和
在所述硅和硅-锗被至少部分地去除后冲洗所述微电子器件，其中硅的蚀刻速率相对于硅-锗的蚀刻速率为约3:1至1:3。
方面15.一种用于从包含硅和硅-锗的微电子器件同时蚀刻硅和硅-锗的方法，所述方法包括以下步骤：
使所述包含硅和硅-锗的微电子器件与蚀刻溶液接触，所述蚀刻溶液包含水、氧化剂、胺、包含铵化合物和多官能有机酸的缓冲组合物、水混溶性溶剂和氟离子源；和
在所述硅和硅-锗被至少部分地去除后冲洗所述微电子器件，其中硅的蚀刻速率相对于硅-锗的蚀刻速率为约3:1至1:3。
方面16.方面15所述的方法，其还包括干燥所述微电子器件的步骤。
方面17.方面15或16所述的方法，其中硅的蚀刻速率相对于硅-锗的蚀刻速率为约2:1至约1:2。
方面18.方面15-17中任一项所述的方法，其中硅的蚀刻速率相对于硅-锗的蚀刻速率基本上为1:1。
方面19.方面15-18中任一项所述的方法，其中所述接触步骤是在约25℃至约80℃的温度下执行。
方面20.方面15-19中任一项所述的方法，其中所述氧化剂选自过氧化氢、高碘酸、碘酸钾、高锰酸钾、过硫酸铵、钼酸铵、硝酸铁、硝酸、硝酸钾、氨及其混合物。
方面21.方面20所述的方法，其中所述氧化剂是过氧化氢。
方面22.方面15-21中任一项所述的方法，其中所述胺化合物是选自N-甲基乙醇胺(NMEA)、单乙醇胺(MEA)、二乙醇胺、三乙醇胺、三异丙醇胺、2-(2-氨基乙基氨基)乙醇、2-(2-氨基乙氧基)乙醇(AEE)、三乙醇胺、N-乙基乙醇胺、N,N-二甲基乙醇胺、N,N-二乙基乙醇胺、N-甲基二乙醇胺、N-乙基二乙醇胺、环己胺二乙醇、二异丙醇胺、环己胺二乙醇及其混合物。
方面23.方面22所述的方法，其中所述烷醇胺是氨基(乙氧基)乙醇(AEE)。
方面24.方面15-23中任一项所述的方法，其中所述水混溶性溶剂选自乙二醇、丙二醇、1,4-丁二醇、三丙二醇甲醚、丙二醇丙醚、二甘醇正丁醚、己氧基丙胺、聚(氧乙烯)二胺、二甲基亚砜、四氢糠醇、甘油、醇、亚砜类或其混合物。
方面25.方面15-24中任一项所述的方法，其中所述水混溶性溶剂是丁基双甘油。
方面26.方面15-25中任一项所述的方法，其中所述胺化合物是烷醇胺且所述多官能有机酸是具有至少三个羧酸基团的多质子酸。
方面27.方面15-26中任一项所述的方法，其中所述烷醇胺选自二乙醇胺、二和三异丙醇胺、2-(2-氨基乙基氨基)乙醇、2-(2-氨基乙氧基)乙醇、三乙醇胺、N-乙基乙醇胺、N,N-二甲基乙醇胺、N,N-二乙基乙醇胺、N-甲基二乙醇胺、N-乙基二乙醇胺、环己胺二乙醇及其混合物。
方面28.方面15-27中任一项所述的方法，其中所述多质子酸选自柠檬酸、2-甲基丙烷-1,2,3-三羧酸、苯-1,2,3-三羧酸[连苯三甲酸]、丙烷-1,2,3-三羧酸[丙三羧酸]、1,顺-2,3-丙烯三羧酸[乌头酸]，例如，丁烷-1,2,3,4-四羧酸、环戊烷四-1,2,3,4-羧酸、苯-1,2,4,5-四羧酸[均苯四甲酸]、苯五羧酸和苯六羧酸[苯六甲酸]，及其混合物。
方面29.方面15-28中任一项所述的方法，其中所述缓冲剂包含选自以下的铵盐：氯化铵、硫酸铵、硝酸铵、碳酸铵、次氯酸铵、氯酸铵、高锰酸铵、乙酸铵、磷酸氢二铵、柠檬酸二铵、柠檬酸三铵(TAC)、氨基磺酸铵、草酸铵、甲酸铵、酒石酸铵、酒石酸氢铵和乙醇酸铵。
方面30.方面15-29所述的方法，其中所述缓冲剂包含柠檬酸三铵。
具体实施方式
本文引用的所有参考文献(包括出版物、专利申请和专利)以如同每篇文献被单独地和具体地指出通过引入并入且以其全文在本文中陈述的相同程度通过引用并入本文。
在描述本发明的上下文中(特别是在以下权利要求的上下文中)，除非本文中另有说明或与上下文明确矛盾，否则术语“一个/一种(a/an)”和“该/所述(the)”和类似的引用语的使用应被解释为涵盖单数和复数两者。除非另有说明，否则术语“包含”、“具有”、“包括”和“含有”应被解释为是开放式术语(即，意思是“包括但不限于”)。除非本文中另有说明，否则本文中对于值的范围的记载仅旨在用作单独提到在该范围内的每个单独值的简写方法，并且每个单独值如同其在本文中单独地记载那样引入本说明书中。除非本文另有说明或与上下文明确矛盾，否则本文所述的所有方法可以以任何合适的顺序执行。除非另有要求，否则本文提供的任何和所有实例或示例性语言(例如，“如”)的使用仅仅旨在更好地说明本发明，而不是对本发明的范围加以限制。说明书中的任何语言都不应被解释为表示任何未要求保护的要素对于本发明的实施是必要的。术语“包含”在说明书和权利要求书中的使用包括更狭义的语言：“基本上由……组成”和“由……组成”。
本发明的实施方式在本文中描述，包括本发明人已知用于实施本发明的最佳模式。在阅读上述说明书时，这些实施方式的变化可以对于本领域普通技术人员是明显的。本发明人预期熟练技术人员酌情采用这样的变化，并且本发明人意图是本发明以本文具体描述的之外的方式实施。因此，本发明包括适用法律允许的本文所附权利要求书中记载的主题内容的所有修改方式和等价方式。而且，除非本文中另有说明或与上下文明确矛盾，否则本发明涵盖上述要素以其所有可能变化的任何组合。
本发明一般地涉及可用于在具有硅和硅-锗的微电子器件的制造过程中从其选择性地去除这样的材料的组合物。
应理解，作为在微电子器件上的材料沉积的术语“硅”将包括多晶硅。
为便于提及，“微电子器件”或“半导体器件”对应于制造用于微电子、集成电路或计算机芯片应用的半导体衬底，例如晶片、平板显示器、相变存储器件、太阳能电池板和其他产品，包括太阳能基板、光伏和微电子机械***(MEMS)。太阳能基板包括但不限于硅、非晶硅、多晶硅、单晶硅、CdTe、硒化铜铟、硫化铜铟和镓上砷化镓。太阳能基板可以是掺杂的或非掺杂的。应理解，术语“微电子器件”并不意味着以任何方式是限制性的，并且包括最终将成为微电子器件或微电子组件的任何衬底。
“复合半导体器件”或“复合微电子器件”是指所述器件具有存在于非导电衬底上的多于一种材料和/或层和/或层的部分。所述材料可包括高K介电质和/或低K介电质和/或屏障材料和/或覆盖材料和/或金属层和/或技术人员已知的其他材料。
如本文所定义，“低k介电材料”对应于在层状微电子器件中用作介电材料的任何材料，其中所述材料的介电常数小于约3.5。优选地，低k介电材料包括低极性材料，例如含硅有机聚合物、含硅杂化有机/无机材料、有机硅酸盐玻璃(OSG)、TEOS、氟化硅酸盐玻璃(FSG)、二氧化硅和碳掺杂氧化物(CDO)玻璃。应认识到，低k介电材料可以具有不同的密度和不同的孔隙率。
如本文所定义，“高k介电材料”是指具有高介电常数k的材料(与二氧化硅相比)。高k介电质可用于替代微电子器件的二氧化硅栅介电质或另一介电层。高k材料可以是二氧化铪(HfO2)、氮氧化铪(HfON)、二氧化锆(ZrO2)、氮氧化锆(ZrON)、氧化铝(Al2O3)、氮氧化铝(AlON)、氧化铪硅(HfSiO2)、氧化铪铝(HfAlO)、氧化锆硅(ZrSiO2)、二氧化钽(Ta2O5)、氧化铝、Y2O3、La2O3，二氧化钛(TiO2)、铝掺杂二氧化铪、铋锶钛(BST)或铂锆钛(PZT)。
如本文所定义，术语“屏障材料”对应于本领域中用于密封金属线(例如铜互连)以最小化所述金属(例如铜)扩散到介电材料中的任何材料。优选的屏障层材料包括钽、钛、钌、铪和其他难熔金属及其氮化物和硅化物。
“基本上不含”在本文中定义为小于0.001重量％。“基本上不含”还包括0.000重量％。术语“不含”是指0.000重量％。
如本文所用，“约”旨在对应于陈述值的±5％。
在所有这样的组合物中，其中结合包括零下限的重量百分比范围讨论所述组合物的具体组分，应理解这样的组分可以存在或不存在于所述组合物的各种具体实施方式中，并且在这样的组分存在的情况下，它们可以基于其中使用这样的组分的组合物的总重量以低至0.001重量百分比的浓度存在。除非另有规定，否则本文报告的所有量均为总组合物的重量百分比，即100％。
在本发明的广泛实践中，本发明的蚀刻溶液包含以下、基本上由以下组成或由以下组成：水；氧化剂；包含胺化合物和多官能有机酸的缓冲组合物；水混溶性溶剂；和氟离子源。
在一些实施方式中，本文公开的蚀刻溶液组合物被配制成基本上不含或不含以下化学化合物中的至少一种：氢氧化铵、氢氧化季铵(例如TMAH、TEAH、ETMAH)和无机碱。
本发明的组合物适合于用于制造电子器件上的环栅结构(gate all aroundstructure)的方法。这样的方法是本领域已知的，例如，在美国专利申请公开号2017/0179248、美国专利申请公开号2017/0104062、美国专利申请公开号2017/0133462和美国专利申请公开号2017/0040321中公开的方法，其公开内容通过引用全文并入本文。
本文中使用的标题并非旨在是限制性的，而是仅出于组织目的而包括它们。
本文公开的组合物表现出优异的硅和硅-锗同时去除。
水
本发明的蚀刻溶液是基于水性的，且因此包含水。在本发明中，水以各种方式起作用，例如溶解组合物的一种或多种组分，作为组分的载体，作为残留物的去除中的助剂，作为组合物的粘度调节剂，和作为稀释剂。优选地，清洁组合物中使用的水是去离子(DI)水。下一段落中描述的水的范围包括组合物中来自任何来源的所有水。
据信，对于大多数应用，组合物中的水的重量百分比将存在于起点和终点选自以下数字的范围内：0.5、1、5、10、15、20、25、30、40、50、60、65、6870、71、72、73、74、75、76、77、78、79、80、82、85、87、90、92、95和96。可用于所述组合物的水的范围的实例包括，例如，约0.5至约90重量％，或10至约80重量％的水；或约15至约80重量％或约20至约80重量％或约40至约75重量％或约50至约85重量％；或约65至约90重量％；或70至约80重量％，或65至约85重量％的水。本发明的又一些优选实施方式可以包括实现其他成分的期望重量百分比的量的水。(注意，本文定义的水范围包括组合物中的全部水。该范围因此包括作为其他组分的部分添加的水，其例如作为水溶液添加到组合物中。)
氧化剂
本发明的蚀刻组合物包含氧化试剂，也称为“氧化剂”。氧化剂主要通过形成相应的氧化物(即锗或硅)而起到蚀刻硅和硅-锗合金的作用。氧化剂可以是任何合适的氧化剂。合适的氧化剂包括但不限于一种或多种过氧化合物，即包含至少一个过氧基(-O-O)的化合物。合适的过氧化合物包括，例如，过氧化物、过硫酸盐(例如，一过硫酸盐和二过硫酸盐)、过碳酸盐，及其酸、及其盐、及其混合物。其他合适的氧化剂包括，例如，氧化的卤化物(例如，碘酸盐、高碘酸盐，及其酸、其混合物等)、过硼酸、过硼酸盐、过碳酸盐、过氧酸(例如，过乙酸、过苯甲酸盐，其盐、其混合物等)、高锰酸盐、铈化合物，铁氰化物(例如，铁***)、其混合物等。
在一些实施方式中，氧化剂包括但不限于过氧化氢、高碘酸、碘酸钾、高锰酸钾、过硫酸铵、钼酸铵、硝酸铁、硝酸、硝酸钾、氨及其混合物。在又一些实施方式中，氧化剂包括过氧化氢和脲-过氧化氢。在一些实施方式中，氧化剂为过氧化氢。
在一些实施方式中，氧化剂(净)的量将占组合物的约0.1至约20重量％，或约1.0至约20重量％，或约1.5至约15重量％，或约1.5至约10重量％，或2至约10重量％或基于组合物的总重量具有选自0.1、0.3、0.5、1、1.5、2、2.5、3、3.5、4、4.5、5、5.5、6、7、8、9、10、15和20的起点和终点的任何其他重量％范围。
氟离子源
本发明的蚀刻组合物还包含一种或多种氟离子源。氟离子主要起到帮助去除已经在氧化剂的作用下形成的硅和锗氧化物的作用。根据本发明提供氟离子源的典型化合物是氢氟酸、氟化铵、季铵氟化物，例如氟硼酸盐、氟硼酸、四氟硼酸四丁基铵、六氟化铝和具有下式的脂肪族伯、仲或叔胺的氟化物盐：
R1NR2R3R4F，
其中R1、R2、R3和R4单独地代表H或(C1-C4)烷基。通常，R1、R2、R3和R4基团中的碳原子总数为12个碳原子或更少。脂肪族伯、仲或叔胺的氟化物盐的实例是，例如，四甲基氟化铵、四乙基氟化铵、甲基三乙基氟化铵和四丁基氟化铵。
在选择氟离子的来源时，应考虑所述来源是否释放会对被清洁的表面产生不利影响的离子。例如，在清洁半导体元件时，清洁组合物中的钠或钙离子的存在可对元件表面产生不利影响。在一些实施方式中，氟离子源是氟化铵。
据信，对于大多数应用，用作清洁组合物中的氟离子源的化合物的量将包含约0.01至约10重量％或约0.01至约8重量％的40％氟化铵溶液或其化学计量等价物。优选地，所述化合物包含约0.02至约8重量％、更优选约0.02至约6重量％、还更优选约1至约8重量％和最优选约0.025至约5重量％的约40％氟化铵溶液。(通常氟化铵溶液为水溶液。)在一些实施方式中，所述组合物将包含约0.01至约8重量％或约0.01至约7重量％的氟离子源，其可由40％氟化铵溶液提供。优选地，所述化合物包含约0.02至约6重量％的氟离子源和，最优选地，约0.025至约5重量％或约0.04至约2.5重量％的氟离子源或约0.05至约15重量％的40％氟化铵溶液，最优选地，约0.0625至约12.5％，或约0.1至约6.25重量％的40％氟化铵溶液。可添加至所述组合物的40％氟化铵溶液的重量％包括具有选自以下数字组的起点和终点的任何范围：0.01、0.02、0.025、0.04、0.05、0.06、0.5、0.6、0.75、0.1、0.2、0.5、0.6、0.75、1、2、2.5、3、3.5、4、5、6、7、8、10、12.5、15、17、18和20。可添加到组合物的氟离子源(净)的重量％包括具有选自以下数字组的起点和终点的任何范围：0.01、0.02、0.025、0.04、0.05、0.06、0.5、0.6、0.75、0.1、0.2、0.5、0.6、0.75、1、1.2、1.4、1.6、1.8、2、2.2、2.5、2.7、3、3.5、4、4.5、5、5.5、6、7、8、10、12.5、15、17、18、20、25、30、35、40、45和50。可添加到组合物的氟离子源(净)的重量％包括，例如，约0.025至约5重量％，或约0.04至约2.5重量％，或约0.1至约2重量％，或约0.5至约1.5重量％的氟离子源。
应理解，所用氟离子的量然而通常取决于所清洁的特定衬底。例如，在某些清洁应用中，当清洁包含对氟化物蚀刻具有高抗性的介电材料的衬底时，氟离子的量可以相对较高。相反，在其他应用中，氟离子的量应相对较低，例如，当清洁包含对氟化物蚀刻具有低抗性的介电材料的衬底时。
水混溶性溶剂
本发明的蚀刻组合物包含水混溶性溶剂。水混溶性溶剂可以起到抑制硅蚀刻速率和提高硅-锗蚀刻速率的作用。可使用的水混溶性有机溶剂的实例是乙二醇、丙二醇(PG)、丁二醇(BDG)、1,4-丁二醇、三丙二醇甲醚、丙二醇丙醚、二甘醇正丁醚(例如，以商品名称Dowanol DB可商购的)、己氧基丙胺、聚(氧乙烯)二胺、二甲亚砜(DMSO)、四氢糠醇、甘油、醇、亚砜或其混合物。优选的溶剂是醇、二醇或其混合物。最优选的溶剂是二醇，例如丁基二甘醇(butyl diglycol)。
在本发明的一些实施方式中，水混溶性有机溶剂可包括二醇醚。二醇醚的实例包括乙二醇单甲醚、乙二醇单***、乙二醇单丁醚、乙二醇二甲醚、乙二醇二***、二甘醇单甲醚、二甘醇单***、二甘醇单丙醚、二甘醇单异丙醚、二甘醇单丁醚、二甘醇单异丁醚、二甘醇单苄基醚、二甘醇二甲醚、二甘醇二***、三甘醇单甲醚、三甘醇二甲醚、聚乙二醇单甲醚、二甘醇甲***、三甘醇甲***、乙二醇单甲醚乙酸酯、乙二醇单***乙酸酯、丙二醇甲醚乙酸酯、丙二醇单甲醚、丙二醇二甲醚、丙二醇单丁醚、丙二醇单丙醚、二丙二醇单甲醚(DPM)、二丙二醇单丙醚、二丙二醇单异丙醚、二丙二醇单丁醚、二丙二醇二异丙醚、三丙二醇单甲醚、1-甲氧基-2-丁醇、2-甲氧基-1-丁醇、2-甲氧基-2-甲基丁醇、1,1-二甲氧基乙烷和2-(2-丁氧基乙氧基)乙醇。
据信，对于大多数应用，组合物中的水混溶性有机溶剂的量可在具有选自以下重量百分比列表的起点和终点的范围内：0.5、1、5、7、9、12、15、20、25、28、30、35、40、45、50、59.5、62、65。这样的溶剂范围的实例包括组合物的约0.5至约59.5重量％，或约1至约50重量％，或约0.5至约50重量％，或约1至约40重量％，或约0.5至约30重量％，或约1至约30重量％，或约5至约30重量％，或约5至约15重量，或约7至约12重量％，或约10至约25重量％，或约15至约25重量％。
胺化合物
本发明的组合物包含胺化合物，其可起到以下作用中的一种或多种的作用：作为pH调节剂、络合剂和/或作为缓冲组合物中的共轭碱，优选主要作为pH调节剂。合适的胺化合物包括至少一种烷醇胺。优选的烷醇胺包括具有1至5个碳原子的低级烷醇胺，其为伯、仲和叔胺。这样的烷醇胺的实例包括N-甲基乙醇胺(NMEA)，单乙醇胺(MEA)，二乙醇胺，单、二和三异丙醇胺，2-(2-氨基乙基氨基)乙醇，2-(2-氨基乙氧基)乙醇，三乙醇胺，N-乙基乙醇胺，N,N-二甲基乙醇胺，N,N-二乙基乙醇胺，N-甲基二乙醇胺，N-乙基二乙醇胺，环己胺二乙醇及其混合物。
在优选实施方式中，胺化合物是选自三乙醇胺(TEA)、二乙醇胺、N-甲基二乙醇胺、二异丙醇胺、单乙醇胺、氨基(乙氧基)乙醇(AEE)、N-甲基乙醇胺、单异丙醇胺、环己胺二乙醇及其混合物的烷醇胺。
据信，对于大多数应用，所述组合物中的胺化合物的量将占组合物的约0.01至约50重量％，具体地，组合物的约0.08至约40重量％，或更具体地，组合物的约0.2至约30重量％。在一些实施方式中，胺化合物占组合物的约0.02至约15重量％，更具体地，约0.03至约12％或约0.3至约7重量％或约0.1至约3重量％。组合物中的胺的重量百分比可存在于起点和终点选自以下数字组的范围内：0.01、0.02、0.03、0.04、0.05、0.07、0.09、0.1、0.2、0.3、0.5、0.7、0.9、1、1.2、1.5、1.7、2、2.5、3、3.5、5、7、10、12、15、20、25、30、35、40、45和50。
如果使用了相应的共轭酸(例如，多官能有机酸)，则胺化合物，如果过量使用，也可以用作缓冲剂的碱组分。
缓冲剂
所述蚀刻组合物包含缓冲组合物。通常，缓冲组合物包含以下、基本上由以下组成或由以下组成：胺化合物(如上详述)和/或其它碱和/或铵盐及如下详述的多官能有机酸。除胺化合物外，还可向所述组合物添加额外的或替代的碱和/或铵盐以与多官能有机酸一起起作用以缓冲所述组合物。
在一些实施方式中，所用缓冲剂包含与一种或多种多官能有机酸配对的铵盐，其主要起到作为缓冲剂的共轭酸部分的作用。如本文所用，术语“多官能有机酸”是指具有多于一个羧酸基团的酸或多酸，包括但不限于：(i)二羧酸(例如丙二酸、苹果酸等)；具有芳香部分的二羧酸(例如邻苯二甲酸等)及其组合；和(ii)三羧酸(例如柠檬酸等)、具有芳香部分的三羧酸(例如偏苯三酸等)及其组合。
用于该缓冲体系的优选酸是具有至少三个羧酸基团的多质子酸。这样的酸至少具有第二和第三解离常数，其各自相对于其相应的前一常数更高。这表明该酸相比于第二质子更容易失去第一质子，因为第一质子与具有单一负电荷的离子分离，而第二质子与具有双负电荷的离子分离。据信双负电荷将质子强烈地吸引回到酸离子。在第二和第三分离的质子之间也存在类似的关系。因此，多质子酸，例如具有至少三个羧酸基团的那些，可用于控制溶液的pH，特别是在与其较高pKa值相对应的pH下。因此，除了具有约5至约7的pKa值外，本发明的优选多质子酸具有多个pKa值，其中最高pKa为约5至约7，或约5至约6，或约6至约7，或约5.5至约6.5。
根据本发明具有至少三个羧酸基团的多质子酸与多羟基溶剂高度相容。优选多质子酸的实例包括三羧酸(例如柠檬酸、2-甲基丙烷-1,2,3-三羧酸、苯-1,2,3-三羧酸[连苯三甲酸]、丙烷-1,2,3-三羧酸[丙三羧酸]、1,顺-2,3-丙烯三羧酸[乌头酸]等)、四羧酸(例如，丁烷-1,2,3,4-四羧酸、环戊烷四-1,2,3,4-羧酸、苯-1,2,4,5-四羧酸[均苯四甲酸]等)、五羧酸(例如苯五羧酸)和六羧酸(例如苯六羧酸[苯六甲酸])等。表1提供了这些酸的相应pKa值。特别优选的多质子酸包括三羧酸，其中柠檬酸是最优选的。
表1
Figure BDA0002432001660000151
Figure BDA0002432001660000161
优选的多质子酸柠檬酸是一种三羧酸，其具有三个pKa值：3.13、4.76和6.40，分别对应于三氢柠檬酸根离子、二氢柠檬酸根离子和单氢柠檬酸根离子。在本发明的某些优选实施方式中，缓冲体系包含柠檬酸的盐，特别优选的缓冲剂包含柠檬酸三铵和柠檬酸的水溶液。
缓冲剂的多官能酸组分与缓冲剂的含铵盐组分组合对本发明的组合物发挥缓冲作用。当根据实施方式上述酸与铵碱反应时，它们形成例如氯化铵、硫酸铵、硝酸铵、碳酸铵、次氯酸铵、氯酸铵、高锰酸铵、乙酸铵、磷酸二铵、柠檬酸二铵，柠檬酸三铵(TAC)、氨基磺酸铵、草酸铵、甲酸铵、酒石酸铵、酒石酸氢铵和乙醇酸铵。在一些实施方式中，可将上文列出的铵盐中的一种或多种作为缓冲剂的部分(在多官能酸之外)添加到所述组合物以缓冲所述组合物。在这些实施方式中，缓冲剂可包含一种或多于一种铵盐和一种或多于一种多官能酸。
据信本公开的组合物中多官能有机酸的量是约0.1至约5重量％，或约0.25至约3重量％，或约0.3至约2.5重量％，或约0.5至约2重量％，或约0.3至约2重量％，或约0.3至约1.5重量％，或约0.1至约1重量％。所述组合物中的多官能有机酸的重量百分比可以存在于起点和终点选自以下数字组的范围内：0.01、0.02、0.03、0.04、0.05、0.07、0.09、0.1、0.2、0.3、0.5、0.7、0.9、1、1.5、2、2.5、3、5、7、10、15和20。作为与多官能有机酸一起的缓冲剂的碱、胺和/或铵盐的量可以以与多官能有机酸的重量为1:10至10:1、或1:8至8:1、或1:5至5:1、或1:3至3:1、或1:2至2:1、或1.5:1至1:1.5，或1.3:1至1:1.3或1.1:1至1:1.1的量存在于所述组合物中。
优选地，所公开的蚀刻组合物的缓冲组合物缓冲所述组合物，使其为碱性。在一些实施方式中，pH为2至12。在其它实施方式中，pH为2至10。在其它实施方式中，pH为3至9。在其他实施方式中，pH可以在起点和终点选自以下pH值的组的范围内：2、3、3.5、4、4.5、5、5.5、6、6.5、7、7.5、8、8.5、9、9.5、10、10.5、11、11.5、12、13、13.5。
其他任选成分
本发明的蚀刻组合物还可以包含以下添加剂中的一种或多种：螯合剂、化学改性剂、染料、杀生物剂和其他添加剂。添加剂可以以它们不对所述组合物的性能产生不利影响的程度添加。
可用于蚀刻组合物的另一任选成分是金属螯合剂；其可起到增加所述组合物在溶液中保留金属的能力并增强金属残留物的溶解的作用。可用于该目的的螯合剂的典型实例是以下有机酸及其异构体和盐：乙二胺四乙酸(EDTA)、丁二胺四乙酸、(1,2-环己二胺)四乙酸(CyDTA)、二亚乙基三胺五乙酸(DETPA)、乙二胺四丙酸、(羟乙基)乙二胺三乙酸(HEDTA)、N,N,N',N'-乙二胺四(亚甲基膦)酸(EDTMP)、三亚乙基四胺六乙酸(TTHA)、1,3-二氨基-2-羟基丙烷-N,N,N',N'-四乙酸(DHPTA)、甲基亚氨基二乙酸、丙二胺四乙酸、硝基三乙酸(NTA)、酒石酸、葡萄糖酸、糖酸、甘油酸、草酸、邻苯二甲酸、马来酸、扁桃酸、丙二酸、乳酸、水杨酸、没食子酸丙酯、邻苯三酚、8-羟基喹啉和半胱氨酸。优选的螯合剂是氨基羧酸类如EDTA、CyDTA和氨基膦酸类如EDTMP。
据信螯合剂(如果存在)以组合物的约0.1至约10重量％的量，优选以约0.5至约5重量％的量存在于所述组合物中。
在一些实施方式中，本发明的组合物将不含或基本上不含添加到所述组合物中的上述螯合剂的任何或全部或一些(以任何组合)。
其他公知组分，例如染料、杀生物剂等，可以以常规量包含在所述清洁组合物中，例如，至多总计为所述组合物的约5重量％的量。在其它实施方式中，所述组合物基本上不含或不含染料和杀生物剂。
在其它实施方式中，蚀刻溶液基本上不含(或不含)钠和/或钙。在一些实施方式中，本文公开的组合物被配制成基本上不含以下化学化合物中的至少一种：无机酸、烷基硫醇和有机硅烷。在一些实施方式中，本文公开的组合物被配制成基本上不含或不含无机碱。在一些实施方式中，所述组合物不含螯合剂，例如EDTA，和/或腐蚀抑制剂，例如***。在一些实施方式中，所述组合物可以基本上不含或不含以下中的一种或多种：氢氧化物、金属氢氧化物，例如KOH或LiOH或NaOH。在其他实施方式中，所述组合物可以基本上不含或不含除一种或多种含氟化合物以外的含卤素化合物，例如，其可以基本上不含或不含以下中的一种或多种：含溴、含氯或含碘化合物。在其它实施方式中，所述组合物可以基本上不含或不含磺酸和/或磷酸和/或硫酸和/或硝酸和/或盐酸。在其它实施方式中，所述组合物可以基本上不含或不含硫酸盐和/或硝酸盐和/或亚硫酸盐和/或亚硝酸盐。在其它实施方式中，所述组合物可以基本上不含或不含：氢氧化铵和/或乙二胺。在其他实施方式中，所述组合物可以基本上不含或不含：含钠化合物和/或含钙化合物和/或含锰化合物或含镁化合物和/或含铬化合物和/或含硫化合物和/或含硅烷化合物和/或含磷化合物。一些实施方式可以基本上不含或不含非离子和/或阴离子和/或阳离子表面活性剂和/或聚乙烯亚胺。
本发明的蚀刻溶液组合物通常通过在室温下在容器中将组分一起混合直到所有固体溶解在基于水性的介质中而制备。
方法
在另一个方面，提供了一种用于在包含硅和硅-锗的复合半导体器件中通过使所述复合半导体器件与组合物接触而同时蚀刻硅和硅-锗的方法，所述组合物包含以下、基本上由以下组成或由以下组成：水、氧化剂、包含胺化合物和多官能有机酸的缓冲组合物、水混溶性溶剂和氟离子源。所述方法包括在包含硅和硅-锗的复合半导体器件上同时蚀刻硅和硅-锗的步骤，所述方法包括以下步骤：使包含硅和硅-锗的复合半导体器件与水性组合物物接触，所述水性组合物包含水、氧化剂、包含胺化合物和多官能有机酸的缓冲组合物、水混溶性溶剂和氟离子源，和在所述硅和硅-锗被至少部分地去除后冲洗所述复合半导体器件，其中硅的蚀刻速率相对于硅-锗的蚀刻速率在约2:1至1:2的范围内。所述方法还可包括额外的干燥步骤。“至少部分地去除”是指去除至少50％的材料，优选至少70％去除。最优选地，使用本发明的组合物至少80％的去除。
硅可以是任何取向，例如(100)或(110)。在一些实施方式中，硅的取向为(110)，而在其他实施方式中，硅的取向为(100)。
接触步骤可以通过任何合适的方式来执行，例如，浸入、喷雾或通过单晶片工艺。在接触步骤期间，所述组合物的温度优选为约25至200℃，更优选约25至100℃，且更优选约25至100℃。
当在包含硅和硅-锗的衬底上使用时，例如，在堆叠的环栅器件的制造过程中，本发明的组合物令人惊讶地表现出优异的对硅和硅-锗的同时蚀刻。在一些实施方式中，硅和硅-锗的蚀刻速率可以为3:1至1:3。在一些实施方式中，硅和硅-锗的蚀刻速率可以为1:2.5至2.5:1、或1:2至2:1、或1.9:1至1:1.9、或1.8:1至1:1.8、或1.7:1至1:1.7、或1.6:1至1:1.6、或1.5:1至1:1.5、或1.4:1至1:1.4、或1.3:1至1:1.3、或1.2:1至1:1.2、或1.1:1至1:1.1。在其他实施方式中，硅和硅-锗的蚀刻速率可以为约1:1。去除速率比率是以处理前后厚度(例如鳍的厚度)的变化测量的。
接触步骤之后的是任选的冲洗步骤。冲洗步骤可以通过任何合适的方式来执行，例如，通过浸入或喷雾技术用去离子水冲洗衬底。在优选实施方式中，可以使用去离子水和有机溶剂(例如异丙醇)的混合物来执行冲洗步骤。
在接触步骤和任选的冲洗步骤之后的是任选的干燥步骤，其通过任何合适的方式来执行，例如，异丙醇(IPA)蒸汽干燥、加热、通过向心力或通过引导清洁干燥空气或惰性气体和/或其组合。
下文讨论的说明性实施例更充分地展示了特征和优点。
实施例
用于制备清洁组合物的一般程序
作为本实施例的主题的所有组合物是通过用1”特氟龙涂覆搅拌棒在250ml烧杯中混合组分而制备。通常，加入烧杯的第一种材料是去离子(DI)水，随后是没有特定顺序的其他组分。
衬底的组成
使用Si或SiGe毯覆式晶片以检查用于制剂开发的蚀刻速率。使用具有Si和SiGe鳍的图案化晶片以确认使用本发明的组合物的鳍修整。
加工条件
硅和SiGe的蚀刻试验在具有设定为400rpm的1/2”圆形特氟龙搅拌棒的250ml烧杯中使用100g蚀刻组合物运行。将蚀刻溶液在热板(通常为25℃至80℃)上加热至约45℃的温度。将测试试样浸入组合物中约20分钟，同时搅拌。
片段然后在DI水浴中冲洗3分钟，或喷雾，然后使用过滤的氮气干燥。硅和硅-锗的蚀刻速率根据蚀刻前后的厚度变化来估计并通过透射电子显微镜测量。
实施例
表1列出了评估的组合物。
Figure BDA0002432001660000201
参见表2，在25℃的处理温度和50秒的处理时间下使用表1的组合物，且实施例2还在90秒时测试。对于提供1:1.33的Si:SiGe去除速率比的实施例1组合物，Si修整厚度为0.9nm和SiGe修整为1.2nm。实施例2在50秒后提供了4.5nm的Si修整厚度和1.9nm的SiGe修整，从而提供1:2.36的SiGe:Si去除速率比。实施例3提供了1:1.11的Si:SiGe去除速率。实施例1和3的修整厚度均为大约1nm。此外，组合物与氧化物和氮化物相容。实施例2在90秒时去除了100％的Si和SiGe两者。可以改变处理时间以改善结果。
表2：条件和结果
Figure BDA0002432001660000211
比较例：
蚀刻试验是在具有设定为400rpm的1/2”圆形特氟龙搅拌棒的250ml烧杯中使用100g比较组合物运行。将蚀刻组合物在热板上加热至约45℃的温度。将测试试样浸入组合物中约20分钟，同时搅拌。
然后在DI水浴或喷雾中冲洗具有Si和SiGe鳍的交替层的晶片3分钟，然后使用过滤的氮气干燥。硅和硅-锗蚀刻速率根据蚀刻前后的厚度变化估计并通过椭圆偏振光谱法(MG-1000，Nano-View Co.,Ltd.,South Korea，我们使用SCI FilmTek SE2000)测量。Si的典型起始层厚度为
Figure BDA0002432001660000212
和和SiGe的典型起始层厚度为
Figure BDA0002432001660000213
表3显示了对于比较例多晶Si和SiGe的选择性。多晶Si与SiGe的蚀刻速率大于3.4:1。
表3：比较例
294F 294C 294E 294G 294I 294D 294H
ETMAH(20％) 15 15 15 15 15 15 15
DIW 39.7 39.7 39.7 39.7 39.7 39.7 39.7
AEE 25 25 25 25 25 25 25
Lupasol 800 0.3
甘油 20
DMSO 20
PG 20
DPM 20
DIW 20
环丁砜 20
BDG 20
45℃下的多晶Si e/r 150.3 145.2 123.2 90.5 220 133 84.6
45℃下的SiGe e/r 16.6 17.4 17.8 14.4 35 27.6 25.2
多晶Si/SiGe选择性 9.1 8.3 6.9 6.3 6.3 4.8 3.4
BASF提供的
Figure BDA0002432001660000221
800是聚乙烯亚胺。
前述说明书主要旨在用于说明的目的。尽管本发明已经就其示例性实施方式示出和描述，但是本领域技术人员应理解，可以在不脱离本发明的精神和范围的情况下，在其中进行形式和细节方面的上述和各种其他改变、省略和增加。

Claims (22)

1.一种适于从微电子器件同时去除硅和硅-锗的蚀刻溶液，其包含：
水；
氧化剂；
包含胺化合物和多官能有机酸的缓冲组合物；
水混溶性溶剂；和
氟离子源。
2.一种适于从微电子器件同时去除硅和硅-锗的蚀刻溶液，其包含：
水；
胺；
氧化剂；
包含铵化合物和多官能有机酸的缓冲组合物；
水混溶性溶剂；和
氟离子源。
3.根据权利要求1所述的蚀刻溶液，其中所述氧化剂选自过氧化氢、高碘酸、碘酸钾、高锰酸钾、过硫酸铵、钼酸铵、硝酸铁、硝酸、硝酸钾、氨及其混合物。
4.根据权利要求2所述的蚀刻溶液，其中所述氧化剂选自过氧化氢、高碘酸、碘酸钾、高锰酸钾、过硫酸铵、钼酸铵、硝酸铁、硝酸、硝酸钾、氨及其混合物。
5.根据权利要求4所述的蚀刻溶液，其中所述氧化剂是过氧化氢。
6.根据权利要求1所述的蚀刻溶液，其中所述胺化合物是选自以下的烷醇胺化合物：N-甲基乙醇胺(NMEA)、单乙醇胺(MEA)、二乙醇胺、三乙醇胺、三异丙醇胺、2-(2-氨基乙基氨基)乙醇、2-(2-氨基乙氧基)乙醇(AEE)、三乙醇胺、N-乙基乙醇胺、N,N-二甲基乙醇胺、N,N-二乙基乙醇胺、N-甲基二乙醇胺、N-乙基二乙醇胺、环己胺二乙醇、二异丙醇胺、环己胺二乙醇及其混合物。
7.根据权利要求2所述的蚀刻溶液，其中所述胺化合物是选自以下的烷醇胺化合物：N-甲基乙醇胺(NMEA)、单乙醇胺(MEA)、二乙醇胺、三乙醇胺、三异丙醇胺、2-(2-氨基乙基氨基)乙醇、2-(2-氨基乙氧基)乙醇(AEE)、三乙醇胺、N-乙基乙醇胺，N,N-二甲基乙醇胺、N,N-二乙基乙醇胺、N-甲基二乙醇胺、N-乙基二乙醇胺、环己胺二乙醇、二异丙醇胺、环己胺二乙醇及其混合物。
8.根据权利要求7所述的蚀刻组合物，其中烷醇胺是氨基(乙氧基)乙醇(AEE)。
9.根据权利要求1所述的蚀刻组合物，其中所述水混溶性溶剂选自乙二醇、丙二醇、1,4-丁二醇、三丙二醇甲醚、丙二醇丙醚、二甘醇正丁醚、己氧基丙胺、聚(氧乙烯)二胺、二甲基亚砜、四氢糠醇、甘油、醇、亚砜类或其混合物。
10.根据权利要求2所述的蚀刻溶液，其中所述水混溶性溶剂选自乙二醇、丙二醇、1,4-丁二醇、三丙二醇甲醚、丙二醇丙醚、二甘醇正丁醚、己氧基丙胺、聚(氧乙烯)二胺、二甲基亚砜、四氢糠醇、甘油、醇、亚砜类或其混合物。
11.根据权利要求2所述的蚀刻溶液，其中所述水混溶性溶剂是丁基双甘油。
12.根据权利要求1所述的蚀刻溶液，其中所述胺化合物是烷醇胺且所述多官能有机酸是具有至少三个羧酸基团的多质子酸。
13.根据权利要求2所述的蚀刻溶液，其中所述胺化合物是烷醇胺且所述多官能有机酸是具有至少三个羧酸基团的多质子酸。
14.根据权利要求2所述的蚀刻溶液，其中所述多官能酸选自柠檬酸、2-甲基丙烷-1,2,3-三羧酸、苯-1,2,3-三羧酸[连苯三甲酸]、丙烷-1,2,3-三羧酸[丙三羧酸]、1,顺-2,3-丙烯三羧酸[乌头酸]，例如，丁烷-1,2,3,4-四羧酸、环戊烷四-1,2,3,4-羧酸、苯-1,2,4,5-四羧酸[均苯四甲酸]、苯五羧酸和苯六羧酸[苯六甲酸]，及其混合物。
15.根据权利要求2所述的蚀刻溶液，其中所述缓冲剂包含选自以下的铵盐：氯化铵、硫酸铵、硝酸铵、碳酸铵、次氯酸铵、氯酸铵、高锰酸铵、乙酸铵、磷酸氢二铵、柠檬酸二铵、柠檬酸三铵(TAC)、氨基磺酸铵、草酸铵、甲酸铵、酒石酸铵、酒石酸氢铵和乙醇酸铵。
16.根据权利要求15所述的蚀刻溶液，其中所述缓冲剂包含柠檬酸三铵(TAC)。
17.一种用于从包含硅和硅-锗的微电子器件同时蚀刻硅和硅-锗的方法，所述方法包括以下步骤：
使所述包含硅和硅-锗的微电子器件与蚀刻溶液接触，所述蚀刻溶液包含水、氧化剂、包含胺化合物和多官能有机酸的缓冲组合物、水混溶性溶剂和氟离子源；和
在所述硅和硅-锗被至少部分地去除后冲洗所述微电子器件，其中硅的蚀刻速率相对于硅-锗的蚀刻速率为约3:1至1:3。
18.一种用于从包含硅和硅-锗的微电子器件同时蚀刻硅和硅-锗的方法，所述方法包括以下步骤：
使所述包含硅和硅-锗的微电子器件与蚀刻溶液接触，所述蚀刻溶液包含水、氧化剂、胺、包含铵化合物和多官能有机酸的缓冲组合物、水混溶性溶剂和氟离子源；和
在所述硅和硅-锗被至少部分地去除后冲洗所述微电子器件，其中硅的蚀刻速率相对于硅-锗的蚀刻速率为约3:1至1:3。
19.根据权利要求18所述的方法，其还包括干燥所述微电子器件的步骤。
20.根据权利要求18所述的方法，其中硅的蚀刻速率相对于硅-锗的蚀刻速率为约2:1至约1:2。
21.根据权利要求18所述的方法，其中硅的蚀刻速率相对于硅-锗的蚀刻速率基本上为1:1。
22.根据权利要求18所述的方法，其中所述接触步骤是在约25℃至约80℃的温度下执行的。
CN201880063847.0A 2017-09-29 2018-09-28 用于在半导体器件制造过程中从硅-锗/硅堆叠同时去除硅和硅-锗合金的蚀刻溶液 Active CN111164183B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762565704P 2017-09-29 2017-09-29
US62/565,704 2017-09-29
US16/142,291 US20190103282A1 (en) 2017-09-29 2018-09-26 Etching Solution for Simultaneously Removing Silicon and Silicon-Germanium Alloy From a Silicon-Germanium/Silicon Stack During Manufacture of a Semiconductor Device
US16/142,291 2018-09-26
PCT/US2018/053304 WO2019067836A1 (en) 2017-09-29 2018-09-28 ETCHING SOLUTION FOR SIMULTANEOUSLY REMOVING SILICON AND A SILICON-GERMANIUM ALLOY FROM A SILICON-GERMANIUM / SILICON STACK DURING THE MANUFACTURE OF A SEMICONDUCTOR DEVICE

Publications (2)

Publication Number Publication Date
CN111164183A true CN111164183A (zh) 2020-05-15
CN111164183B CN111164183B (zh) 2021-07-20

Family

ID=65896880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880063847.0A Active CN111164183B (zh) 2017-09-29 2018-09-28 用于在半导体器件制造过程中从硅-锗/硅堆叠同时去除硅和硅-锗合金的蚀刻溶液

Country Status (9)

Country Link
US (1) US20190103282A1 (zh)
EP (1) EP3684887A4 (zh)
JP (1) JP6963684B2 (zh)
KR (1) KR102396018B1 (zh)
CN (1) CN111164183B (zh)
IL (1) IL273545B2 (zh)
SG (1) SG11202002754TA (zh)
TW (1) TWI693305B (zh)
WO (1) WO2019067836A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114316990A (zh) * 2021-12-09 2022-04-12 湖北兴福电子材料有限公司 一种高蚀刻锥角的锗蚀刻液
CN114351143A (zh) * 2021-12-09 2022-04-15 湖北兴福电子材料有限公司 一种侧蚀量可控的锗蚀刻液
CN115505390A (zh) * 2022-09-20 2022-12-23 湖北兴福电子材料股份有限公司 一种高选择性锗蚀刻液
CN115537202A (zh) * 2022-09-28 2022-12-30 重庆臻宝实业有限公司 一种用于硅材料微孔蚀刻的蚀刻液及蚀刻方法
CN116096837A (zh) * 2020-08-13 2023-05-09 恩特格里斯公司 氮化物蚀刻剂组合物和方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037792B2 (en) * 2018-10-25 2021-06-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure etching solution and method for fabricating a semiconductor structure using the same etching solution
JP7450334B2 (ja) * 2018-12-27 2024-03-15 東京応化工業株式会社 エッチング液、及び半導体素子の製造方法
WO2020185745A1 (en) * 2019-03-11 2020-09-17 Versum Materials Us, Llc Etching solution and method for aluminum nitride
CN110373195A (zh) * 2019-06-26 2019-10-25 中国电子科技集团公司第十一研究所 腐蚀液及从二类超晶格外延薄膜层去除锑化镓衬底的方法
US11164892B2 (en) * 2019-07-01 2021-11-02 Newport Fab, Llc Semiconductor-on-insulator (SOI) device with reduced parasitic capacitance
TW202124776A (zh) 2019-12-20 2021-07-01 美商慧盛材料美國有限責任公司 Co/cu選擇性濕蝕刻劑
WO2022055814A1 (en) * 2020-09-11 2022-03-17 Fujifilm Electronic Materials U.S.A., Inc. Etching compositions
CN113161234B (zh) * 2021-04-27 2023-02-17 上海新阳半导体材料股份有限公司 一种含氟清洗液组合物的应用
KR20240068619A (ko) * 2021-07-12 2024-05-17 후지필름 가부시키가이샤 반도체 에칭액
WO2023112453A1 (ja) * 2021-12-17 2023-06-22 株式会社レゾナック ランタン化合物の除去方法及びランタン化合物除去用処理液

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040242015A1 (en) * 2003-03-04 2004-12-02 Kyoung-Chul Kim Etching compositions for silicon germanium and etching methods using the same
CN1650235A (zh) * 2002-04-26 2005-08-03 东京应化工业株式会社 光致抗蚀剂剥离方法
CN101015043A (zh) * 2004-09-09 2007-08-08 Sez股份公司 选择性蚀刻方法
CN101641767A (zh) * 2007-03-16 2010-02-03 富士通株式会社 硅系绝缘膜的蚀刻后处理剂、半导体装置的制造方法以及半导体装置
CN105739251A (zh) * 2014-12-30 2016-07-06 气体产品与化学公司 具有高wn/w蚀刻选择性的剥离组合物
WO2017007893A1 (en) * 2015-07-09 2017-01-12 Entegris, Inc. Formulations to selectively etch silicon germanium relative to germanium
KR20170034036A (ko) * 2015-09-18 2017-03-28 주식회사 이엔에프테크놀로지 식각 조성물
CN106547178A (zh) * 2015-09-23 2017-03-29 气体产品与化学公司 清洁制剂
US20170145311A1 (en) * 2015-11-25 2017-05-25 Air Products And Chemicals, Inc. Etching Compositions and Methods for Using Same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003183652A (ja) * 2001-12-19 2003-07-03 Alps Electric Co Ltd エッチング剤
SG10201504423QA (en) * 2005-06-07 2015-07-30 Entegris Inc Metal and dielectric compatible sacrificial anti-reflective coating cleaning and removal composition
KR20080015027A (ko) * 2005-06-13 2008-02-15 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 금속 규화물 형성 후 금속 또는 금속 합금의 선택적인제거를 위한 조성물 및 방법
KR100706798B1 (ko) * 2005-09-28 2007-04-12 삼성전자주식회사 실리콘막과 실리콘 게르마늄막이 노출된 기판의 세정 방법및 이를 이용하는 반도체 제조 방법
TWI516573B (zh) * 2007-02-06 2016-01-11 安堤格里斯公司 選擇性移除ＴｉＳｉＮ之組成物及方法
DE102011050136A1 (de) * 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen Ätzen einer Siliziumschicht
US8753942B2 (en) 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US10138117B2 (en) * 2013-07-31 2018-11-27 Entegris, Inc. Aqueous formulations for removing metal hard mask and post-etch residue with Cu/W compatibility
EP3039098B1 (en) * 2013-08-30 2020-09-30 Entegris, Inc. Compositions and methods for selectively etching titanium nitride
US9472420B2 (en) * 2013-12-20 2016-10-18 Air Products And Chemicals, Inc. Composition for titanium nitride hard mask and etch residue removal
US10073351B2 (en) * 2014-12-23 2018-09-11 Versum Materials Us, Llc Semi-aqueous photoresist or semiconductor manufacturing residue stripping and cleaning composition with improved silicon passivation
EP3127862B1 (en) 2015-08-06 2018-04-18 IMEC vzw A method of manufacturing a gate-all-around nanowire device comprising two different nanowires
US9716142B2 (en) 2015-10-12 2017-07-25 International Business Machines Corporation Stacked nanowires
US9704962B1 (en) 2015-12-16 2017-07-11 Globalfoundries Inc. Horizontal gate all around nanowire transistor bottom isolation
WO2017150620A1 (ja) * 2016-03-01 2017-09-08 東京応化工業株式会社 半導体基板又は装置の洗浄液及び洗浄方法
US10879076B2 (en) * 2017-08-25 2020-12-29 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/silicon stack during manufacture of a semiconductor device
US10934484B2 (en) * 2018-03-09 2021-03-02 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ germanium stack during manufacture of a semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1650235A (zh) * 2002-04-26 2005-08-03 东京应化工业株式会社 光致抗蚀剂剥离方法
US20040242015A1 (en) * 2003-03-04 2004-12-02 Kyoung-Chul Kim Etching compositions for silicon germanium and etching methods using the same
CN101015043A (zh) * 2004-09-09 2007-08-08 Sez股份公司 选择性蚀刻方法
CN101641767A (zh) * 2007-03-16 2010-02-03 富士通株式会社 硅系绝缘膜的蚀刻后处理剂、半导体装置的制造方法以及半导体装置
CN105739251A (zh) * 2014-12-30 2016-07-06 气体产品与化学公司 具有高wn/w蚀刻选择性的剥离组合物
WO2017007893A1 (en) * 2015-07-09 2017-01-12 Entegris, Inc. Formulations to selectively etch silicon germanium relative to germanium
KR20170034036A (ko) * 2015-09-18 2017-03-28 주식회사 이엔에프테크놀로지 식각 조성물
CN106547178A (zh) * 2015-09-23 2017-03-29 气体产品与化学公司 清洁制剂
US20170145311A1 (en) * 2015-11-25 2017-05-25 Air Products And Chemicals, Inc. Etching Compositions and Methods for Using Same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116096837A (zh) * 2020-08-13 2023-05-09 恩特格里斯公司 氮化物蚀刻剂组合物和方法
CN114316990A (zh) * 2021-12-09 2022-04-12 湖北兴福电子材料有限公司 一种高蚀刻锥角的锗蚀刻液
CN114351143A (zh) * 2021-12-09 2022-04-15 湖北兴福电子材料有限公司 一种侧蚀量可控的锗蚀刻液
CN115505390A (zh) * 2022-09-20 2022-12-23 湖北兴福电子材料股份有限公司 一种高选择性锗蚀刻液
CN115537202A (zh) * 2022-09-28 2022-12-30 重庆臻宝实业有限公司 一种用于硅材料微孔蚀刻的蚀刻液及蚀刻方法
CN115537202B (zh) * 2022-09-28 2023-09-05 重庆臻宝科技股份有限公司 一种用于硅材料微孔蚀刻的蚀刻液及蚀刻方法

Also Published As

Publication number Publication date
TWI693305B (zh) 2020-05-11
KR20200051838A (ko) 2020-05-13
JP6963684B2 (ja) 2021-11-10
SG11202002754TA (en) 2020-04-29
EP3684887A4 (en) 2021-07-07
TW201920765A (zh) 2019-06-01
WO2019067836A1 (en) 2019-04-04
IL273545B1 (en) 2024-01-01
US20190103282A1 (en) 2019-04-04
KR102396018B1 (ko) 2022-05-10
JP2020536377A (ja) 2020-12-10
CN111164183B (zh) 2021-07-20
EP3684887A1 (en) 2020-07-29
IL273545B2 (en) 2024-05-01
IL273545A (en) 2020-05-31

Similar Documents

Publication Publication Date Title
CN111164183B (zh) 用于在半导体器件制造过程中从硅-锗/硅堆叠同时去除硅和硅-锗合金的蚀刻溶液
EP3447791B1 (en) Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
CN110240907B (zh) 用于在半导体器件制造期间从硅-锗/锗叠层选择性除去硅-锗合金的蚀刻溶液
EP3447109B1 (en) Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
CN109423290B (zh) 用于在制造半导体器件过程中相对于氮化钛选择性地去除氮化钽的蚀刻溶液
EP4323470A1 (en) Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant