CN111145816B - 用于编程的电路结构 - Google Patents

Abstract

本申请属于集成电路设计技术领域，涉及一种用于编程的电路结构，包括：存储单元，被配置为保存数据；隔离单元，被配置为隔离所述存储单元，根据控制信号切换通断状态；位线控制单元，被配置为根据控制信号选择位线输出的顺序；读写控制单元，被配置为根据所述位线控制单元的电平信号读/写所述存储单元的数据。该电路结构能够通过隔离单元根据控制信号的切换实现编程结构的多种模式，从而可实现数据多次读写，也可实现数据的永久保存，掉电不丢失数据，用户还可通过开启字线读出数据，同时用户可选择是否永久写入数据，提高用户使用灵活度，并且采用商用工艺实现，降低制造成本。

Description

用于编程的电路结构

技术领域

本申请涉及集成电路设计技术领域，例如涉及一种用于编程的电路结构。

背景技术

静态随机存取存储器(Static Random-Access Memory，SRAM)是随机存取存储器的一种，可以对存储数据进行读写，然而，当电力供应停止时，SRAM储存的数据则会消失。只读存储器(Read-Only Memory，ROM)是一种只能读出事先所存数据的固态半导体存储器，不能对数据进行修改和更新，只有一次编程机会，一旦烧写数据内容无法更改。因此如何实现既可以对存储数据进行修改和更新，还能根据用户的需求永久写入数据，实现掉电不丢失数据，是急需解决的问题。

发明内容

为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

本公开实施例提供了一种用于编程的电路结构，以解决现有技术中存储结构模式单一，无法实现既可以对数据进行读写，还可以对数据永久保存的技术问题。

在一些实施例中，所述用于编程的电路结构，包括：

存储单元，被配置为保存数据；

隔离单元，被配置为隔离所述存储单元，根据控制信号切换通断状态；

位线控制单元，被配置为根据控制信号选择位线输出的顺序；

读写控制单元，被配置为根据所述位线控制单元的电平信号读/写所述存储单元的数据。

本公开实施例提供的用于编程的电路结构，可以实现以下技术效果：能够通过隔离单元根据控制信号的切换实现编程结构的多种模式，从而可实现数据多次读写，也可实现数据的永久保存，掉电不丢失数据，用户还可通过开启字线读出数据，同时用户可选择是否永久写入数据，提高用户使用灵活度，并且采用商用工艺实现，降低制造成本。

以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：

图1是本公开实施例提供的一个用于编程的电路结构示意图；

图2是本公开实施例提供的另一个用于编程的电路结构示意图；

图3是本公开实施例提供的另一个用于编程的电路结构示意图。

具体实施方式

为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。

本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

除非另有说明，术语“多个”表示两个或两个以上。

本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。

术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。

结合图1所示，本公开实施例提供了一种用于编程的电路结构，包括：

存储单元1，被配置为保存数据；

隔离单元2，被配置为隔离存储单元1，根据控制信号切换通断状态；

位线控制单元3，被配置为根据控制信号选择位线输出的顺序；

读写控制单元4，被配置为根据位线控制单元3的电平信号读/写存储单元的数据。

采用本公开实施例提供的用于编程的电路结构，能够通过隔离单元根据控制信号的切换实现编程结构的多种模式，从而可实现数据多次读写，也可实现数据的永久保存，用户还可读出数据。

可选地，存储单元包括耦合到存储节点的一对交叉耦合的反相器。

可选地，隔离单元被配置为将存储单元隔离为交叉耦合单元和编程单元。

可选地，隔离单元将存储节点与交叉耦合单元隔离，同时将存储节点与编程单元隔离。

可选地，隔离单元，将存储节点n1、n2与交叉耦合单元隔离，同时将存储节点n1、n2与编程单元的漏极隔离；

可选地，隔离单元包括第一隔离单元和第二隔离单元；

第一隔离单元，被配置为将存储节点与交叉耦合单元隔离；和/或，

第二隔离单元，被配置为将存储节点与编程单元隔离。

可选地，第一隔离单元和第二隔离单元被配置为：第一隔离单元和第二隔离单元导通时，通过编程单元和/或交叉耦合单元保存数据。

可选地，第一隔离单元和第二隔离单元被配置为：第一隔离单元和第二隔离单元截断时，从编程单元中读取保存的数据。

可选地，第一隔离单元包括第三PMOS管MP3和第四PMOS管MP4；

第三PMOS管的源极连接交叉耦合单元的第一PMOS管的漏极和交叉耦合单元的第二PMOS管的栅极；

第三PMOS管的漏极与读写控制单元的第五NMOS管的源极、编程单元的第二NMOS管的栅极和第二隔离单元的第三NMOS管的漏极连接；

第三PMOS管的栅极与第四PMOS管的栅极连接，并连接控制信号；

第四PMOS管的源极与交叉耦合单元的第二PMOS管的漏极和交叉耦合单元的第一PMOS管的栅极连接；

第四PMOS管的漏极与读写控制单元的第六NMOS管的源极、编程单元的第一NMOS管的栅极和第二隔离单元的第四NMOS管的漏极连接。

可选地，第二隔离单元包括：第三NMOS管MN3和第四NMOS管MN4；

第三NMOS管的源极连接编程单元的第一NMOS管的漏极；

第三NMOS管的漏极与第一隔离单元的第三PMOS管的漏极、读写控制单元的第五NMOS管源极和编程单元的第二NMOS管栅极连接；

第三NMOS管的栅极与第四NMOS管的栅极连接，并连接控制信号；

第四NMOS管的源极连接编程单元第二NMOS管的漏极；

第四NMOS管的漏极与第一隔离单元的第四PMOS管的漏极、读写控制单元的第六NMOS管的源极和编程单元第一NMOS管的栅极连接。

可选地，交叉耦合单元，可以是PMOS对管也可以是NMOS对管，PMOS对管其源极连接电源，漏极接第一隔离单元；如果是NMOS对管，其源极连接地，漏极连接第二隔离单元。

可选地，读/写控制单元，通过控制读/写MOS的栅极与位线BL0/NBL0的电平实现存储单元的读/写功能。

可选地，读写控制单元包括：NMOS(N型金属-氧化物-半导体，N-Metal-Oxide-Semiconductor)晶体管，其栅极与位线连接，通过控制读/写NMOS晶体管的栅极与位线的电平读写存储单元的数据。

可选地，编程单元，为了实现对编程单元进行编程，编程单元的MOS管(金属-氧化物半导体场效应晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor)相比其它的单元具有更薄的栅，可以是PMOS(Positive Channel Metal Oxide Semiconductor)对管也可以是NMOS对管，如果是NMOS对管，其源极连接地，漏极连接第二隔离单元，栅极接读写管的源极；PMOS对管其源极连接电源，漏极间接第一隔离单元，栅极接读写管的源极。

可选地，当交叉耦合单元为PMOS对管时，编程单元为NMOS对管；或，

当交叉耦合单元为NMOS对管时，编程单元为PMOS对管。

可选地，交叉耦合单元、隔离单元、读写控制单元及位线控制单元的击穿电压均大于编程单元的击穿电压。

可选地，位线控制单元，根据编程结构的工作模式选择位线输出的顺序，当控制信号ctrn为低电平时输出BL1等于NBL0，NBL1等于BL0；当控制信号ctrn为高电平时输出BL1等于BL0，NBL1等于NBL0。

结合图2所示，在一些实施例中，用于编程的电路结构包括：交叉耦合单元5、第一个隔离单元6、第二隔离单元7、编程单元8、读写控制单元4和位线控制单元3。交叉耦合单元作用是当编程结构工作在随机存储模式下的数据保持，第一隔离单元用于隔离节点n5与存储节点n1，隔离节点n6与存储节点n2，当编程结构工作在随机存储模式和编程模式时，第一隔离单元导通，当工作在只读存储器模式时，第一隔离单元截止。第二隔离单元用于隔离节点n3与存储节点n1，隔离节点n4与存储节点n2,当编程结构工作在随机存储模式和编程模式时，第二隔离单元导通，当工作在只读存储器模式时，第二隔离单元截止。编程单元工作在随机存储模式时与交叉耦合单元一起实现数据保持，编程单元工作在编程模式时，存储单元信息通过编程单元实现保存，编程单元工作在只读存储器模式时，存储信息从编程单元中读出。读写控制单元，通过控制读/写MOS的栅极与位线BL0/NBL0的电平实现存储单元的读/写功能。位线控制单元根据编程结构的工作模式选择位线输出的顺序。

交叉耦合单元包括：第一PMOS管MP1、第二PMOS管MP2；第一隔离单元包括：第三PMOS管MP3、第四PMOS管MP4；读写控制单元包括：第五NMOS管MN5和第六NMOS管MN6；第二隔离单元包括：第三NMOS管MN3、第四NMOS管MN4；编程单元包括：第一NMOS管MN1、第二NMOS管MN2。

具体的，第一PMOS管MP1的源极连接电源vdd，MP1的漏极与第三PMOS管MP3的源极和第二PMOS管MP2的栅极连接，第二PMOS管MP2的源极连接电源vdd，MP2的漏极与第四PMOS管MN4的源极和第一PMOS管MP1的栅极连接。

第三PMOS管MP3的栅极与第四PMOS管MP4的栅极连接，并接控制信号ctrp，MP3的漏极与第五NMOS管MN5的源极、第二NMOS管MP2的栅极和第三NMOS管MN3的漏极连接；第四PMOS管MP4的漏极与第六NMOS管MN6的源极、第一NMOS管MN1的栅极和第四NMOS管MN4的漏极连接。

第三NMOS管MN3的栅极与第四NMOS管的栅极连接，并接控制信号ctrn，MN3的源极接第一NMOS管MN1的漏极，第四NMOS管MN4的源极连接第二NMOS管MN2的漏极；

第五NMOS管MN5的漏极接位线BL0，MN5的栅极连接字线WL，第六NMOS管MN6的漏极接位线NBL0，MN6的栅极连接字线WL。

可选地，本实施例提供的编程结构一共包含交叉耦合单元、第一个隔离单元、第二隔离单元、编程单元、读写控制单元和位线控制单元。相比普通存储单元，本方案中通过引入编程单元可实现随机存储器数据永久写入，相比PROM(可编程只读存储器，ProgrammableRead-only Memory)存储器，本方案在用户未确定数据前可以将编程结构工作在随机存储模式，确定数据后经过编程可以将数据永久写入单元，再次使用的时候编程结构工作在ROM(只读存储器，Read Only Memory)模式。

本实施例中，当本公开实施例提供的用于编程的电路结构工作在随机存储模式，工作的电源电压为芯片的芯核电压，控制信号ctrp接低电平，控制信号ctrn接高电平使第一隔离单元和第二隔离单元始终保持导通，此时，外界通过BL1与NBL1和读写控制单元对结构进行读写操作。当该结构工作在编程模式，用户已经将数据写入结构中，将控制信号ctrp接低电平，控制信号ctrn接芯核电压，字线信号WL接低电平，编程的过程是将结构的电源电压进行升高，控制信号和字线信号电平保持不变，假设存储数据‘1’(节点n1电平为高，节点n2为低)，随着电源电压升高，节点n1点电压逐渐升高，节点n2、n4、n6的电平保持为低。节点n3的电压不会随节点n1电压上升，而是保持在Vctrn-Vth，Vctrn表示控制信号ctrn的电压，Vth表示MN3的阈值电压。当节点n1电压超过MN2的击穿电压阈值时会形成击穿，在节点n1到地间形成低阻通路，实现编程，由于编程单元采用薄栅器件，其它单元均采用厚栅器，因此当编程单元发生击穿时，其它单元不会发生击穿。当编程结构工作在ROM模式时，电源电压接芯核电压，第一隔离单元的控制信号ctrp接高电平，第二隔离单元的控制信号ctrn接低电平，此时BL1连接NBL0，NBL1连接BL0，用户在读取数据前将BL0和NBL0预充到高电平，由于n1存在对地低阻通路使BL0电压变低，NBL0不存在到地低阻通路，保持高电平，因此，信号NBL1变低，完成ROM数据读操作。

本公开实施例提供的用于编程的电路结构，可实现三种工作模式，一种模式为随机存储单元模式，可以像SRAM单元一样进行读写；一种是编程模式，将数据永久写入编程单元；另一种模式是ROM模式，工作状态和ROM相似，为只读存储器。该结构结合了SRAM与ROM的特点，使用时可以当成随机存储器和只读存储器使用，传统的PROM结构只有一次编程机会，一旦烧写数据内容无法更改。本公开实施例提供的用于编程的电路结构可以让用户先工作在随机存储模式，可以对存储数据进行修改、更新，掉电丢失。待数据完全确定后可进行编程，在完成编程操作后，数据掉电不丢失，被永久保存，用户使用时工作为ROM模式，无法再次修改。并且，本实施例可采用商用工艺，降低制造成本，同时存储单元有读/写速度快，静态电流小的特点。

如图3所示，为另一个用于编程的电路结构示意图。与图2所示的电路结构相比，在图2所示的电路结构的基础上，将厚栅PMOS对管交叉耦合单元换成薄栅PMOS对管编程单元，薄栅NMOS对管换成NMOS交叉耦合单元并调整部分连线。

本公开实施例提供的用于编程的电路结构工作在随机存储模式时，与普通的SRAM读写功能一致，可实现数据多次读写，当用户需要永久写入数据时，只需要进入到编程模式，并将编程结构的供电提高到编程电压，即可实现数据的永久写入，掉电不丢失数据。编程结构可切换至只读存储器模式，用户可通过开启字线读出数据。并且，当编程结构工作在随机存储模式时与普通存储单元的读/写速度基本一致，用户可选择是否永久写入数据，提高用户使用灵活度。

至此，已经结合附图对本申请两个实施例进行了详细描述。依据以上描述，本领域技术人员应当对本方案的编程结构有了清楚的认识。

此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

综上，本申请通过电路设计技术将随机存储单元与只读存储单元的特性集成在一个电路结构中，采用商用工艺，降低制造成本，同时存储单元的读/写速度快，静态电流小。

以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开的实施例并不局限于上面已经描述并在附图中示出的结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (6)

1.一种用于编程的电路结构，其特征在于，包括：

存储单元，被配置为保存数据；

隔离单元，被配置为隔离所述存储单元，根据控制信号切换通断状态；

位线控制单元，被配置为根据控制信号选择位线输出的顺序；

读写控制单元，被配置为根据所述位线控制单元的电平信号读/写所述存储单元的数据；

所述存储单元包括耦合到存储节点的一对交叉耦合的反相器；

所述隔离单元被配置为将所述存储单元隔离为交叉耦合单元和编程单元；所述隔离单元包括：第一隔离单元，被配置为将存储节点与所述交叉耦合单元隔离；第二隔离单元，被配置为将所述存储节点与所述编程单元隔离；所述第一隔离单元和所述第二隔离单元被配置为：所述第一隔离单元和所述第二隔离单元截断时，从编程单元中读取保存的数据。

2.根据权利要求1所述的电路结构，其特征在于，所述第一隔离单元和所述第二隔离单元被配置为：

所述第一隔离单元和所述第二隔离单元导通时，通过所述编程单元和/或所述交叉耦合单元保存数据。

3.根据权利要求1至2任一项所述的电路结构，其特征在于，所述第一隔离单元包括第三PMOS管MP3和第四PMOS管MP4；

所述第三PMOS管的源极连接所述交叉耦合单元的第一PMOS管的漏极和所述交叉耦合单元的第二PMOS管的栅极；

所述第三PMOS管的漏极与所述读写控制单元的第五NMOS管的源极、所述编程单元的第二NMOS管的栅极和所述第二隔离单元的第三NMOS管的漏极连接；

所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，并连接控制信号；

所述第四PMOS管的源极与所述交叉耦合单元的第二PMOS管的漏极和所述交叉耦合单元的第一PMOS管的栅极连接；

所述第四PMOS管的漏极与所述读写控制单元的第六NMOS管的源极、所述编程单元的第一NMOS管的栅极和所述第二隔离单元的第四NMOS管的漏极连接。

4.根据权利要求1至2任一项所述的电路结构，其特征在于，所述第二隔离单元包括：第三NMOS管MN3和第四NMOS管MN4；

所述第三NMOS管的源极连接所述编程单元的第一NMOS管的漏极；

所述第三NMOS管的漏极与所述第一隔离单元的第三PMOS管的漏极、所述读写控制单元的第五NMOS管源极和所述编程单元的第二NMOS管栅极连接；

所述第三NMOS管的栅极与所述第四NMOS管的栅极连接，并连接控制信号；

所述第四NMOS管的源极连接所述编程单元第二NMOS管的漏极；

所述第四NMOS管的漏极与所述第一隔离单元的第四PMOS管的漏极、所述读写控制单元的第六NMOS管的源极和所述编程单元第一NMOS管的栅极连接。

5.根据权利要求1所述的电路结构，其特征在于，所述读写控制单元包括：

NMOS晶体管，其栅极与位线连接，通过控制读/写所述NMOS晶体管的栅极与位线的电平读写所述存储单元的数据。

6.根据权利要求1至5任一项所述的电路结构，其特征在于，所述交叉耦合单元、隔离单元、读写控制单元及位线控制单元的击穿电压均大于所述编程单元的击穿电压。

Images