CN111145680A - 驱动电路及显示面板 - Google Patents

驱动电路及显示面板 Download PDF

Info

Publication number
CN111145680A
CN111145680A CN202010112340.9A CN202010112340A CN111145680A CN 111145680 A CN111145680 A CN 111145680A CN 202010112340 A CN202010112340 A CN 202010112340A CN 111145680 A CN111145680 A CN 111145680A
Authority
CN
China
Prior art keywords
transistor
input end
pull
output end
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010112340.9A
Other languages
English (en)
Other versions
CN111145680B (zh
Inventor
吕晓文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202010112340.9A priority Critical patent/CN111145680B/zh
Priority to US16/755,816 priority patent/US11610525B2/en
Priority to PCT/CN2020/078555 priority patent/WO2021168908A1/zh
Publication of CN111145680A publication Critical patent/CN111145680A/zh
Application granted granted Critical
Publication of CN111145680B publication Critical patent/CN111145680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)

Abstract

本发明公开了一种驱动电路及显示面板，包括：至少两栅极驱动单元；至少两所述栅极驱动单元中的第N级驱动单元包括：上拉控制模块、上拉模块、下拉模块、下拉维持模块和自举电容，N为大于零的整数；上拉控制模块接入第N‑1级扫描信号输出端并连接第N级驱动单元中的第一节点；上拉模块接入时钟信号输入端，并连接第一节点；下拉模块接入第N+1级扫描信号输入端以及参考低电平信号输入端，并连接于第一节点以及第N级扫描信号输出端；下拉维持模块接入第一控制信号输入端、第二控制信号输入端以及参考低电平信号输入端，并连接于与第一节点以及第N级扫描信号输出端；自举电容的一端连接第一节点，另一端连接第N级扫描信号输出端。

Description

驱动电路及显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列电路及显示面板。
背景技术
阵列基板行驱动(Gate driver On Array，GOA)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省去栅极驱动集成电路的部分，实现对栅极逐行扫描的驱动方式的一项技术。
目前，GOA电路和信号线均集中在显示面板的显示区，造成中间布线复杂，不利于实现窄边框设计。
故，有必要提出一种新的技术方案，以解决上述技术问题。
发明内容
本发明实施例提供一种驱动电路及显示面板，用于减少显示面板中驱动电路的布线空间。
本发明实施例提供一种驱动电路，所述驱动电路包括：至少两栅极驱动单元，其中，至少两所述栅极驱动单元以级联方式连接；
至少两所述栅极驱动单元中的第N级驱动单元包括：上拉控制模块、上拉模块、下拉模块、下拉维持模块和自举电容，其中，N为大于零的整数；
所述上拉控制模块接入所述驱动电路的第N-1级扫描信号输出端并连接所述第N级驱动单元中的第一节点，用于将所述第N-1级扫描信号输出端的扫描信号输出至所述第一节点；
所述上拉模块接入时钟信号输入端，并连接所述第一节点，用于在所述第一节点的电位控制下上拉所述驱动电路的第N级扫描信号输出端的扫描信号；
所述下拉模块接入所述驱动电路的第N+1级扫描信号输入端以及所述驱动电路的参考低电平信号输入端，并连接于所述第一节点以及所述第N级扫描信号输出端，用于根据所述第N+1级扫描信号输入端的扫描信号以及所述参考低电平信号输入端的信号下拉所述第一节点的电位以及所述第N级扫描信号输出端的扫描信号的电位；
所述下拉维持模块接入第一控制信号输入端、第二控制信号输入端以及所述参考低电平信号输入端，并连接于与所述第一节点以及所述第N级扫描信号输出端，用于在所述下拉模块下拉所述第一节点的电位以及所述第N级扫描信号输出端的扫描信号的电位后将所述第一节点的电位以及所述第N级扫描信号输出端的扫描信号的电位维持在所述参考低电平信号输入端的信号的电位；
所述自举电容的一端连接所述第一节点，所述自举电容的另一端连接所述第N级扫描信号输出端。
在本发明的驱动电路中，所述第N级驱动单元还包括：下传模块；
所述下传模块接入所述时钟信号输入端，并连接所述第一节点，用于在所述第一节点的电位控制下输出所述驱动电路的第N级级传信号输出端的级传信号。
在本发明的驱动电路中，所述上传控制模块包括：第一晶体管；
所述第一晶体管的输入端和所述第一晶体管的栅极均连接所述第N-1级扫描信号输出端，所述第一晶体管的输出端连接所述第一节点。
在本发明的驱动电路中，所述上拉模块包括：第二晶体管；
所述第二晶体管的输入端连接所述时钟信号输入端，所述第二晶体管的栅极连接所述第一节点，所述第二晶体管的输出端连接所述第N级扫描信号输出端。
在本发明的驱动电路中，所述下拉模块包括第三晶体管和第四晶体管；
所述第三晶体管的输入端和所述第四晶体管的输入端连接所述参考低电平信号输入端，所述第三晶体管的输出端连接所述第N级扫描信号输出端，所述第四晶体管的输出端连接所述第一节点，所述第三晶体管的栅极和所述第四晶体管的栅极均连接所述第N+1级扫描信号输入端。
在本发明的驱动电路中，所述下拉维持模块包括第一子下拉维持模块和第二子下拉维持模块，所述第一子下拉维持模块和所述第二子下拉维持模块在所述下拉模块拉低所述第一节点的电位和所述第N级扫描信号输出端的电位后，维持所述第一节点的电位和所述第N级扫描信号输出端的电位。
在本发明的驱动电路中，所述第一子下拉维持模块包括：第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管；
所述第五晶体管的输入端、所述第五晶体管的栅极和所述第六晶体管的输入端均连接所述第一控制信号输入端，所述第五晶体管的输出端和所述第六晶体管的栅极均连接所述第七晶体管的输出端，所述第七晶体管的输入端、所述第八晶体管的输入端、所述第九晶体管的输入端、所述第十晶体管的输入端均连接所述参考低电平信号输入端，所述第六晶体管的输出端、所述第七晶体管的栅极、所述第八晶体管的输出端、所述第八晶体管的栅极、所述第九晶体管的栅极、所述第九晶体管的输出端均连接所述第N级扫描信号输出端，所述第十晶体管的输出端连接所述第一节点；
所述第二子下拉维持模块包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管；
所述第十一晶体管的输入端、所述第十二晶体管的输入端和第十二晶体管的栅极均连接第二控制信号输入端，所述第十一晶体管的栅极和所述第十二晶体管的输出端均连接所述第十三晶体管的输出端，所述第十三晶体管的输入端、所述第十四晶体管的输入端、所述第十五晶体管的输入端、所述第十六晶体管的输入端均连接所述参考低电平信号输入端，所述第十四晶体管的输出端、所述第十五晶体管的栅极和所述第十六晶体管的栅极均连接所述第十一晶体管的输出端，所述第十三晶体管的栅极、所述第十四晶体管的栅极和所述第十五晶体管的输出端均连接所述第N级扫描信号输出端，所述第十六晶体管的输出端连接所述第一节点。
在本发明的驱动电路中，所述下传模块包括：第十七晶体管；
所述第十七晶体管的输入端连接所述第二晶体管的输入端，所述第十七晶体管的栅极连接所述第一节点，所述第十七晶体管的输出端连接所述第N级级传信号输出端。
在本发明的驱动电路中，当所述第一控制信号输入端为低电平时，所述第二控制信号输入端为高电平；以及
当所述第一控制信号输入端为高电平时，所述第二控制信号输入端为低电平。
本发明还提供一种显示面板，包括上述的驱动电路和像素阵列。
相较于现有技术，本发明实施例中的驱动电路的驱动单元包括上拉控制模块、上拉模块、下拉模块、下拉维持模块和自举电容，上拉控制模块和下拉模块接入扫描信号线，用于实现扫描信号的输出。在本发明实施例提供的驱动电路中，将级传信号线和控制信号线简化，利用扫描信号线传输信号，由于扫描信号线属于面内存在的扫描线，在不需要新增新的走线的情况下，大大简化了电路的设计结构，减少显示面板中驱动电路的布线空间；一方面节省了电路的结构成本，另一方面可以减小驱动电路的结构尺寸，使显示面板具备更窄边框结构。
为让本发明的上述内容能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。
附图说明
图1为本发明实施例提供的驱动电路的结构示意图；
图2为本发明实施例提供的驱动电路中第N级驱动单元的电路示意图；
图3为本发明实施例提供的另一驱动电路的结构示意图；
图4为本发明实施例提供的另一驱动电路中第N级驱动单元的电路示意图；
图5为本发明实施例提供的驱动电路的第N级驱动单元的信号时序图；
图6为本发明实施例提供的显示面板的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，请参照附图中的图式，其中相同的组件符号代表相同的组件，以下的说明是基于所示的本发明具体实施例，其不应被视为限制本发明未在此详述的其他具体实施例。本说明书所使用的词语“实施例”意指实例、示例或例证。此外，本说明书和所附权利要求中所使用的冠词“一”一般地可以被解释为“一个或多个”，除非另外指定或从上下文可以清楚确定单数形式。
本发明实施例以栅极驱动单元中第N级驱动单元为例。
如图1所示，本发明实施例提供一种驱动电路，该驱动电路包括：至少两栅极驱动单元，其中，至少两所述栅极驱动单元以级联方式连接；至少两所述栅极驱动单元中的第N级驱动单元包括：上拉控制模块10、上拉模块20、下拉模块30、下拉维持模块40和自举电容Cb，其中，N为大于零的整数。
具体地，所述上拉控制模块10接入所述驱动电路的第N-1级扫描信号输出端G(N-1)并连接所述第N级驱动单元中的第一节点Q(N)，用于将所述第N-1级扫描信号输出端G(N-1)的扫描信号输出至所述第一节点Q(N)；所述上拉模块20接入时钟信号输入端CK，并连接所述第一节点Q(N)，用于在所述第一节点Q(N)的电位控制下上拉所述驱动电路的第N级扫描信号输出端G(N)的扫描信号；所述下拉模块接入所述驱动电路的第N+1级扫描信号输入端G(N+1)以及所述驱动电路的参考低电平信号输入端VSS，并连接于所述第一节点Q(N)以及所述第N级扫描信号输出端G(N)，用于根据第N+1级扫描信号输入端G(N+1)的扫描信号以及参考低电平信号输入端的信号下拉所述第一节点Q(N)的电位以及所述第N级扫描信号输出端G(N)的扫描信号的电位；所述下拉维持模块40接入第一控制信号输入端LC1、第二控制信号输入端LC2以及所述参考低电平信号输入端VSS，并连接于与所述第一节点Q(N)以及所述第N级扫描信号输出端G(N)，用于在所述下拉模块30下拉所述第一节点Q(N)的电位以及所述第N级扫描信号输出端G(N)的扫描信号的电位后将所述第一节点Q(N)的电位以及所述第N级扫描信号输出端G(N)的扫描信号的电位维持在所述参考低电平信号输入端VSS的信号的电位；所述自举电容的Cb一端连接所述第一节点Q(N)，所述自举电容Cb的另一端连接所述第N级扫描信号输出端G(N)。
进一步的，如图2所示，所述上传控制模块10包括：第一晶体管T1；所述第一晶体管T1的输入端和所述第一晶体管T1的栅极均连接所述第N-1级扫描信号输出端G(N-1)，所述第一晶体管T1的输出端连接所述第一节点Q(N)。
所述上拉模块20包括：第二晶体管T2；所述第二晶体管T2的输入端连接所述时钟信号输入端CK，所述第二晶体管T2的栅极连接所述第一节点Q(N)，所述第二晶体管T2的输出端连接所述第N级扫描信号输出端G(N)。
所述下拉模块30包括第三晶体管T3和第四晶体管T4；所述第三晶体管T3的输入端和所述第四晶体管T4的输入端连接所述参考低电平信号输入端VSS，所述第三晶体管T3的输出端连接所述第N级扫描信号输出端G(N)，所述第四晶体管T4的输出端连接所述第一节点Q(N)，所述第三晶体管T3的栅极和所述第四晶体管T4的栅极均连接所述第N+1级扫描信号输入端G(N+1)。
所述下拉维持模块40包括第一子下拉维持模块410和第二子下拉维持模块420，所述第一子下拉维持模块410和所述第二子下拉维持模块420在所述下拉模块30拉低所述第一节点Q(N)的电位和所述第N级扫描信号输出端G(N)的电位后，维持所述第一节点Q(N)的电位和所述第N级扫描信号输出端G(N)的电位。
具体地，所述第一子下拉维持模块410包括：第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10；所述第五晶体管T5的输入端、所述第五晶体管T5的栅极和所述第六晶体管T6的输入端均连接所述第一控制信号输入端LC1，所述第五晶体管T5的输出端和所述第六晶体管T6的栅极均连接所述第七晶体管T7的输出端，所述第七晶体管T7的输入端、所述第八晶体管T8的输入端、所述第九晶体管T9的输入端、所述第十晶体管T10的输入端均连接所述参考低电平信号输入端VSS，所述第六晶体管T6的输出端、所述第七晶体管T7的栅极、所述第八晶体管T8的输出端、所述第八晶体管T8的栅极、所述第九晶体管T9的栅极、所述第九晶体管T9的输出端均连接所述第N级扫描信号输出端G(N)，所述第十晶体管T10的输出端连接所述第一节点Q(N)。
所述第二子下拉维持模块420包括：第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16；所述第十一晶体管T11的输入端、所述第十二晶体管T12的输入端和第十二晶体管T12的栅极均连接第二控制信号输入端LC2，所述第十一晶体管T11的栅极和所述第十二晶体管T12的输出端均连接所述第十三晶体管T13的输出端，所述第十三晶体管T13的输入端、所述第十四晶体管T14的输入端、所述第十五晶体管T15的输入端、所述第十六晶体管T16的输入端均连接所述参考低电平信号输入端VSS，所述第十四晶体管T14的输出端、所述第十五晶体管T15的栅极和所述第十六晶体管T16的栅极均连接所述第十一晶体管T11的输出端，所述第十三晶体管T13的栅极、所述第十四晶体管T14的栅极和所述第十五晶体管T15的输出端均连接所述第N级扫描信号输出端G(N)，所述第十六晶体管T16的输出端连接所述第一节点Q(N)。
可选的，结合图3与图4，本发明实施例中的所述第N级驱动单元还包括：下传模块50。
具体地，所述下传模块50接入所述时钟信号输入端CK，并连接所述第一节点Q(N)，用于在所述第一节点Q(N)的电位控制下输出所述驱动电路的第N级级传信号输出端ST(N)的级传信号。
进一步的，所述下传模块包括：第十七晶体管T17；所述第十七晶体管T17的输入端连接所述第二晶体管T2的输入端，所述第十七晶体管T17的栅极连接所述第一节点Q(N)，所述第十七晶体管T17的输出端连接第N级级传信号输出端ST(N)的级传信号
需要说明的是，本发明实施例所述的“连接”为“电性连接”，本发明实施例中采用的晶体管包括薄膜晶体管和场效应管或其他特性相同的器件，由于本发明实施例中的源极、漏极是对称的，所以源极和漏极是可以互换的。
在本发明实施例中，信号输入端为漏极，信号输出端为源极，本发明实施例中采用的晶体管包括P型晶体管和/或N型晶体管，其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型晶体管在栅极为高电平时导通，在栅极为低电平时截止。
在本发明实施例提供的驱动电路中，将级传信号线和控制信号线简化，利用扫描信号线传输信号，而扫描信号线属于面内本来就存在的扫描线，在不需要新增新的走线的情况下，大大简化了电路的设计结构，一方面节省了电路的结构成本，另一方面可以减小驱动电路的结构尺寸，使显示面板具备更窄边框结构。
在本发明所述的驱动电路中，当所述第一控制信号LC1为低电平时，所述第二控制信号LC2为高电平；以及当所述第一控制信号LC1为高电平时，所述第二控制信号LC2为低电平。
具体地，如图5所示，在t1时间段中，所述第N-1级扫描信号输出端G(N-1)的扫描信号为高电平，第一晶体管T1打开，此时，第一晶体管T1的输入端输入的所述第N-1级扫描信号输出端G(N-1)的扫描信号为高电平，使得第一节点Q(N)的电位被拉高，第二晶体管T2和第十七晶体管T17打开；此时，所述时钟信号输入端CK的信号为低电平，因此第N级扫描信号输出端G(N)的扫描信号和第N级级传信号输出端ST(N)的信号均为低电平。
在t2时间段中，所述第N-1级扫描信号输出端G(N-1)的扫描信号为低电平，第一晶体管T1关闭，第一节点Q(N)的电位保持高电平，第二晶体管T2和第十七晶体管T17保持打开状态，此时，所述时钟信号输入端CK的信号为高电平，因此，第N级扫描信号输出端G(N)的扫描信号和第N级级传信号输出端ST(N)的信号均为高电平。在该阶段，因为第N级扫描信号输出端G(N)的扫描信号和第N级级传信号输出端ST(N)的信号均为高电平，使得第N级驱动单元对应的扫描线被充电，打开驱动电路的第N级扫描信号输出端G(N)对应的一行像素，该行像素被点亮。
同时，在本阶段，由于第N级扫描信号输出端G(N)的扫描信号为高电平，在自举电容Cb的作用下，将第一节点Q(N)的电位进一步抬高，保证第二晶体管T2和第十七晶体管T17的打开以及第N级级传信号输出端ST(N)的信号和第N级扫描信号输出端G(N)的扫描信号均为高电平。
在t3时间段中，所述时钟信号输入端CK的信号为低电平，第N级级传信号输出端ST(N)的信号和第N级扫描信号输出端G(N)的扫描信号均为低电平。
另外，在本阶段，由于第N+1级扫描信号输入端G(N+1)的扫描信号为高电平，使得第三晶体管T3和第四晶体管T4开启，直接将第一节点Q(N)和第N级扫描信号输出端G(N)的扫描信号与参考低电平信号输入端VSS的信号连通，即，将第一节点Q(N)和第N级扫描信号输出端G(N)的扫描信号的电位拉低至参考低电平信号输入端VSS的信号的电位。
由于第一节点Q(N)的电位被拉低，第七晶体管T7和第八晶体管T8关闭。此时，若第一控制信号LC1为高电平，第二控制信号LC2为低电平，第五晶体管T5和第六晶体管T6打开，第九晶体管T9和第十晶体管T10打开，进一步将第一节点Q(N)和第N级扫描信号输出端G(N)的扫描信号与参考低电平信号输入端VSS的信号连通，以维持第一节点Q(N)和第N级扫描信号输出端G(N)的信号在参考低电平信号输入端VSS的电位。
同理，若第二控制信号LC2为高电平，第一控制信号LC1为低电平，则采用第二子下拉维持模块420来维持第一节点Q(N)和第N级扫描信号输出端G(N)的扫描信号在参考低电平信号输入端VSS的电位，其工作原理与第一子下拉维持模块410相似。在本发明实施例中，第N级级传信号输出端ST(N)的信号和第N级扫描信号输出端G(N)的扫描信号极性相同，因此，可以通过除去第N级扫描信号输出端G(N)，从而简化驱动电路的走线，即实现窄边框设计。
如图6所示，本发明实施例还提供一种显示面板，所述显示面板包括所述驱动电路100；以及所述显示面板的像素阵列200。
相较于现有技术，本发明实施例中的驱动电路的驱动单元包括上拉控制模块、上拉模块、下拉模块、下拉维持模块和自举电容，上拉控制模块和下拉模块接入扫描信号线，用于实现扫描信号的输出。在本发明实施例提供的驱动电路中，将级传信号线和控制信号线简化，利用扫描信号线传输信号，由于扫描信号线属于面内存在的扫描线，在不需要新增新的走线的情况下，大大简化了电路的设计结构，减少显示面板中驱动电路的布线空间；一方面节省了电路的结构成本，另一方面可以减小驱动电路的结构尺寸，使显示面板具备更窄边框结构。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种驱动电路，其特征在于，所述驱动电路包括：至少两栅极驱动单元，其中，至少两所述栅极驱动单元以级联方式连接；
至少两所述栅极驱动单元中的第N级驱动单元包括：上拉控制模块、上拉模块、下拉模块、下拉维持模块和自举电容，其中，N为大于零的整数；
所述上拉控制模块接入所述驱动电路的第N-1级扫描信号输出端并连接所述第N级驱动单元中的第一节点，用于将所述第N-1级扫描信号输出端的扫描信号输出至所述第一节点；
所述上拉模块接入时钟信号输入端，并连接所述第一节点，用于在所述第一节点的电位控制下上拉所述驱动电路的第N级扫描信号输出端的扫描信号的电位；
所述下拉模块接入所述驱动电路的第N+1级扫描信号输入端以及所述驱动电路的参考低电平信号输入端，并连接于所述第一节点以及所述第N级扫描信号输出端，用于根据所述第N+1级扫描信号输入端的扫描信号以及所述参考低电平信号输入端的信号下拉所述第一节点的电位以及所述第N级扫描信号输出端的扫描信号的电位；
所述下拉维持模块接入第一控制信号输入端、第二控制信号输入端以及所述参考低电平信号输入端，并连接于与所述第一节点以及所述第N级扫描信号输出端，用于在所述下拉模块下拉所述第一节点的电位以及所述第N级扫描信号输出端的扫描信号的电位后将所述第一节点的电位以及所述第N级扫描信号输出端的扫描信号的电位维持在所述参考低电平信号输入端的信号的电位；
所述自举电容的一端连接所述第一节点，所述自举电容的另一端连接所述第N级扫描信号输出端。
2.根据权利要求1所述的驱动电路，其特征在于，所述第N级驱动单元还包括：下传模块；
所述下传模块接入所述时钟信号输入端，并连接所述第一节点，用于在所述第一节点的电位控制下输出所述驱动电路的第N级级传信号输出端的级传信号。
3.根据权利要求1所述的驱动电路，其特征在于，所述上传控制模块包括：第一晶体管；
所述第一晶体管的输入端和所述第一晶体管的栅极均连接所述第N-1级扫描信号输出端，所述第一晶体管的输出端连接所述第一节点。
4.根据权利要求1所述的驱动电路，其特征在于，所述上拉模块包括：第二晶体管；
所述第二晶体管的输入端连接所述时钟信号输入端，所述第二晶体管的栅极连接所述第一节点，所述第二晶体管的输出端连接所述第N级扫描信号输出端。
5.根据权利要求1所述的驱动电路，其特征在于，所述下拉模块包括第三晶体管和第四晶体管；
所述第三晶体管的输入端和所述第四晶体管的输入端连接所述参考低电平信号输入端，所述第三晶体管的输出端连接所述第N级扫描信号输出端，所述第四晶体管的输出端连接所述第一节点，所述第三晶体管的栅极和所述第四晶体管的栅极均连接所述第N+1级扫描信号输入端。
6.根据权利要求1所述的驱动电路，其特征在于，所述下拉维持模块包括第一子下拉维持模块和第二子下拉维持模块，所述第一子下拉维持模块和所述第二子下拉维持模块在所述下拉模块拉低所述第一节点的电位和所述第N级扫描信号输出端的电位后，维持所述第一节点的电位和所述第N级扫描信号输出端的电位。
7.根据权利要求6所述的驱动电路，其特征在于，所述第一子下拉维持模块包括：第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管；
所述第五晶体管的输入端、所述第五晶体管的栅极和所述第六晶体管的输入端均连接所述第一控制信号输入端，所述第五晶体管的输出端和所述第六晶体管的栅极均连接所述第七晶体管的输出端，所述第七晶体管的输入端、所述第八晶体管的输入端、所述第九晶体管的输入端、所述第十晶体管的输入端均连接所述参考低电平信号输入端，所述第六晶体管的输出端、所述第七晶体管的栅极、所述第八晶体管的输出端、所述第八晶体管的栅极、所述第九晶体管的栅极、所述第九晶体管的输出端均连接所述第N级扫描信号输出端，所述第十晶体管的输出端连接所述第一节点；
所述第二子下拉维持模块包括：第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管；
所述第十一晶体管的输入端、所述第十二晶体管的输入端和第十二晶体管的栅极均连接第二控制信号输入端，所述第十一晶体管的栅极和所述第十二晶体管的输出端均连接所述第十三晶体管的输出端，所述第十三晶体管的输入端、所述第十四晶体管的输入端、所述第十五晶体管的输入端、所述第十六晶体管的输入端均连接所述参考低电平信号输入端，所述第十四晶体管的输出端、所述第十五晶体管的栅极和所述第十六晶体管的栅极均连接所述第十一晶体管的输出端，所述第十三晶体管的栅极、所述第十四晶体管的栅极和所述第十五晶体管的输出端均连接所述第N级扫描信号输出端，所述第十六晶体管的输出端连接所述第一节点。
8.根据权利要求2所述的驱动电路，其特征在于，所述下传模块包括：第十七晶体管；
所述第十七晶体管的输入端连接所述第二晶体管的输入端，所述第十七晶体管的栅极连接所述第一节点，所述第十七晶体管的输出端连接所述第N级级传信号输出端。
9.根据权利要求1至8任一项所述的驱动电路，其特征在于，当所述第一控制信号输入端为低电平时，所述第二控制信号输入端为高电平；以及
当所述第一控制信号输入端为高电平时，所述第二控制信号输入端为低电平。
10.一种显示面板，其特征在于，包括权利要求1至9任一项所述的驱动电路和像素阵列。
CN202010112340.9A 2020-02-24 2020-02-24 驱动电路及显示面板 Active CN111145680B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010112340.9A CN111145680B (zh) 2020-02-24 2020-02-24 驱动电路及显示面板
US16/755,816 US11610525B2 (en) 2020-02-24 2020-03-10 Driving circuit and display panel
PCT/CN2020/078555 WO2021168908A1 (zh) 2020-02-24 2020-03-10 驱动电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010112340.9A CN111145680B (zh) 2020-02-24 2020-02-24 驱动电路及显示面板

Publications (2)

Publication Number Publication Date
CN111145680A true CN111145680A (zh) 2020-05-12
CN111145680B CN111145680B (zh) 2021-07-27

Family

ID=70527902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010112340.9A Active CN111145680B (zh) 2020-02-24 2020-02-24 驱动电路及显示面板

Country Status (3)

Country Link
US (1) US11610525B2 (zh)
CN (1) CN111145680B (zh)
WO (1) WO2021168908A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038385A (zh) * 2021-11-30 2022-02-11 长沙惠科光电有限公司 栅极驱动器及显示装置
CN114582295A (zh) * 2020-12-01 2022-06-03 乐金显示有限公司 栅极电路和显示装置
CN114842786A (zh) * 2022-04-26 2022-08-02 Tcl华星光电技术有限公司 Goa电路及显示面板
CN115171619A (zh) * 2022-07-20 2022-10-11 长沙惠科光电有限公司 扫描驱动电路、阵列基板和显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115641803A (zh) * 2022-11-02 2023-01-24 惠州华星光电显示有限公司 栅极驱动电路及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077689A (zh) * 2013-01-15 2013-05-01 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路、数据驱动电路及显示器
CN104464657A (zh) * 2014-11-03 2015-03-25 深圳市华星光电技术有限公司 基于低温多晶硅半导体薄膜晶体管的goa电路
CN106128397A (zh) * 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 一种goa驱动单元及驱动电路
CN106409262A (zh) * 2016-11-28 2017-02-15 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106486080A (zh) * 2016-12-30 2017-03-08 深圳市华星光电技术有限公司 一种实现goa 超窄边框的栅极驱动电路
CN109192157A (zh) * 2018-09-26 2019-01-11 深圳市华星光电技术有限公司 Goa电路及显示装置
CN109448624A (zh) * 2018-12-03 2019-03-08 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08148985A (ja) 1994-11-17 1996-06-07 Toshiba Microelectron Corp 出力バッファ回路
TWI511459B (zh) * 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
US20150102990A1 (en) * 2013-10-12 2015-04-16 Shenzhen China Star Optoelectronics Technology Co. Ltd. Gate driving circuit, and array substrate and display panel thereof
CN105957480B (zh) * 2016-06-13 2018-09-28 深圳市华星光电技术有限公司 栅极驱动电路及液晶显示装置
CN106057152B (zh) 2016-07-19 2018-11-09 深圳市华星光电技术有限公司 一种goa电路及液晶显示面板
CN107154245B (zh) * 2017-07-17 2019-06-25 深圳市华星光电技术有限公司 一种栅极驱动电路及其驱动方法
US10217430B1 (en) * 2017-10-20 2019-02-26 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit and liquid crystal panel, display device
CN107610668B (zh) 2017-10-20 2019-05-24 深圳市华星光电半导体显示技术有限公司 一种goa电路及液晶面板、显示装置
CN109637423A (zh) * 2019-01-21 2019-04-16 深圳市华星光电半导体显示技术有限公司 Goa器件及栅极驱动电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103077689A (zh) * 2013-01-15 2013-05-01 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路、数据驱动电路及显示器
CN104464657A (zh) * 2014-11-03 2015-03-25 深圳市华星光电技术有限公司 基于低温多晶硅半导体薄膜晶体管的goa电路
CN106128397A (zh) * 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 一种goa驱动单元及驱动电路
CN106409262A (zh) * 2016-11-28 2017-02-15 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示装置
CN106486080A (zh) * 2016-12-30 2017-03-08 深圳市华星光电技术有限公司 一种实现goa 超窄边框的栅极驱动电路
CN109192157A (zh) * 2018-09-26 2019-01-11 深圳市华星光电技术有限公司 Goa电路及显示装置
CN109448624A (zh) * 2018-12-03 2019-03-08 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114582295A (zh) * 2020-12-01 2022-06-03 乐金显示有限公司 栅极电路和显示装置
CN114582295B (zh) * 2020-12-01 2023-03-14 乐金显示有限公司 栅极电路和显示装置
CN114038385A (zh) * 2021-11-30 2022-02-11 长沙惠科光电有限公司 栅极驱动器及显示装置
CN114038385B (zh) * 2021-11-30 2022-07-26 长沙惠科光电有限公司 栅极驱动器及显示装置
CN114842786A (zh) * 2022-04-26 2022-08-02 Tcl华星光电技术有限公司 Goa电路及显示面板
CN115171619A (zh) * 2022-07-20 2022-10-11 长沙惠科光电有限公司 扫描驱动电路、阵列基板和显示面板
CN115171619B (zh) * 2022-07-20 2023-07-07 长沙惠科光电有限公司 扫描驱动电路、阵列基板和显示面板

Also Published As

Publication number Publication date
WO2021168908A1 (zh) 2021-09-02
CN111145680B (zh) 2021-07-27
US11610525B2 (en) 2023-03-21
US20220309975A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
CN111145680B (zh) 驱动电路及显示面板
CN104318904B (zh) 移位寄存器单元及其驱动方法、移位寄存器、显示装置
EP3254277B1 (en) Shift register unit, related gate driver and display apparatus, and method for driving the same
CN109448624B (zh) Goa电路及显示面板
CN108932933B (zh) 移位寄存器、栅极驱动电路、显示装置
WO2017092514A1 (zh) 移位寄存器单元及其驱动方法与显示装置
US11581051B2 (en) Shift register and driving method thereof, gate drive circuit, and display device
EP2988306A1 (en) Shift register unit, gate drive circuit and display device
WO2019095435A1 (zh) 一种goa电路
CN107331418B (zh) 移位寄存器及其驱动方法、栅极驱动电路及显示装置
CN111754923B (zh) Goa电路以及显示面板
CN112652271B (zh) 移位寄存器、显示面板及显示装置
US10535414B2 (en) Shift register element, method for driving the same, and display device
CN108492793B (zh) 移位寄存器、栅极驱动电路及显示装置
US11069272B2 (en) Shift register, gate drive circuit, display panel, and driving method
CN110007628B (zh) Goa电路及显示面板
US10825371B2 (en) Shift register, gate driving circuit, display panel and driving method
CN109935192B (zh) Goa电路及显示面板
CN112927644B (zh) 栅极驱动电路和显示面板
CN108417183B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN113257205B (zh) 一种栅极驱动电路及显示面板
CN112102768A (zh) Goa电路及显示面板
CN111754925A (zh) Goa电路以及显示面板
CN109345998B (zh) Goa电路及显示面板
US20210335181A1 (en) Display driving circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210623

Address after: No. 338, Fangzhou Road, Suzhou Industrial Park, Suzhou, Jiangsu 215000

Applicant after: Suzhou Huaxing Optoelectronic Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant before: TCL China Star Optoelectronics Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant