CN111129005B - 一种双口静态随机存储单元版图结构 - Google Patents

一种双口静态随机存储单元版图结构 Download PDF

Info

Publication number
CN111129005B
CN111129005B CN201911352471.8A CN201911352471A CN111129005B CN 111129005 B CN111129005 B CN 111129005B CN 201911352471 A CN201911352471 A CN 201911352471A CN 111129005 B CN111129005 B CN 111129005B
Authority
CN
China
Prior art keywords
layout structure
active region
pipe layout
patterns
pull
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911352471.8A
Other languages
English (en)
Other versions
CN111129005A (zh
Inventor
吴栋诚
范茂成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN201911352471.8A priority Critical patent/CN111129005B/zh
Publication of CN111129005A publication Critical patent/CN111129005A/zh
Priority to US16/942,544 priority patent/US11133322B2/en
Application granted granted Critical
Publication of CN111129005B publication Critical patent/CN111129005B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种双口静态随机存储单元版图结构，包括下拉管版图结构、第一、第二传输管版图结构；下拉管版图结构、第一、第二传输管版图结构中分别包括：有源区图形和横跨在有源区图形上的多晶硅图形；位于有源区图形上且分布在多晶硅图形两侧的接触孔图形；下拉管版图结构的有源区图形与第一传输管版图结构的有源区图形连在一起，且二者共用一端接触孔图形；下拉管版图结构的有源区图形与第二传输管版图结构的有源区图形连在一起，且二者共用一端接触孔图形。本发明优化了传统双口静态随机存储器单元版图结构，改善了光学圆角效应对器件匹配的影响，同等面积下，加强了下拉管的性能，包括读写串扰，增大了读电流。

Description

一种双口静态随机存储单元版图结构
技术领域
本发明涉及半导体制造领域，特别是涉及一种双口静态随机存储单元版图结构。
背景技术
随着半导体制造技术的发展，双口静态随机存储器单元广泛应用。为了保证器件管子的设计符合结构原理，同时最大可能摒弃弊端，如图1所示的传统双口静态随机存储器单元的版图结构，其中01为有源区，02为多晶硅，03为接触孔，05为包含有源区、多晶硅和接触孔的下拉管，04为包含有源区、多晶硅图形和接触孔的第一传输管，06为包含有源区、多晶硅和接触孔图形的第二传输管。其中下拉管05和第二传输管06需要通过共享通孔-接触孔03将下拉管的多晶硅和第二传输管的有源区连接在一起(即和反相器的栅极连接到另一端的内部节点)，在工艺上存在高风险可能。并且传统的双口静态随机存储器单元在光学临近矫正之后，如图2所示，图2显示为传统双口静态随机存储器单元的OPC仿真图，其受光学圆角效应影响，从而影响器件匹配。
因此，需要提出一种新的双口静态随机存储单元版图结构来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双口静态随机存储单元版图结构，用于解决现有技术中传统双口静态随机存储器单元，在进行光学邻近修正后，受光学圆角效应影响，从而影响器件匹配的问题。
为实现上述目的及其他相关目的，本发明提供一种双口静态随机存储单元版图结构，至少包括：下拉管版图结构、第一、第二传输管版图结构；所述下拉管版图结构、第一、第二传输管版图结构中分别包括：有源区图形和横跨在所述有源区图形上的多晶硅图形；位于所述有源区图形上且分布在所述多晶硅图形两侧的接触孔图形；所述下拉管版图结构的所述有源区图形与所述第一传输管版图结构的所述有源区图形连在一起，且二者共用一端接触孔图形；所述下拉管版图结构的所述有源区图形与所述第二传输管版图结构的所述有源区图形连在一起，且二者共用一端接触孔图形。
优选地，所述第一传输管版图结构的所述有源区图形与所述第二传输管版图结构的所述有源区图形分别位于所述下拉管版图结构的有源区图形下方的两侧。
优选地，所述下拉管版图结构中的所述接触孔图形分布在该下拉管版图结构中的多晶硅图形的上方和下方。
优选地，所述下拉管版图结构中分布在其多晶硅图形上方的接触孔图形的个数为一个。
优选地，所述下拉管版图结构中分布在其多晶硅图形下方的接触孔图形的个数为两个，该两个接触孔图形分别为与所述第一、第二传输管版图结构共用的接触孔图形。
优选地，所述第一、第二传输管版图结构的所述多晶硅图形连在一起，并且在各自有源区以外的连接区域通过多晶硅切断图形覆盖。
优选地，所述第一传输管和第二传输管版图结构的所述多晶硅图形上方的接触孔图形分别与所述下拉管版图结构共用，所述第一传输管和第二传输管版图结构的所述多晶硅图形下方的所述接触孔个数分别为一个。
优选地，所述下拉管版图结构、所述第一、第二传输管版图结构中的所述有源区图形为SRAM结构中的有源区图形。
优选地，所述下拉管版图结构、所述第一、第二传输管版图结构中的所述有源区图形为分别为与各自所述的多晶硅图形相交的数个条形结构。
优选地，所述第一、第二传输管版图结构的所述多晶硅图形连在一起，并且在各自有源区以外的连接区域通过多晶硅切断图形覆盖。
优选地，所述传输管的尺寸为0.14微米。
优选地，所述下拉管的尺寸为0.48微米。
优选地，所述版图结构基于28纳米技术节点的低功耗工艺的双口静态随机存储器单元。
如上所述，本发明的双口静态随机存储单元版图结构，具有以下有益效果：本发明优化了传统双口静态随机存储器单元版图结构，改善了光学圆角效应对器件匹配的影响，同等面积下，加强了下拉管的性能，包括读写串扰，增大了读电流。
附图说明
图1显示为现有技术中的双口静态随机存储器单元版图结构示意图；
图2显示为图1经过光学邻近修正后的版图结构示意图；
图3显示为本发明的双口静态随机存储器单元版图结构示意图；
图4显示为本发明用于鱼鳍栅的SRAM结构中的版图结构示意图；
图5显示为传统双静态随机存储单元结构与使用本发明版图结构的双静态随机存储单元结构内部节点读状态电压的比较；
图6显示为传统双静态随机存储单元结构与使用本发明SRAM版图结构的双静态随机存储单元结构内部节点读状态电压的比较。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种双口静态随机存储单元版图结构，如图3所示，图3显示为本发明的双口静态随机存储器单元版图结构示意图。该版图结构至少包括：下拉管版图结构09、第一传输管版图结构07、第二传输管版图结构08；所述下拉管版图结构09、第一传输管版图结构07以及所述第二传输管版图结构08中分别包括：有源区图形01和横跨在所述有源区图形01上的多晶硅图形02；位于所述有源区图形01上且分布在所述多晶硅图形02两侧的接触孔图形03；也就是说，所述下拉管版图结构09至少由所述有源区图形01、所述多晶硅图形02以及所述接触孔图形03构成；所述第一传输管版图结构07至少由所述有源区图形01、所述多晶硅图形02以及所述接触孔图形03构成；所述第二传输管版图结构08至少由所述有源区图形01、所述多晶硅图形02以及所述接触孔图形03构成。
本发明中，所述下拉管版图结构09的所述有源区图形01与所述第一传输管版图结构07的所述有源区图形01连在一起，且二者共用一端接触孔图形03；也就是说，所述下拉管版图结构09和所述第一传输管版图结构07彼此共用一端接触孔图形03。并且所述下拉管版图结构09的所述有源区图形01与所述第二传输管版图结构08的所述有源区图形01连在一起，且二者共用一端接触孔图形。亦即所述下拉管版图结构09和所述第二传输管版图结构08彼此共用一端接触孔图形03。
本发明进一步地，所述第一传输管版图结构07的所述有源区图形01与所述第二传输管版图结构08的所述有源区图形分别位于所述下拉管版图结构09的有源区图形01下方的两侧。由于所述第一传输管版图结构07的有源区图形01和所述下拉管版图结构09的有源区图形01相连，并且所述第二传输管版图结构08的有源区图形01和所述下拉管版图结构09的有源区图形01相连，因此当所述第一传输管版图结构07的所述有源区图形01以及所述二传输管版图结构08的所述有源区图形分别位于所述下拉管版图结构09的有源区图形01下方的两侧的情况下，所述下拉管版图结构、所述第一、第二传输管版图结构中的有源区组成一个如图3所示的“门”字形的图形结构。
本发明进一步地，所述下拉管版图结构09中的所述接触孔图形03分布在该下拉管版图结构09中的多晶硅图形02的上方和下方。本发明中所述下拉管版图结构09中的多晶硅图形为一横向放置的条形结构，由图3可知，该多晶硅图形02横跨所述下拉管版图结构09中的有源区01，而所述下拉管版图结构09中的接触孔图形03分布在所述有源区01上的所述多晶硅图形02的两侧，因此，在所述下拉管版图结构09中，所述接触孔03分布在有源区上的多晶硅图形02的上方和下方。本发明再进一步地，所述下拉管版图结构中分布在其多晶硅图形上方的接触孔图形的个数为一个。本发明更进一步地，所述下拉管版图结构09中分布在其多晶硅图形下方的接触孔图形的个数为两个，该两个接触孔图形分别为与所述第一、第二传输管版图结构共用的接触孔图形。更进一步地，所述第一传输管和第二传输管版图结构的所述多晶硅图形上方的接触孔图形分别与所述下拉管版图结构共用，所述第一传输管和第二传输管版图结构的所述多晶硅图形下方的所述接触孔个数分别为一个。并且该两个接触孔图形分别位于所述第一、第二传输管版图结构的多晶硅图形的上方。如图3所示，也就是说，所述下拉管版图结构09中的所述多晶硅图形下方的两个接触孔图形03分别位于所述第一、第二传输管版图结构的有源区上，由于所述第一、第二传输管的接触孔图形分别分布在各自的多晶硅图形的两侧，而所述第一、第二传输管的多晶硅图形分别横跨在各自的有源区上，因此，所述第一、第二传输管的接触孔图形分别分布在各自的多晶硅图形的上方和下方。本发明中如图3所示，所述第一、第二传输管版图结构的所述多晶硅图形连在一起，并且在各自有源区以外的连接区域通过多晶硅切断图形13覆盖。
如图5所示，图5显示为传统双静态随机存储单元结构与使用本发明版图结构的双静态随机存储单元结构内部节点的读状态电压的比较，其中，曲线A为传统双静态随机存储单元结构的内部节点电压；曲线B为本发明的双静态随机存储单元结构的内部节点电压；可以看出在面积相同的情况下，采用本发明的版图结构得到的内部节点电压较小，而内部节点电压越小则越有利于提升静态噪声容限。
实施例二
作为本发明的另一个实施例，所述下拉管版图结构、所述第一传输管版图结构、第二传输管版图结构中的所述有源区图形为SRAM结构中的有源区图形。如图4所示，图4显示为本发明用于鱼鳍栅的SRAM结构中的版图结构示意图。更进一步地，图4中所述下拉管版图结构12、所述第一传输管版图结构10、第二传输管版图结构11中的所述有源区图形01为分别为与各自所述的多晶硅图形02相交的数个条形结构。也就是说，所述下拉管版图结构12中的所述有源区图形为数个条形结构，该数个条形结构等间距排列，所述下拉管版图结构12中的所述多晶硅图形02横跨在该数个等间距排列的条形有源区图形上，亦即该数个条形的有源区图形与所述多晶硅图形彼此相交。
在鱼鳍栅的SRAM结构中的版图结构中，如图4所示，所述第一传输管版图结构10和所述第二传输管版图结构11中的所述有源区图形亦为数个等间距排列的条形结构。并且所述第一传输管版图结构10的有源区图形(条形结构的有源区图形)与所述下拉管版图结构12中的有源区图形(条形结构的有源区图形)连在一起；所述第二传输管版图结构11的有源区图形(条形结构的有源区图形)与所述下拉管版图结构12中的有源区图形(条形结构的有源区图形)连在一起。
本实施例进一步地，所述第一传输管版图结构的所述有源区图形与所述第二传输管版图结构的所述有源区图形分别位于所述下拉管版图结构的有源区图形下方的两侧。更进一步地，该实施例中，所述下拉管版图结构中的所述接触孔图形分布在该下拉管版图结构中的多晶硅图形的上方和下方。
本发明进一步地，如图4所示，所述第一、第二传输管版图结构的所述多晶硅图形02连在一起，并且在各自有源区以外的连接区域通过多晶硅切断图形13覆盖。
如图6所示，图6显示为传统双静态随机存储单元结构与使用本发明SRAM版图结构的双静态随机存储单元结构内部节点读状态电压的比较，其中，曲线C为传统双静态随机存储单元结构的内部节点电压；曲线D为采用本发明的SRAM版图结构的双静态随机存储单元结构内部节点电压；可以看出在面积相同的情况下，采用本发明的SRAM版图结构得到的内部节点电压较小，而内部节点电压越小则越有利于提升静态噪声容限。
本发明的该实施例二所述版图结构基于28纳米技术节点的低功耗工艺的双口静态随机存储器单元，亦即基于28纳米低功耗工艺的双口静态随机存储器单元基础上，将版图优化，得到SRAM器件版图最小阵列，与传统版图相比，在保持面积不变的情况下，传输管保持在0.14微米，下拉管由0.3微米增加到0.48微米，在MPW的出版中，搭载有此SRAM结构版图测试键，验证了实际工艺中的具体表现。
综上所述，本发明引入一种更优化的版图设计，使双口静态随机存储器单元在版图上解决光学圆角效应影响，同时通过版图优化，在同等器件单元面积下，增大下拉管的读电流，改善了读写过程中的串扰，加强了管子的性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种双口静态随机存储单元版图结构，其特征在于，至少包括：
下拉管版图结构、第一传输管版图结构、第二传输管版图结构；
所述下拉管版图结构、第一传输管版图结构、第二传输管版图结构中分别包括：有源区图形和横跨在所述有源区图形上的多晶硅图形；位于所述有源区图形上且分布在所述多晶硅图形两侧的接触孔图形；
所述下拉管版图结构的所述有源区图形与所述第一传输管版图结构的所述有源区图形连在一起，且二者共用一端接触孔图形；所述下拉管版图结构的所述有源区图形与所述第二传输管版图结构的所述有源区图形连在一起，且二者共用一端接触孔图形；
所述第一传输管版图结构的所述有源区图形与所述第二传输管版图结构的所述有源区图形分别位于所述下拉管版图结构的有源区图形下方的两侧；所述下拉管版图结构、所述第一、第二传输管版图结构中的有源区组成一个“门”字形的图形结构。
2.根据权利要求1所述的双口静态随机存储单元版图结构，其特征在于：所述下拉管版图结构中的所述接触孔图形分布在该下拉管版图结构中的多晶硅图形的上方和下方。
3.根据权利要求2所述的双口静态随机存储单元版图结构，其特征在于：所述下拉管版图结构中分布在其多晶硅图形上方的接触孔图形的个数为一个。
4.根据权利要求3所述的双口静态随机存储单元版图结构，其特征在于：所述下拉管版图结构中分布在其多晶硅图形下方的接触孔图形的个数为两个，该两个接触孔图形分别为与所述第一传输管版图结构、第二传输管版图结构共用的接触孔图形。
5.根据权利要求1所述的双口静态随机存储单元版图结构，其特征在于：所述第一传输管版图结构、第二传输管版图结构的所述多晶硅图形连在一起，并且在各自有源区以外的连接区域通过多晶硅切断图形覆盖。
6.根据权利要求4所述的双口静态随机存储单元版图结构，其特征在于：所述第一传输管和第二传输管版图结构的所述多晶硅图形上方的接触孔图形分别与所述下拉管版图结构共用，所述第一传输管和第二传输管版图结构的所述多晶硅图形下方的所述接触孔个数分别为一个。
7.根据权利要求1所述的双口静态随机存储单元版图结构，其特征在于：所述下拉管版图结构、所述第一传输管版图结构、第二传输管版图结构中的所述有源区图形为SRAM结构中的有源区图形。
8.根据权利要求7所述的双口静态随机存储单元版图结构，其特征在于：所述下拉管版图结构、所述第一传输管版图结构、第二传输管版图结构中的所述有源区图形为分别为与各自所述的多晶硅图形相交的数个条形结构。
9.根据权利要求8所述的双口静态随机存储单元版图结构，其特征在于：所述第一传输管版图结构的所述有源区图形与所述第二传输管版图结构的所述有源区图形分别位于所述下拉管版图结构的有源区图形下方的两侧。
10.根据权利要求9所述的双口静态随机存储单元版图结构，其特征在于：所述下拉管版图结构中的所述接触孔图形分布在该下拉管版图结构中的多晶硅图形的上方和下方。
11.根据权利要求8所述的双口静态随机存储单元版图结构，其特征在于：所述第一传输管版图结构、第二传输管版图结构的所述多晶硅图形连在一起，并且在各自有源区以外的连接区域通过多晶硅切断图形覆盖。
12.根据权利要求10所述的双口静态随机存储单元版图结构，其特征在于：所述传输管的尺寸为0.14微米。
13.根据权利要求10所述的双口静态随机存储单元版图结构，其特征在于：所述下拉管的尺寸为0.48微米。
14.根据权利要求1所述的双口静态随机存储单元版图结构，其特征在于：所述版图结构基于28纳米技术节点的低功耗工艺的双口静态随机存储器单元。
CN201911352471.8A 2019-12-25 2019-12-25 一种双口静态随机存储单元版图结构 Active CN111129005B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911352471.8A CN111129005B (zh) 2019-12-25 2019-12-25 一种双口静态随机存储单元版图结构
US16/942,544 US11133322B2 (en) 2019-12-25 2020-07-29 Dual-port static random access memory cell layout structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911352471.8A CN111129005B (zh) 2019-12-25 2019-12-25 一种双口静态随机存储单元版图结构

Publications (2)

Publication Number Publication Date
CN111129005A CN111129005A (zh) 2020-05-08
CN111129005B true CN111129005B (zh) 2023-09-19

Family

ID=70502313

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911352471.8A Active CN111129005B (zh) 2019-12-25 2019-12-25 一种双口静态随机存储单元版图结构

Country Status (2)

Country Link
US (1) US11133322B2 (zh)
CN (1) CN111129005B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006370B1 (en) * 2003-11-18 2006-02-28 Lsi Logic Corporation Memory cell architecture
CN105118794A (zh) * 2015-07-22 2015-12-02 上海华力微电子有限公司 一种测试sram共享接触孔与多晶硅接触电阻的结构
CN109509752A (zh) * 2018-12-12 2019-03-22 上海华力集成电路制造有限公司 Sram的存储单元结构
CN110400797A (zh) * 2019-07-17 2019-11-01 上海华力集成电路制造有限公司 Sram的存储单元结构版图、sram的存储单元结构及其版图

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4885365B2 (ja) * 2000-05-16 2012-02-29 ルネサスエレクトロニクス株式会社 半導体装置
US6341083B1 (en) * 2000-11-13 2002-01-22 International Business Machines Corporation CMOS SRAM cell with PFET passgate devices
US6980462B1 (en) * 2003-11-18 2005-12-27 Lsi Logic Corporation Memory cell architecture for reduced routing congestion
US7719887B2 (en) * 2007-08-27 2010-05-18 International Business Machines Corporation CMOS storage devices configurable in high performance mode or radiation tolerant mode
JP5362198B2 (ja) * 2007-08-31 2013-12-11 ルネサスエレクトロニクス株式会社 半導体装置
US8174868B2 (en) * 2009-09-30 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded SRAM structure and chip
JP5596335B2 (ja) * 2009-12-24 2014-09-24 ルネサスエレクトロニクス株式会社 半導体装置
JP5705053B2 (ja) * 2011-07-26 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5658822B2 (ja) * 2011-07-29 2015-01-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9254998B2 (en) * 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS device with a capping substrate
US20160043092A1 (en) * 2014-08-08 2016-02-11 Qualcomm Incorporated Fin field-effect transistor static random access memory devices with p-channel metal-oxide-semiconductor pass gate transistors
KR102193633B1 (ko) * 2014-12-30 2020-12-21 삼성전자주식회사 듀얼 포트 에스램 장치 및 그 제조 방법
US9646974B1 (en) * 2016-03-25 2017-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-port static random access memory
JP2019201034A (ja) * 2018-05-14 2019-11-21 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
US10763863B2 (en) * 2018-09-28 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device for logic and memory co-optimization
US10840251B2 (en) * 2018-10-25 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and manufacturing method
US10978143B2 (en) * 2019-08-26 2021-04-13 Marvell Asia Pte, Ltd. Multi-port high performance memory
US11070208B2 (en) * 2019-09-17 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Level shifter
US11295995B2 (en) * 2019-09-17 2022-04-05 International Business Machines Corporation Testing SRAM structures
CN111863070B (zh) * 2020-07-23 2022-07-12 南京低功耗芯片技术研究院有限公司 用于降低sram存储阵列漏电流的电路及控制方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006370B1 (en) * 2003-11-18 2006-02-28 Lsi Logic Corporation Memory cell architecture
CN105118794A (zh) * 2015-07-22 2015-12-02 上海华力微电子有限公司 一种测试sram共享接触孔与多晶硅接触电阻的结构
CN109509752A (zh) * 2018-12-12 2019-03-22 上海华力集成电路制造有限公司 Sram的存储单元结构
CN110400797A (zh) * 2019-07-17 2019-11-01 上海华力集成电路制造有限公司 Sram的存储单元结构版图、sram的存储单元结构及其版图

Also Published As

Publication number Publication date
US20210202494A1 (en) 2021-07-01
CN111129005A (zh) 2020-05-08
US11133322B2 (en) 2021-09-28

Similar Documents

Publication Publication Date Title
US10854278B2 (en) SRAM structure with reduced capacitance and resistance
KR101435744B1 (ko) Ｓｒａｍ 셀 접속 구조
KR101980424B1 (ko) 듀얼 포트 sram 셀
US6347062B2 (en) Semiconductor memory device
US9425085B2 (en) Structures, devices and methods for memory devices
CN103310833B (zh) 半导体存储器及其制造方法
CN107346770B (zh) 静态随机存取存储器的布局图案
KR100301059B1 (ko) 완전 씨모스 에스램 셀
KR102332369B1 (ko) 4cpp sram 셀 및 어레이
CN1901195B (zh) 电子电路和具有可变偏压的存储电路
CN106298782B (zh) 静态随机存取存储器
CN111863069B (zh) 八晶体管静态随机存取存储器的布局图案与形成方法
CN103022008B (zh) 用于半导体存储器的布局
CN103915325A (zh) 使用沟道自对准硅化物布线层的方法
CN102385908A (zh) 一种多端口寄存器堆存储单元及其布局布线方法
US10978460B2 (en) Semiconductor structure
KR960016177B1 (ko) 마스터 슬라이스형 반도체 집적회로장치의 기본 셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로장치
CN111129005B (zh) 一种双口静态随机存储单元版图结构
CN110047834B (zh) 存储器元件以及其操作方法
US20200194058A1 (en) Layout pattern for sram and manufacturing methods thereof
CN104882159A (zh) 一种近阈值8管静态随机存储器单元
TWI753648B (zh) 記憶體裝置及其製造方法
Shalom et al. High density GC-eDRAM design in 16nm FinFET
CN110854115B (zh) 一种基于FinFET工艺的标准单元版图结构
CN114255803A (zh) 一种双端口sram存储单元及其版图结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant