CN111092104A - 存储电容器、使用存储电容器的显示装置及其制造方法 - Google Patents
存储电容器、使用存储电容器的显示装置及其制造方法 Download PDFInfo
- Publication number
- CN111092104A CN111092104A CN201911009986.8A CN201911009986A CN111092104A CN 111092104 A CN111092104 A CN 111092104A CN 201911009986 A CN201911009986 A CN 201911009986A CN 111092104 A CN111092104 A CN 111092104A
- Authority
- CN
- China
- Prior art keywords
- pattern
- electrode
- display device
- storage capacitor
- metal patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 112
- 238000003860 storage Methods 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims description 169
- 239000002184 metal Substances 0.000 claims description 169
- 239000010410 layer Substances 0.000 claims description 157
- 239000010408 film Substances 0.000 claims description 59
- 239000010409 thin film Substances 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 37
- 239000011229 interlayer Substances 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008439 repair process Effects 0.000 claims description 5
- 238000003698 laser cutting Methods 0.000 claims description 3
- 238000012423 maintenance Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 37
- 230000008569 process Effects 0.000 description 29
- 101150021955 GIP1 gene Proteins 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 101100519283 Arabidopsis thaliana PDX13 gene Proteins 0.000 description 7
- 101150099040 GIP2 gene Proteins 0.000 description 7
- 101100218339 Gibberella zeae (strain ATCC MYA-4620 / CBS 123657 / FGSC 9075 / NRRL 31084 / PH-1) aurR1 gene Proteins 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 101000872071 Campylobacter jejuni subsp. jejuni serotype O:23/36 (strain 81-176) Dynamin-like protein 1 Proteins 0.000 description 4
- 102100024827 Dynamin-1-like protein Human genes 0.000 description 4
- 101000837443 Homo sapiens T-complex protein 1 subunit beta Proteins 0.000 description 4
- 102100028679 T-complex protein 1 subunit beta Human genes 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 101000872016 Campylobacter jejuni subsp. jejuni serotype O:23/36 (strain 81-176) Dynamin-like protein 2 Proteins 0.000 description 3
- 239000002096 quantum dot Substances 0.000 description 3
- 101000666730 Homo sapiens T-complex protein 1 subunit alpha Proteins 0.000 description 2
- 102100038410 T-complex protein 1 subunit alpha Human genes 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101100068379 Caenorhabditis elegans gip-2 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101000937642 Homo sapiens Malonyl-CoA-acyl carrier protein transacylase, mitochondrial Proteins 0.000 description 1
- 101000590830 Homo sapiens Monocarboxylate transporter 1 Proteins 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 102100034068 Monocarboxylate transporter 1 Human genes 0.000 description 1
- 102100025272 Monocarboxylate transporter 2 Human genes 0.000 description 1
- 108091006604 SLC16A7 Proteins 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/861—Repairing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明公开了一种存储电容器、显示装置及其制造方法,其中该存储电容器被应用于嵌置在基板中的栅极驱动器。通过改变栅极驱动器中的存储电容器的构造来改善显示装置的可靠性。
Description
本申请要求享有于2018年10月24日提交的韩国专利申请No.10-2018-0127395的权益,由此通过引用将该专利申请并入,如同在本文中完全阐述一样。
技术领域
本发明涉及一种显示装置,且更具体地涉及一种具有可靠性的存储电容器、使用该存储电容器的显示装置及其制造方法,其中该显示装置改善了嵌置在基板中的栅极驱动器的可靠性。
背景技术
随着我们最近进入信息时代,以视觉方式显示电信息信号的显示器领域已经迅速发展,并且为了满足这种发展,具有诸如纤薄、重量轻和低功耗的优异性能的各种平板显示装置正在被研制,并迅速取代传统的阴极射线管(CRT)。
作为平板显示装置的示例,有液晶显示(LCD)装置、等离子显示面板(PDP)装置、场发射显示(FED)装置、有机发光二极管(OLED)显示装置、量子点显示装置等
其中,诸如有机发光二极管显示装置和量子点显示装置的不需要单独的光源并且实现紧凑和清晰的色彩显示的自发光显示装置被认为是富有竞争力的应用。
在最近的显示装置中,一种使用面板内栅极(GIP)的方法是优选的,其中,为了简化电路单元的构造并省略显示装置中的焊盘电极与外部印刷电路板的某些连接工艺,在基板的有效区域(即,显示区域)中的相应子像素中形成薄膜晶体管的同时,在基板的边缘区域(即,非显示区域)中形成具有栅极驱动功能的电路以驱动栅极。
根据用户需求,显示装置被制造成各种类型。尤其是,随着技术发展,研制显示装置以使其屏幕尺寸最大化或使显示装置小型化。
在大型显示装置中,由于增加了面板的水平长度和竖直长度,因此增加了设置在显示装置中的线路的长度,因此用于减小施加到线路的负载以便减轻根据区域变化的亮度偏差的研究也正在进行。
此外,根据大型显示装置的应用,需要改变电路单元的构造,并且在这种情况下,在占据大面积的一些器件中可能会出现诸如断开的缺陷。尤其是,在应用了GIP部分的显示装置中,如果位于GIP部分的器件是有缺陷的,则该缺陷作为线型缺陷而被观察到。
发明内容
因此,本发明涉及一种存储电容器、使用该存储电容器的显示装置及其制造方法,其基本上消除了由于相关技术的局限性和缺点而导致的一个或多个问题。
本发明的目的是提供一种显示装置,该显示装置改善了嵌置在基板中的栅极驱动器的可靠性,并且提供了一种制造该显示装置的方法。
本发明的另一目的是提供一种大型存储电容器,其可通过改变存储电容器的构造来防止由于在加工期间产生的等离子体造成的静电缺陷。
本发明的其他优点、目的和特征将部分地在下面的描述中给出,并且部分地对于本领域普通技术人员来说在审视以下内容之后是明显的,或者可以从本发明的实践中了解。本发明的目的和其他优点可以通过书面的说明书和权利要求书以及附图中具体地给出的结构来实现和达到。
为了实现这些目的和其他优点并且根据本发明的目的,如在本文中所体现和宽泛地描述的,提供了一种存储电容器,其包括:多个分开的金属图案,该多个分开的金属图案由基板上的第一金属层形成并且彼此间隔开;第一电极连接图案,该第一电极连接图案由第二金属层形成,被构造成与该多个分开的金属图案重叠并且在两者之间插置有缓冲层,并且具有第一连接部分,该第一连接部分设置在多个分开的金属图案之间的区域中;和透明电极连接图案,该透明电极连接图案被构造成与第一电极连接图案重叠并在两者之间插置有层间绝缘膜,由透明电极形成,并且具有第二连接部分,该第二连接部分设置在多个分开的金属图案之间的与第一连接部不重叠的区域中。
存储电容器可进一步包括第一电极接触图案,该第一电极接触图案由第二金属层形成以与第一电极连接图案分隔开,每个第一电极接触图案被构造成与至少两个相邻的分开的金属图案重叠。
透明电极连接图案可与第一电极接触图案重叠。
第一电极接触图案可在至少两个相邻的分开的金属图案之间经过。
第一连接部分和第二连接部分中的至少一个可以在维修过程中用于激光切割部分。
在本发明的另一方面中,一种显示装置,包括:基板,该基板具有其中设置有多个子像素的有效区域和位于有效区域之外的非显示区域;设置在有效区域中以便彼此相交的多条第一线和多条第二线;存储电容器,该存储电容器包括:多个分开的金属图案,该多个分开的金属图案由第一金属层形成、设置在非显示区域的至少一侧上以分别导电地连接到第一线且彼此分隔开;第一电极连接图案,该第一电极连接图案由第二金属层形成,被构造成与多个分开的金属图案重叠并且在两者之间插置有缓冲层,并且具有第一连接部分,该第一连接部分设置在多个分开的金属图案之间的区域中;和透明电极连接图案,该透明电极连接图案被构造成与第一电极连接图案重叠且在两者之间插置有层间绝缘膜,由透明电极形成,并且具有第二连接部分,该第二连接部分设置在多个分开的金属图案之间的与第一连接部分不重叠的区域中。
显示装置可进一步包括:在非显示区域的至少一侧上、在第一线中的每一条的一端串联布置的上拉晶体管和下拉晶体管,第一线中的每一条的该一端可以连接在上拉晶体管和下拉晶体管之间,并且存储电容器可以连接到上拉晶体管的栅极和第一线中的每一条的该一端。
显示装置可以进一步包括:在有效区域中,在与第一金属层相同的层中形成的光屏蔽布线、具有在与第二金属层相同的层中形成的栅极以及源极和漏极的像素薄膜晶体管,和在与透明电极连接图案相同的层中形成的像素电极。
显示装置可以进一步包括在有效区域中的每个子像素中顺序地层叠在像素电极上的有机发光层和公共电极。
在本发明的又一方面中,一种用于制造包括存储电容器的显示装置的方法包括:制备基板,该基板具有其中设置有多个子像素的有效区域以及位于有效区域之外的非显示区域;在非显示区域的至少一侧上形成多个分开的金属图案,该多个分开的金属图案由第一金属层形成并且彼此分隔开;在基板上形成具有第一接触孔的缓冲层,该第一接触孔被构造成暴露至少两个相邻的分开的金属的多个部分;通过在缓冲层上沉积第二金属层且随后选择性地去除第二金属层,形成第一电极接触图案和第一电极连接图案,该第一电极接触图案被构造成通过第一接触孔连接两个相邻的分开的金属图案,该第一电极连接图案与第一电极接触图案分隔开并被构造成与多个分开的金属图案重叠,并具有第一连接部分,该第一连接部分设置在多个分开的金属图案之间的区域中;形成层间绝缘膜,该层间绝缘膜具有被构造成与第一电极接触图案重叠的第二接触孔;以及通过在层间绝缘膜上沉积透明金属并随后选择性地去除透明金属,形成透明电极连接图案,该透明电极连接图案通过第二接触孔连接到第一电极接触图案,且具有设置在多个分开的金属图案的与第一连接部分不重叠的区域中的第二连接部分,并被构造成为与多个分开的金属图案重叠。
应当理解,本发明的以上概括描述和以下详细描述都是示例性和说明性的,并且旨在提供对所要求保护的本发明的进一步解释。
附图说明
被包括以提供对本发明的进一步理解并且并入本申请中而构成本申请的一部分的附图,例示说明了本发明的实施例,并且与描述一起用来解释本发明的原理。在附图中:
图1是根据本发明的显示装置的平面图;
图2是连接到图1的相邻栅极线的面板内栅极单元的电路图;
图3是表示在根据比较例的显示装置的面板内栅极单元中产生的缺陷的照片;
图4A和图4B是示出在根据比较例的显示装置的面板内栅极单元中的存储电容器的第一金属层和第二金属层的平面图;
图5是在完成存储电容器的形成过程之后沿图4A和4B的线A-A’所作的剖视图;
图6是根据本发明的显示装置的面板内栅极单元中的存储电容的平面图;
图7是沿图6的线I-I’所作的剖视图;
图8是根据本发明的显示装置的每个子像素的电路图;
图9是示出图8所示的根据本发明的显示装置的子像素的剖视图;
图10是示出根据本发明的显示装置的子像素中的彼此相交的第一线和第二线形成的构造的平面图;
图11A至图11C是示出根据本发明的用于制造包括存储电容器的显示装置的方法的平面图;和
图12A至图12C是示出图11A至11C的制造方法的剖视图。
具体实施方式
现在将详细参考本发明的优选实施例,其示例在附图中示出。然而,本发明可以以许多替代形式来体现,并且不应被解释为限于在此阐述的实施例,并且提供本发明的实施例仅是为了完全公开本发明并且将本发明的范围完整地告知本领域技术人员。此外,在本发明的实施例的以下描述中使用的元件的名称是考虑到易于编写说明书来选择的,因此可能与实际产品的部件的名称不同。
在附图中公开的用于描述本发明的实施例的形状、尺寸、比率、角度、数量等仅是示例性的,并不限制本发明。在以下对实施例和附图的描述中,即使相同或相似的元件在不同的附图中示出,它们也由相同的附图标记来表示。在本发明的实施例的以下描述中,当可能使本发明的主题不清楚时,将省略并入本文中的已知功能和构造的详细描述。在实施例的以下描述中,术语“包括”、“具有”、“由……构成”等将被解释为指示存在说明书中记载的一个或多个其他特征、数量、步骤、操作、元件或部件或其组合,并且除非使用术语“仅”,否则不排除特征、数量、步骤、操作、元件、部件或其组合的存在或添加它们的可能性。应理解的是,除非另外说明,否则元件的单数表述包括该元件的复数表述。
在解释包括在本发明的各个实施例中的成分时,将成分解释为包括误差范围,即使没有明确的描述。
在实施例的以下描述中,应理解的是,当表述位置关系时,例如,当一个元件在另一元件“上”、“上方”、“下方”、“旁边”等时,两个元件可以彼此直接接触,或者除非使用术语“刚好”或“直接”,否则一个或多个其他元件可以***两个元件之间。
在实施例的以下描述中,应理解的是,当表述时间关系时,例如,表述事件顺序的术语,诸如“在...之后”、“继...之后”、“接...之后”或“在…之前”可涵盖事件之间的连续关系,或者除非使用术语“正好”或“直接”,否则可涵盖事件之间的不连续关系。
在实施例的以下描述中,应理解的是,当术语“第一”、“第二”等用于描述各种元件时,这些术语仅用于区分相同或相似的元件。因此,除非另有说明,否则在本发明的技术范围内,由术语“第一”修饰的元件可以与由术语“第二”修饰的元件相同。
本发明的各个实施例的特征可以部分地或全部地彼此连接或组合,并且在技术上多样地彼此驱动和互锁,并且各个实施例可以独立地实施或彼此相关地一起实施。
图1是根据本发明的显示装置的平面图,且图2是连接到图1的相邻栅极线的面板内栅极单元的电路图。
如图1示例性地示出的,根据本发明的显示装置包括:基板100,其具有其中设置有多个子像素的有效区域AA以及位于有效区域之外的非显示区域NA;在有效区域AA中彼此相交的多条第一线GL和多条第二线DL;和嵌置的面板内栅极单元GIP1和GIP2,其设置在非显示区域NA的至少一侧上以与第一线GL导电地连接,并且包括用于依次将栅极驱动电压信号提供给第一线GL的级联。
图1示出了其中面板内栅极单元GIP1和GIP2设置在有效区域AA的两侧上的状态。与具有单个面板内栅极单元的结构相比,这样的双面板内栅极单元GIP1和GIP2可以向同一条第一线GL的两侧提供相同的栅极驱动电压信号,并且防止施加到布置在大型基板100中的第一线GL的负载增加。视情况需要,双面板内栅极单元GIP1和GIP2可以连接到第一线GL,使得一个面板内栅极单元将栅极驱动电压信号提供给奇数编号的第一线GL1、GL3、…,另一个面板内栅极单元将栅极驱动电压信号提供给偶数编号的第一线GL2、GL4、…。
如图2示例性地示出的,在根据本发明的显示装置中,面板内栅极单元GIP1和GIP2包括根据与相应的第一线GL相对应的级联直接连接到第一线GL的缓冲电路,并顺序地将栅极驱动电压信号Vout(n)输出到第一线GL。面板内栅极单元GIP1和GIP2在与形成设置在有效区域中的薄膜晶体管相同的工艺中形成,以在非显示区域中具有电路构造,并且被称为嵌置的栅极驱动器。
图2示出了与面板内栅极单元的输出端子相对应的缓冲电路,并且除缓冲电路之外,面板内栅极单元还包括设置在缓冲电路左侧的移位电阻器,以根据时钟信号顺序地输出栅极驱动电压信号Vout(n)。
此外,缓冲电路包括相对于每条第一线GL(n)的一端串联布置的上拉晶体管PUT和下拉晶体管PDT,第一线Gl(n)的该一端连接在上拉晶体管PUT和下拉晶体管PDT之间,并且缓冲电路还包括连接在第一线GL(n)的一端和上拉晶体管PUT的栅极之间的存储电容器Cst。
根据本发明的存储电容器Cst被构造成将施加到第一线(栅极线)GL(n)的栅极驱动电压信号Vout(n)提供给每个子像素且不会劣化,而不管与面板内栅极单元的距离如何,从而对应于大型显示装置,并且为了确保足够的电容,存储电容器Cst的面积至少为100μm×100μm。此外,如果根据本发明的存储电容器Cst被形成为覆盖整个分配的存储电容器区域的形状,则即使在存储电容器区域的一部分中存在电异物(electrical foreignsubstances),也无法使用整个区域内的存储电容器Cst的电容,并且,为了防止这样的问题,根据本发明的存储电容器Cst被构造成使得大型的区域被划分为多个区域,在分开的区域之间设置连接部分,并形成相应的电极,因此,如果在特定的分开的区域中观察到电异物,则在修复过程期间切割与观察到异物的该分开的区域相连接的连接部分,以使该分开的区域分离,从而可以使用剩余的分开的区域中的存储电容器Cst。
此外,根据本发明的存储电容器Cst直接连接到第一线GL(n)的一端,并且被设置为当提供给第一线GL(n)的栅极驱动电压信号Vout(n)被传输到第一线GL(n)时,将栅极驱动电压信号Vout(n)均匀地传输到第一线GL(n),而不管子像素(栅极驱动电压信号被从面板内栅极单元GIP1和GIP2提供到该子像素)的邻近程度如何。
图2所示的缓冲电路仅示出了面板内栅极单元的一部分,即,简要示出了面板内栅极单元的直接连接至第一线GL(n)的一部分。
在缓冲电路中,上拉晶体管PUT接收时钟信号CLK并向第一线GL(n)输出对移位电阻器的节点Q充电的高电压VDD,并且下拉晶体管PDT通过移位电阻器的节点QB的电压导通,并且将第一线GL(n)的电压Vout(n)作为电压VSS排放到地线。
在根据本发明的显示装置中,每个第二线DL的一端连接到指向非显示区域的连接线191,在连接线191的端部设有焊盘电极(未示出),并且焊盘电极连接到数据驱动IC 180或柔性印刷电路板,以接收数据信号。
面板内栅极单元GIP1和GIP2通过设置在柔性印刷电路板或连接到数据驱动IC180的印刷电路板上的时序控制器(未示出)接收时钟信号CLK和对应于栅极驱动电压的电源电压VDD。
图2所示的缓冲电路是使用单个时钟信号的最基本的示例,并且,如果多个时钟信号与图示的栅极驱动电压的施加相关联,则可以并行地布置多组串联连接的上拉晶体管和下拉晶体管,并可以将不同的时钟信号施加到相应的上拉晶体管的输入端子。
数据驱动IC 180使用参考电压将根据从时序控制器(未示出)输入的数据控制信号输入的对齐的图像信号(RGB)转换为模拟类型的数据信号(Vdata)。此外,数据信号(Vdata)被锁存一个水平时段(1H),并且响应于施加到每条第一线GL的栅极驱动电压信号而被输出到所有第二线DL。
图3是表示在根据比较例的显示装置的面板内栅极单元中产生的缺陷的照片,且图4A和图4B是根据比较例的显示装置的平面图。
如图3中示例性地示出的,在根据比较示例的显示装置的结构中,其中形成设置在面板内栅极单元中的存储电容器的电极层具有在分开的图案之间的连接部分,在连接部分或在存储电容器和节点Q之间的区域发生短路。
按照估计,在干法蚀刻工艺期间出现的等离子体使电极带电,其中存储电容的相应的电极层(与***的布线相比被形成为大块状图案)之间的层间绝缘膜中形成接触孔时执行干法蚀刻工艺,且电荷在大块状金属电极中流动,并在具有较小宽度的连接部分导致AC短路。
如图4A和4B以及图5中示例性地示出的,根据比较例的存储电容器包括并联连接的第一电容器CA和第二电容器CB。
第一电容器CA包括:第一金属层11,其设置在基板10上并且具有四等分的矩形图案(quadrisectional rectangular pattern)和第一连接器11a,该第一连接器与四等分的矩形图案一体形成,以连接四等分的矩形图案中的两个相邻的矩形图案,如图4A中示例性地示出的;第二金属层12,其与第一金属层11重叠并且具有四等分的矩形图案和第二连接器12a,该四等分的矩形图案的面积小于第一金属层11的矩形图案的面积,第二连接器12a与该四等分的矩形图案一体地形成以位于与第一连接部器11a不同的区域;第一接触电极图案21,其在与第二金属层12相同的层中形成以与第二金属层12分隔开,并通过第一接触部分连接到第一金属层11的矩形图案,如图4B中示例性地示出的。
这里,第一接触部分被作为接触孔设置在第一金属层11和第二金属层12之间的缓冲层13中。
此外,如图5中示例性地示出的,第二电容器CB包括透明电极图案30,该透明电极图案30通过第二接触部分连接到第一接触电极图案21,第二接触部分穿过设置在第二金属层12和第一接触电极图案21的上表面上的层间绝缘膜17和19形成。
为了并联地连接第一电容器CA和第二电容器CB,第一金属层11和透明电极图案30通过第一接触部分和第二接触部分连接。
此外,未描述的附图标记15指示栅极绝缘膜,该栅极绝缘膜用于在有效区域或非显示区域中的薄膜晶体管中的半导体层与栅极之间起到层间分离的作用。
根据比较示例的显示装置中的面板内栅极单元的存储电容器,其中,与***布线相比,第一金属层11和第二金属层12被形成为具有100μm×100μm或更大的大尺寸,由于大型可以确保改善的存储电容,并且可以防止对施加到第一线的栅极驱动电压信号的负载的影响。然而,如上所述,相应的金属层通过在绝缘膜的干法蚀刻工艺中产生的等离子体而带电,电荷向具有较小的线路宽度的连接部分移动而导致短路。为了解决该问题,本发明提供了一种具有以下构造的存储电容器。
图6是根据本发明的显示装置的面板内栅极单元中的存储电容器的平面图,且图7是沿图6的线I-I’所作的剖视图。
如图6和7中示例性地示出的,设置在根据本发明的显示装置的面板内栅极单元中的存储电容器包括:多个分开的金属图案,其由第一金属层形成并且彼此分隔开;第一电极连接图案120,其由第二金属层形成,与分开的金属图案110重叠并且在两者之间插置有缓冲层113,并且具有设置在分开的金属图案110之间的区域中的第一连接部分120a;以及透明电极连接图案130,其与第一电极连接图案120重叠并且在两者之间插置有层间绝缘膜117,由透明电极形成,并具有设置在分开的金属图案110之间的与第一连接部分120a不重叠的区域中的第二连接部分130a。
也就是说,根据本发明的存储电容器的特征在于由金属层形成的分开的金属图案110彼此完全分离而没有连接部分。
这种存储电容器的结构解决了由根据比较例的上述存储电容器造成的问题,其中由相应金属层形成的分开的图案部分地间隔开但通过连接部分整体地连接,并且在加工过程中产生的静电电荷以及对块状金属层的充电可能会在金属层形成的分开的图案之间流动。也就是说,分开的金属图案110分别形成为岛型,从而彼此完全分离,并且即使相应的分开的金属图案110带有静电电荷,也会阻止静电电荷传输到相邻的分开的金属图案110。
在分开的金属图案110中,在不同列的两个相邻的分开的金属图案110之间设置第一距离d1的空间,并且在不同行中的两个相邻的分开的金属图案110之间设置第二距离d2的空间。
第一距离d1和第二距离d2可以是大约1μm或更大,以便可以用曝光设备的分辨率检测到,并且可以是15μm或更小,以便在受限的区域内最大化存储电容器的电容。根据情况需要,第一距离d1和第二距离d2可以相等。
此外,尽管图6将分开的金属图案110示为通过将单个图案分成为四个部分而获得的四等分的金属图案,但是根据需要,分开的金属图案110可以设置成通过将单个图案分成两部分而获得的二等分图案、通过将单个图案分成六个部分而获得的六等分、通过将单个图案分成八个部分而获得的八等分图案或通过将单个图案划分为多个部分而获得的图案。
此外,根据本发明的存储电容器被设置为面板内栅极单元的元件,但是不限于此。也就是说,根据本发明的存储电容器可以设置在有效区域中,或者可以应用于除了显示装置之外的还需要大型存储电容器并且需要高电容的其他电子设备,只要该存储电容器具有以下结构,即,该结构具有从第一金属层分出的多个图案。
此外,根据本发明的存储电容器还包括第一电极接触图案121,其由第二金属层形成以与第一电极连接图案120间隔开并且与至少两个相邻的分开的金属图案110重叠,并且第一电极接触图案121连接设置在第一电极接触图案121上的具有第二连接部分130a的透明电极连接图案130和设置在第一电极接触图案121下方的分开的金属图案110,使得上部的透明电极连接图案130和下部的第一金属层联接,且在两者之间插置有第一电极连接图案120,从而将第一电容器CA和第二电容器CB并联连接,以增加存储电容器的电容。
此外,第一电极接触图案121具有较小的面积,因此,即使在用于图案化缓冲层113或栅极绝缘膜115的干法刻蚀工艺期间使分开的金属图案110中的一些带有静电电荷,分开的金属图案110连接至具有较小面积的第一电极接触图案121,减小了静电电荷的流动区域,从而也可以防止由于静电电荷造成的短路。
此外,在根据本发明的存储电容器中,透明电极连接图案130具有第二连接部分130a,第二连接部分130a具有较小的线路宽度,但是位于与有效区域的像素电极相同的层中,并且,即使不再进行随后的产生等离子体损坏的干法蚀刻工艺,并且因此第一电极接触图案121和透明电极连接图案130被连接,透明电极连接图案130中的静电电荷也很少,因此可以保持防止静电电荷流向岛型的分开的金属图案110的效果。
此外,形成本发明的分开的金属图案110和第一电极连接图案120的第一金属层和第二金属层可以分别由低电阻金属形成,例如,从包括铜(Cu)、铝(Al)、钼(Mo)、它们的合金及其叠层的组中选择的一种,但不限于此,并且可以分别由保持低电阻的任何材料形成。
此外,透明电极连接图案130可以由选自由氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)构成的组中的一种形成,并且不限于此,并且可以由可连接到第一电容器CA的任何金属氧化物形成,从而在保持透明度的同时通过在重叠区域处的第二电容器CB形成改进的存储电容器。
透明电极连接图案130与第一电极接触图案121重叠,并且通过位于两者之间的重叠区域且设置在层间绝缘膜117中的第二接触孔CCT2连接到第一电极接触图案121,因此具有与分开的金属图案110相同的电位,分开的金属图案110通过设置在下部的缓冲层113中的第一接触孔CCT1连接到第一电极接触图案121。
每个第一电极接触图案121在彼此间隔开的至少两个相邻的分开的金属图案110之间经过,因此,第一电极接触图案121导电地连接分开的金属图案110,分开的金属图案被设置为岛状的、彼此分开的。
第一电极接触图案121被设置成导电地连接两个相邻的分开的金属图案110,并且,除了在竖直方向上布置的以连接在竖直方向上布置的两个相邻的分开的金属图案110的第一电极接触图案121外,如图6中示例性地示出的,还可以在水平方向上布置其他的第一电极接触图案121,以连接在水平方向上布置的两个相邻的分开的金属图案110。另外,可以设置在竖直方向上布置的图示的第一电极接触图案121和在水平方向上布置的其他的第一电极接触图案121。在这种情况下,第一电极接触图案121在与第一电极接触图案121相同的层中与第一电极连接图案120间隔开,因此与第一电极连接图案120电隔离。
设置在第一电极连接图案120下方的栅极绝缘膜115不是必需的,并且在某些情况下可以省略。
此外,在增加存储电容器的电容方面,在存储电容器中设置在相应的金属层之间的缓冲层113、栅极绝缘膜115和层间绝缘膜117可以是介电常数高的无机绝缘膜。
在维修过程中,第一连接部分120a和第二连接部分130a可用于激光切割部分。
如果将存储电容器形成为覆盖整个分配的存储电容器区域的形状,则即使在该区域的一部分中存在电异物,也无法使用整个区域的存储电容,且在这种情况下,被形成为具有大尺寸的存储电容器可能无法正常工作,可能无法向连接至该存储电容器的栅极线施加足够的栅极驱动电压,从而观察到线型缺陷。
为了防止这种问题,根据本发明的存储电容器被构造成使得第一电极连接图案120和透明电极连接图案130并不完全填充整个存储电容器区域,比如类似于分开的金属图案110,在第一电极连接图案120和透明电极连接图案130中设置诸如第一距离d1和第二距离d2的空间,且第一连接部分120a和第二连接部分130a被设置成用于相应层中的信号连接。
在使用根据本发明的存储电容器的显示装置中,如果在完成薄膜晶体管阵列的形成过程之后的驱动测试中出现了特定存储电容器的异常,则判断多个分开的金属图案110中的哪一个与发现有异物的第一电极连接图案120或透明电极连接图案130重叠,并且在与分开的金属图案110重叠的发现异物的区域中,与第一电极连接图案120相邻的第一连接部分120a或与透明电极连接图案130相邻的第二连接部分130a通过使用激光在基板100的上表面或下表面上被切割,从而将发现异物的区域与正常操作的存储电容器分离。
根据本发明的显示装置可以应用于需要存储电容器的任何结构,例如,有机发光二极管显示装置、量子点显示装置、液晶显示装置、电泳显示装置等
在下文中,将示例性地描述有机发光二极管显示装置,作为根据本发明的显示装置。
图8是根据本发明的显示装置的每个子像素的电路图,图9是示出图8所示的根据本发明的显示装置的子像素的剖视图。图10是示出在根据本发明的显示装置的子像素中彼此相交的第一线和第二线形成的构造的平面图。
参照图8,下面将描述根据本发明的显示装置的有效区域中的每个子像素,该显示装置被实现为有机发光二极管显示装置。
如图8中示例性地示出的,子像素包括:设置在彼此相交的第一线GL和第二线DL之间的开关薄膜晶体管SW TFT;连接在开关薄膜晶体管SW TFT和电力电压线VDL之间的驱动薄膜晶体管D-TFT;连接在驱动薄膜晶体管D-TFT和参考电压线RL之间的感测薄膜晶体管Sense TFT;连接在第一节点A和第二节点B之间的像素存储电容器Cpst,第一节点A是开关薄膜晶体管SW TFT和驱动薄膜晶体管D-TFT之间的连接点,第二节点B是驱动薄膜晶体管D-TFT与感测薄膜晶体管Sense TFT之间的连接点;以及设置在第二节点B和接地端子之间的有机发光二极管OLED。在此,将子像素定义为彼此相交的第一线GL和第二线DL之间的区域,并且将子像素以矩阵形式布置在基板100上(在图1中)。
开关薄膜晶体管SWTFT的开关漏极SD1和驱动薄膜晶体管D-TFT的第二栅极122b连接到第一节点A,并且驱动薄膜晶体管D-TFT的第二漏极124a和感测薄膜晶体管Sense TFT的第一漏极123b连接到第二节点B。
此外,开关薄膜晶体管SW TFT的栅极(未示出)和感测薄膜晶体管Sense TFT的第一栅极122a分别连接到第一线GL和感测线SSL。
开关薄膜晶体管SW TFT根据施加到第一线GL的第一栅极驱动电压信号选择待驱动的对应子像素,并且驱动薄膜晶体管D-TFT连接到开关薄膜晶体管SW TFT,控制所选择的子像素的驱动电流,然后将受控制的驱动电流提供给有机发光二极管OLED。
此外,像素存储电容器Cpst将从开关薄膜晶体管SW TFT提供的电压维持持续一帧,使得驱动薄膜晶体管D-TFT维持恒定的电压。为此,像素存储电容器Cpst位于驱动薄膜晶体管D-TFT的第二栅极122b和第二漏极124a之间。这里,像素存储电容器Cpst连接到感测薄膜晶体管Sense TFT,感测薄膜晶体管Sense TFT将从参考电压线RL提供的初始化电压(第二栅极驱动电压信号)提供给第二节点B,而感测薄膜晶体管Sense TFT通过从感测线SSL提供的感测信号而导通,这意味着初始化是由感测信号执行的,该感测信号通过感测线SSL在特定的部分施加。
参照图9,将描述每个子像素中的电路元件的叠层结构。
感测薄膜晶体管Sense TFT包括设置在位于基板100上的缓冲层113上的指定区域中的第一半导体层126,以及在第一半导体层126上的同一层上彼此分隔开的第一栅极122a、第一源极123a和第一漏极123b。栅极绝缘膜115设置在第一半导体层126和第一栅极122a之间。
此外,驱动薄膜晶体管D-TFT包括设置在位于基板100上的缓冲层113上的指定区域中的第二半导体层128,以及在第二半导体层128上的同一层上彼此分隔开的第二栅极122b、第二源极124a和第二漏极124b。
此外,像素存储电容器Cpst使用首先形成在基板100上的第一金属层形成的光屏蔽布线111作为第一存储电极,并且使用与光屏蔽布线111重叠的第三半导体层127作为第二存储电极。通过光屏蔽布线111与第一漏极123b之间的第一连接LCT1以及光屏蔽布线111和第二漏极124a之间的第二连接LCT2来实现感测薄膜晶体管Sense TFT与驱动薄膜晶体管D-TFT之间在第二节点B处的连接,且像素存储电容器Cpst通过驱动薄膜晶体管D-TFT的第二漏极124a和位于像素接触孔PCT处的像素电极131之间的连接实现了分别并联地设置在第三半导体层127之上和之下的电容器。
在这种情况下,第三半导体层127是导电的半导体层,并且导电地连接到驱动薄膜晶体管D-TFT的第二栅极122b。
第一半导体层126和第二半导体层128以及第三半导体层127可以分别由选自由非晶硅、多晶硅、氧化物半导体及其组合构成的组中的一种形成。此外,可以在第一半导体层126、第二半导体层128和第三半导体层127与第一栅极122a和第二栅极122b之间设置栅极绝缘膜115。
在根据本发明的显示装置中,如在剖视图中示例性地示出的,感测薄膜晶体管Sense TFT和驱动薄膜晶体管D-TFT的第一栅极122a和第二栅极122b、第一源极123a和第二源极124b以及第一漏极123b和第二漏极124a形成在同一层中,因此,这些电极可以无台阶地形成。因此,可以省略用于形成源极/漏极的单独工艺,并且可以减少金属层的使用数量。
为此,在电路中在功能上彼此相交的子像素的第一线GL和第二线DL在与第一栅极122a和第二栅极122b相同的层中形成,如图10中示例性示出的,第一线GL在第一方向上延伸,在与第一方向相交的方向上延伸的第二线DL基于第一线GL被分成第一图案DLP1和第二图案DLP2,使得第一图案DLP1和第二图案DLP2与第一线GL间隔开,并且在另一层中由金属或透明电极形成的第三图案1311与第一图案DLP1和第二图案DLP2的相邻部分重叠以形成交叉连接MCT1和MCT2。第三图案1311可以在与首先形成在基板上的光屏蔽布线111相同的层中形成,或者在与像素电极131相同的层中形成为透明电极连接图案,并且第三图案1311的连接方法可以类似于图7中所示的连接方法。第三图案1311经过在第一图案DLP1和第二图案DLP2之间的第一线GL。因此,根据本发明的显示装置可以通过这种交叉连接结构省略源极和漏极的金属层,从而实现成本降低和有效区域中金属层的使用数量的减少,由此防止在诸如曝光/显影、蚀刻等工艺期间降低产量。此外,随着金属层的使用数量增加,由于各个层之间的对准误差而导致工艺裕量增加,因此屏蔽有效区域的区域增加,而根据本发明的显示装置可以解决这样的问题。在另一示例中,第一线可以被分成第一图案和第二图案,使得第一图案和第二图案与第二线分隔开。
设置层间绝缘膜117以覆盖第一栅极122a和第二栅极122b、第一源极123a和第二源极124b以及第一漏极123b和第二漏极124a,并且设置通过层间绝缘膜117中的像素接触孔PCT连接到第二漏极124a的指定部分的像素电极131。
像素电极131延伸至发光区域,因此像素电极131、堆叠在其上的有机发光层(未示出)和公共电极(未示出)形成有机发光二极管。在有机发光二极管中,像素电极131可被称为阳极,并且公共电极可被称为阴极。
发光区域由堤部132的开口限定,并且发光区域是透射由有机发光二极管发射的光的区域。此外,为了补偿绝缘膜和被设置成直到层间绝缘膜117的金属层的台阶,在层间绝缘膜117上以及在有效区域AA中的像素电极131下方设置有平坦化膜119。平坦化膜119可以形成为具有高介电常数的有机膜。由于绝缘膜可减小像素存储电容器Cpst的电容,因此在第一存储电极111和第三半导体层127之间的重叠区域中不设置平坦化膜119。根据情况需要,第三半导体层127和像素电极131可以直接连接。类似地,在图7所示的面板内栅极单元中的存储电容器Cst中,设置在各个金属层之间的绝缘膜可以设置成具有低介电常数的无机膜。
栅极金属层123c可以与第一漏极123b和第二漏极124a一体地形成。
尽管在该剖视图中未示出,但是驱动薄膜晶体管D-TFT的第二栅极122b可以导电地连接到第一漏极123b,如图8中示例性示出的。
此外,未描述的附图标记CT1至CT4表示在第一半导体层126的两端与第一源极123a和第一漏极123b之间的层间绝缘膜115中形成的接触孔,以及在第二半导体层128的两端与第二源极124b和第二漏极124a之间的层间绝缘膜115中形成的接触孔。
此外,未描述的附图标记133是在与像素电极131相同的层中形成并且当检测到子像素中的异常时在修复过程中使用的像素电极岛型图案。
在下文中,将参照以下附图描述根据本发明的存储电容器、使用该存储电容器的显示装置及其制造方法。
图11A至图11C是示出根据本发明的用于制造包括存储电容器的显示装置的方法的平面图,图12A至图12C是示出图11A至11C的制造方法的剖视图。
在根据本发明的制造方法中,首先准备基板100,该基板100具有其中设置有多个子像素的有效区域以及位于该有效区域之外的非显示区域。
如在图11A和12A中示例性地示出的,在非显示区域的至少一侧上形成由第一金属层形成并且彼此分隔开的多个分开的金属图案110。在相同的操作中,如图9所示,在有效区域中形成光屏蔽布线111。
此后,在基板100上形成缓冲层113,该缓冲层113具有第一接触孔CCTl,以暴露在非显示区域中的至少两个相邻的分开的金属图案110的多个部分。
此后,如图9中示例性示出的,在有效区域AA中,在用于感测薄膜晶体管SenseTFT、驱动薄膜晶体管D-TFT和像素存储电容器Cpst的区域中形成第一半导体层126、第二半导体层128和第三半导体层127。
此后,如图11B和图12B中示例性地示出的,形成栅极绝缘膜115以覆盖第一半导体层126、第二半导体层128和第三半导体层127,并且通过图案化栅极绝缘膜115形成用于暴露第一半导体层126和第二半导体层128的两端的第一半导体层接触孔CT1和第二半导体层接触孔CT2与第三半导体层接触孔CT3和第四半导体层接触孔CT4。在这一过程中,岛型的栅极绝缘膜115保留在第一半导体层126和第二半导体层128中的每一个的指定区域上。栅极绝缘膜115的一部分可以保留在非有效区域中。
此后,通过在缓冲层113和栅极绝缘膜115上沉积第二金属层并选择性地去除第二金属层,形成通过第一接触孔CCT1连接两个相邻的分开的金属图案110的第一电极接触图案121,以及第一电极连接图案120,该第一电极连接图案120与第一电极接触图案121分隔开,与分开的金属图案110重叠并且具有设置在分开的金属图案110之间的区域中的第一连接部分120a。在同一工艺中,在有效区域中,通过选择性地去除第二金属层,在用于感测薄膜晶体管Sense TFT的区域中在岛型的栅极绝缘膜115上形成第一栅极122a以及与第一栅电极122a的两侧分隔开并连接到第一半导体层126的两端的第一源极123a和第一漏极123b,并且在用于驱动薄膜晶体管D-TFT的区域中在岛型的栅极绝缘膜115上形成第二栅极122b以及与第二栅极122b的两侧分隔开并连接到第二半导体层128的两端的第二源极124b和第二漏极124a。
可以在与感测薄膜晶体管Sense TFT和驱动薄膜晶体管D-TFT相同的工艺中形成开关薄膜晶体管SW TFT。
此后,如图11C和12C中示例性示出的,形成具有与第一电极接触图案121重叠的第二接触孔CCT2的层间绝缘膜117。
之后,在层间绝缘膜117上形成平坦化膜119。
此后,通过选择性地去除平坦化膜119和层间绝缘膜117,从非显示区域去除平坦化膜119,形成暴露第一电极接触图案121的上表面的一部分的第二接触孔CCT2。在同一工艺中,在有效区域中,通过去除平坦化膜119和层间绝缘膜117,形成像素接触孔PCT以暴露第二漏极124a。这里,平坦化膜119或平坦化膜119和层间绝缘膜117两者可以从像素存储电容器Cpst的第三半导体层127的上表面去除。
此后,通过沉积透明金属然后选择性地去除透明金属,形成透明电极连接图案130,该透明电极连接图案130通过第二接触孔CCT2连接到第一电极接触图案121,且具有设置在分开的金属图案110之间的不与第一连接部分120a重叠的区域中的第二连接部分130a,并且与分开的金属图案110重叠。在同一工艺中,可以在有效区域中的每个子像素中形成像素电极131。
此后,如图9中示例性示出的,在各个子像素的发光区域以外的区域中形成堤部132。如果显示装置是底部发射型,则像素电路的元件包括光屏蔽布线,并且这些元件被堤部132屏蔽,并且如果显示装置是顶部发射型,则像素电极(阳极)包括反射金属并且可以屏蔽像素电路的元件,因此顶部发射型显示装置的堤部132的开口的宽度可以大于底部发射型显示装置的堤部132的开口的宽度。
此后,形成有机发光层(未示出)和公共电极(未示出)。有机发光层可以是单个有机发光层,或者,为了由于改善有机发光层中的空穴与电子之间的复合而提高发光效率,可以在有机发光层的下表面上进一步设置空穴传输相关层,且在有机发光层的上表面上进一步设置电子传输相关层。
在根据本发明的存储电容器、使用该存储电容器的显示装置及其制造方法中,该存储电容器的第一电极被形成为岛型的分开的金属图案,该第一电极位于最低位置并且由受到上部绝缘膜的蚀刻工艺影响的第一金属层形成。
因此,即使由于在绝缘膜的蚀刻工艺期间出现的等离子体而使静电电荷保留在分开的金属图案中,也可以通过在分开的金属图案与设置在其上的具有较小面积的电极接触图案之间的直接接触来防止静电电荷在存储电容器中的流动。此外,即使将分开的金属图案连接至设置在其上的透明电极连接图案,与金属层的图案化工艺或绝缘膜的干法蚀刻工艺相比,在用于形成透明电极连接图案的图案化工艺以及后续的工艺中导致静电电荷的因素很少,因此可以通过设置在透明电极连接图案中的连接部分来实现存储电容器的集成的第一电极。因此,存储电容器可以保持比岛型的分开的金属图案更大的面积,并因此具有高电容。
此外,根据本发明的大型存储电容器可以具有改善的可靠性,并且,即使检测到具有异物的缺陷区域,也可以通过在修复过程中切割设置在分开的金属图案之间的第二金属层或透明金属层的对应连接部分来去除缺陷区域,因此剩余的区域可以保持存储电容器的特性。
根据本发明的大型存储电容器可以具有改善的可靠性,并且因此防止在特定线中的亮度降低,从而避免显示装置的不良可见性。
从以上描述明显看出,根据本发明的存储电容器、使用该存储电容器的显示装置及其制造方法具有以下效果。
在根据本发明的存储电容器、使用该存储电容器的显示装置及其制造方法中,该存储电容器的第一电极被形成为岛型的分开的金属图案,该第一电极位于最低位置并且由受到上部绝缘膜的蚀刻工艺影响的第一金属层形成。
由此,即使由于在绝缘膜的蚀刻工艺期间出现的等离子体而使静电电荷保留在分开的金属图案中,也可以通过在分开的金属图案与设置在其上的具有较小面积的电极接触图案之间的直接接触来防止静电电荷在存储电容器中的流动。此外,即使将分开的金属图案连接至设置在其上的透明电极连接图案,与金属层的图案化工艺或绝缘膜的干法蚀刻工艺相比,在形成透明电极连接图案的图案化工艺以及后续的工艺中导致静电电荷的因素很少,因此可以通过设置在透明电极连接图案中的连接部分来实现存储电容器的集成的第一电极。因此,存储电容器可以保持比岛型的分开的金属图案更大的面积,并因此具有高电容。
此外,根据本发明的大型存储电容器可以具有改善的可靠性,并且即使检测到具有异物的缺陷区域,也可以通过在修复过程中切割设置在分开的金属图案之间的第二金属层或透明金属层的对应连接部分来去除缺陷区域,因此其余区域可以保持存储电容器的特性。
根据本发明的大型存储电容器可以具有改善的可靠性,并且因此防止特定线中的亮度降低,从而避免显示装置的不良可见性。
对于本领域技术人员而言明显的是,在不脱离本发明的精神或范围的情况下,可以对本发明进行各种修改和变型。因此,本发明旨在覆盖本发明的修改和变型,只要它们落入所附的权利要求及其等同方案的范围内。
Claims (19)
1.一种存储电容器,包括:
多个分开的金属图案,所述多个分开的金属图案由基板上的第一金属层形成并且彼此分隔开;
由第二金属层形成的第一电极连接图案,所述第一电极连接图案被构造成与所述多个分开的金属图案重叠并在两者之间插置有缓冲层,并且具有第一连接部分,所述第一连接部分被设置在所述多个分开的金属图案之间的区域中;和
透明电极连接图案,所述透明电极连接图案被构造成与所述第一电极连接图案重叠并且在两者之间插置有层间绝缘膜,所述透明电极连接图案由透明电极形成并且具有第二连接部分,所述第二连接部分被设置在所述多个分开的金属图案之间的与所述第一连接部分不重叠的区域中。
2.根据权利要求1所述的存储电容器,其中,所述存储电容器还包括第一电极接触图案,所述第一电极接触图案由所述第二金属层形成以与所述第一电极连接图案分隔开,每个所述第一电极接触图案被构造成与至少两个相邻的分开的金属图案重叠。
3.根据权利要求2所述的存储电容器,其中,所述透明电极连接图案与所述第一电极接触图案重叠。
4.根据权利要求2所述的存储电容器,其中,所述第一电极接触图案在所述至少两个相邻的分开的金属图案之间经过。
5.根据权利要求1所述的存储电容器,其中,所述第一连接部分和所述第二连接部分中的至少一个在修复过程中用于激光切割部分。
6.根据权利要求4所述的存储电容器,其中,所述分开的金属图案连接至所述第一电极接触图案。
7.根据权利要求6所述的存储电容器,其中,所述透明电极连接图案连接至所述第一电极接触图案。
8.一种显示装置,包括:
基板,所述基板具有其中设置有多个子像素的有效区域,以及位于所述有效区域之外的非显示区域;
设置在所述有效区域中以彼此相交的多条第一线和多条第二线;和
存储电容器,所述存储电容器包括:多个分开的金属图案,所述多个分开的金属图案由第一金属层形成,设置在所述非显示区域的至少一侧上以分别导电地连接到第一线并且彼此分隔开;第一电极连接图案,所述第一电极连接图案由第二金属层形成,被构造成与所述多个分开的金属图案重叠并且在两者间插置有缓冲层,并且具有第一连接部分,所述第一连接部分设置在所述多个分开的金属图案之间的区域中;以及透明电极连接图案,所述透明电极连接图案被构造成与所述第一电极连接图案重叠并且在两者之间插置有层间绝缘膜,由透明电极形成并且具有第二连接部分,所述第二连接部分设置在所述多个分开的金属图案之间的与所述第一连接部分不重叠的区域中。
9.根据权利要求8所述的显示装置,其中,所述显示装置还包括:在所述非显示区域的所述至少一侧上,在所述第一线中的每一条的一端串联布置的上拉晶体管和下拉晶体管,其中:
所述第一线中的每一条的所述一端连接在所述上拉晶体管和所述下拉晶体管之间;且
所述存储电容器连接到所述上拉晶体管的栅极和所述第一线中的每一条的所述一端。
10.根据权利要求8所述的显示装置,其中,所述显示装置还包括第一电极接触图案,所述第一电极接触图案由所述第二金属层形成以与所述第一电极连接图案分隔开,并且被构造成与至少两个相邻的分开的金属图案重叠。
11.根据权利要求10所述的显示装置,其中,所述透明电极连接图案与所述第一电极接触图案重叠。
12.根据权利要求10所述的显示装置,其中,所述第一电极接触图案在所述至少两个相邻的分开的金属图案之间经过。
13.根据权利要求8所述的显示装置,其中,所述第一连接部分和所述第二连接部分中的至少一个在维修过程中用于激光切割部分。
14.根据权利要求8所述的显示装置,其中,所述显示装置还在所述有效区域中的每个子像素中包括:
位于与由所述第一金属层形成的所述多个分开的金属图案相同的层中的光屏蔽布线;
位于与由所述第二金属层形成的所述第一电极连接图案相同的层中且具有栅极以及源极和漏极的至少一个像素薄膜晶体管;和
在与所述透明电极连接图案相同的层中形成的像素电极。
15.根据权利要求14所述的显示装置,其中,所述显示装置还在所述有效区域中的每个子像素中包括顺序地层叠在所述像素电极上的有机发光层和公共电极。
16.根据权利要求8所述的显示装置,其中,所述第一线和所述第二线形成在与所述第二金属层相同的层中。
17.根据权利要求16所述的显示装置,其中,在每个子像素中的所述第一线和所述第二线中的一个被分成第一图案和第二图案,使得所述第一图案和所述第二图案与所述第一线和所述第二线中的另一个分隔开。
18.根据权利要求17所述的显示装置,其中,所述显示装置还包括第三图案,所述第三图案由所述第一金属层或所述透明电极形成,并且被构造成与所述第一图案和所述第二图案的相邻部分重叠并连接。
19.一种用于制造包括存储电容器的显示装置的方法,所述方法包括:
制备基板,所述基板具有其中设置有多个子像素的有效区域和位于所述有效区域之外的非显示区域;
在所述非显示区域的至少一侧上形成由第一金属层形成并且彼此分隔开的多个分开的金属图案;
在所述基板上形成具有第一接触孔的缓冲层,所述第一接触孔被构造成暴露至少两个相邻的分开的金属图案的多个部分;
在所述缓冲层上沉积第二金属层,然后选择性地去除所述第二金属层,从而形成经所述第一接触孔连接两个相邻的分开的金属图案的第一电极接触图案,以及形成与所述第一电极接触图案分隔开的第一电极连接图案,以与所述多个分开的金属图案重叠,所述第一电极连接图案具有第一连接部分,所述第一连接部分设置在所述多个分开的金属图案之间的区域中;
形成具有第二接触孔的层间绝缘膜,所述第二接触孔被构造成与所述第一电极接触图案重叠;和
在所述层间绝缘膜上沉积透明金属,然后选择性地去除所述透明金属,从而形成通过所述第二接触孔连接到所述第一电极接触图案的透明电极连接图案,所述透明电极连接图案具有设置在所述多个分开的金属图案之间的与所述第一连接部分不重叠的区域中的第二连接部分,并且被构造成与所述多个分开的金属图案重叠。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180127395A KR102675918B1 (ko) | 2018-10-24 | 스토리지 캐패시터, 이를 이용한 표시 장치 및 이의 제조 방법 | |
KR10-2018-0127395 | 2018-10-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111092104A true CN111092104A (zh) | 2020-05-01 |
CN111092104B CN111092104B (zh) | 2024-02-13 |
Family
ID=70326625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911009986.8A Active CN111092104B (zh) | 2018-10-24 | 2019-10-23 | 存储电容器、使用存储电容器的显示装置及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11092863B2 (zh) |
JP (1) | JP6921159B2 (zh) |
CN (1) | CN111092104B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110221492A (zh) * | 2019-06-10 | 2019-09-10 | 北海惠科光电技术有限公司 | 阵列基板及其修复方法、显示装置 |
CN117518673A (zh) * | 2024-01-04 | 2024-02-06 | 惠科股份有限公司 | 阵列基板和电子纸显示面板 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220029074A (ko) * | 2020-09-01 | 2022-03-08 | 엘지디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
CN112786667A (zh) * | 2021-01-05 | 2021-05-11 | 深圳市华星光电半导体显示技术有限公司 | Amoled显示面板及其制备方法 |
KR20230007610A (ko) * | 2021-07-05 | 2023-01-13 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1188368A (zh) * | 1996-12-19 | 1998-07-22 | 三洋电机株式会社 | 自发光型图像显示装置 |
US20070103610A1 (en) * | 2005-11-09 | 2007-05-10 | Lg.Philips Lcd Co., Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
WO2010106801A1 (ja) * | 2009-03-18 | 2010-09-23 | パナソニック株式会社 | 画像表示装置、その製造方法及び修正方法 |
CN102959604A (zh) * | 2011-06-27 | 2013-03-06 | 松下电器产业株式会社 | 显示装置及其制造方法 |
US20150162393A1 (en) * | 2013-12-09 | 2015-06-11 | Lg Display Co., Ltd. | Organic light emitting diode display, and fabricating and inspecting methods thereof |
US9129923B1 (en) * | 2014-05-08 | 2015-09-08 | Lg Display Co., Ltd. | Organic light emitting display and repairing method of the same |
US20170317155A1 (en) * | 2016-04-29 | 2017-11-02 | Lg Display Co., Ltd. | Backplane substrate and organic light emitting diode display using the same |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07119919B2 (ja) | 1991-05-15 | 1995-12-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
JP2001330850A (ja) | 2000-05-19 | 2001-11-30 | Sharp Corp | 液晶表示装置およびその欠陥修正方法 |
US7221413B2 (en) * | 2004-08-05 | 2007-05-22 | Au Optronics Corporation | Thin film transistor array substrate and repairing method thereof |
JP2011034109A (ja) | 2008-09-22 | 2011-02-17 | Casio Computer Co Ltd | 発光装置 |
JP5426562B2 (ja) | 2009-04-07 | 2014-02-26 | パナソニック株式会社 | 画像表示装置及びその補正方法 |
CN102326193B (zh) | 2010-05-13 | 2014-11-26 | 松下电器产业株式会社 | 显示装置及其制造方法 |
US20130120230A1 (en) | 2011-11-14 | 2013-05-16 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Flat Display Panel And A Method Of Repairing The Same |
US9673267B2 (en) | 2013-03-26 | 2017-06-06 | Lg Display Co., Ltd. | Organic light emitting diode display device having a capacitor with stacked storage electrodes and method for manufacturing the same |
KR102137392B1 (ko) | 2013-10-08 | 2020-07-24 | 엘지디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
US9647048B2 (en) | 2013-11-26 | 2017-05-09 | Apple Inc. | Capacitor structures for display pixel threshold voltage compensation circuits |
JP6462035B2 (ja) | 2016-04-29 | 2019-01-30 | エルジー ディスプレイ カンパニー リミテッド | バックプレーン基板及びそれを用いた有機発光表示装置 |
CN108346402B (zh) * | 2017-01-22 | 2019-12-24 | 京东方科技集团股份有限公司 | 一种栅极驱动电路及其驱动方法、显示装置 |
-
2019
- 2019-10-16 US US16/654,762 patent/US11092863B2/en active Active
- 2019-10-23 CN CN201911009986.8A patent/CN111092104B/zh active Active
- 2019-10-23 JP JP2019192382A patent/JP6921159B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1188368A (zh) * | 1996-12-19 | 1998-07-22 | 三洋电机株式会社 | 自发光型图像显示装置 |
US20070103610A1 (en) * | 2005-11-09 | 2007-05-10 | Lg.Philips Lcd Co., Ltd. | Array substrate for liquid crystal display device and method of fabricating the same |
WO2010106801A1 (ja) * | 2009-03-18 | 2010-09-23 | パナソニック株式会社 | 画像表示装置、その製造方法及び修正方法 |
CN102959604A (zh) * | 2011-06-27 | 2013-03-06 | 松下电器产业株式会社 | 显示装置及其制造方法 |
US20150162393A1 (en) * | 2013-12-09 | 2015-06-11 | Lg Display Co., Ltd. | Organic light emitting diode display, and fabricating and inspecting methods thereof |
US9129923B1 (en) * | 2014-05-08 | 2015-09-08 | Lg Display Co., Ltd. | Organic light emitting display and repairing method of the same |
US20170317155A1 (en) * | 2016-04-29 | 2017-11-02 | Lg Display Co., Ltd. | Backplane substrate and organic light emitting diode display using the same |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110221492A (zh) * | 2019-06-10 | 2019-09-10 | 北海惠科光电技术有限公司 | 阵列基板及其修复方法、显示装置 |
CN117518673A (zh) * | 2024-01-04 | 2024-02-06 | 惠科股份有限公司 | 阵列基板和电子纸显示面板 |
CN117518673B (zh) * | 2024-01-04 | 2024-05-14 | 惠科股份有限公司 | 阵列基板和电子纸显示面板 |
Also Published As
Publication number | Publication date |
---|---|
JP6921159B2 (ja) | 2021-08-18 |
KR20200046353A (ko) | 2020-05-07 |
US20200133083A1 (en) | 2020-04-30 |
US11092863B2 (en) | 2021-08-17 |
CN111092104B (zh) | 2024-02-13 |
JP2020067662A (ja) | 2020-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111092104B (zh) | 存储电容器、使用存储电容器的显示装置及其制造方法 | |
CN112838106A (zh) | 显示基板及显示装置 | |
CN110911443B (zh) | 平铺显示装置 | |
EP3503188A1 (en) | Display device | |
KR20190073849A (ko) | 표시 장치 | |
US20220376003A1 (en) | Display panel and display apparatus | |
CN112530996A (zh) | 显示装置 | |
CN114730538A (zh) | 显示基板及其制备方法、显示装置 | |
CN114664261A (zh) | 选通驱动器和包括该选通驱动器的显示装置 | |
CN112786657A (zh) | 透明显示面板及包括该透明显示面板的透明显示装置 | |
US20240194134A1 (en) | Display Substrate and Preparation Method Thereof, Display Apparatus | |
CN115152028A (zh) | 显示基板及其制备方法、显示装置 | |
CN115769296A (zh) | 显示基板及其制备方法、显示装置 | |
US10984726B2 (en) | Display device | |
US11088238B2 (en) | Display device | |
CN113410278B (zh) | 一种显示装置及显示设备 | |
US11568795B2 (en) | Chip-on film package and display device including the same | |
CN115398638B (zh) | 显示面板 | |
EP4203053A1 (en) | Display substrate and preparation method therefor, and display apparatus | |
KR20160083337A (ko) | 표시장치 | |
CN112151578B (zh) | 显示装置 | |
KR102675918B1 (ko) | 스토리지 캐패시터, 이를 이용한 표시 장치 및 이의 제조 방법 | |
CN105679220B (zh) | 显示面板 | |
KR102501143B1 (ko) | 표시 장치의 제조방법 | |
US20240215348A1 (en) | Array substrate and display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |