CN111092017A - 一种薄膜元件的制造方法 - Google Patents

一种薄膜元件的制造方法 Download PDF

Info

Publication number
CN111092017A
CN111092017A CN201811234230.9A CN201811234230A CN111092017A CN 111092017 A CN111092017 A CN 111092017A CN 201811234230 A CN201811234230 A CN 201811234230A CN 111092017 A CN111092017 A CN 111092017A
Authority
CN
China
Prior art keywords
layer
silicon
containing layer
metal layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811234230.9A
Other languages
English (en)
Inventor
刘振宇
林熙乾
林建宏
刘正平
柯山文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPK Touch Solutions Inc
Original Assignee
TPK Touch Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TPK Touch Solutions Inc filed Critical TPK Touch Solutions Inc
Priority to CN201811234230.9A priority Critical patent/CN111092017A/zh
Priority to TW108119783A priority patent/TWI706466B/zh
Publication of CN111092017A publication Critical patent/CN111092017A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜元件的制造方法包含形成一栅极金属层于一基板，再形成一栅极绝缘层于该栅极金属层上。接着，形成至少一含硅层于该栅极绝缘层上，之后闪光灯退火该栅极金属层以及该含硅层，并形成一源极金属层以及一漏极金属层于该含硅层上。闪光灯退火结晶可一次性、大面积对于薄膜发射高能量闪光，非晶硅层受到足够光能量即发生结晶。含硅层的掺杂层与源极‑漏极金属层相接，拥有较佳的欧姆接触(ohmic contact)特性。

Description

一种薄膜元件的制造方法
技术领域
本发明是关于一种薄膜元件的制造方法，尤其是一种背通道蚀刻半导体薄膜元件的制造方法。
背景技术
为了简化薄膜晶体管的制作，背通道蚀刻(back channel etch,BCE)的结构是目前相当普遍的制程方法。在制造多硅晶体管时，首先形成非晶(非晶形)硅(a-Si)薄膜，然后通过激光退火转变成多晶，激光光照非晶硅可达成转变为结晶状态。目前广泛使用准分子激光退火(ecimer laser annealing,ELA)作为激光退火的激光，准分子激光为波长在308纳米或更短的紫外线波长范围的脉冲振荡激光，产生粒度小的粒状结晶。
然而，准分子激光退火结晶技术是皆受限于线束的长度。例如，准分子激光退火线束在大面积薄膜的整个宽度或长度上无法提供一致的光束性质。因此，准分子激光退火扫瞄只能在小区块的膜面积中执行，其必须使基板移动于x和y两者方向，才得以成功地处理该薄膜。相较于扫瞄较小的膜，扫瞄于x和y两者方向不仅增加了制程时间，并且其也产生了具有束边缘的更低品质的膜与多个结晶扫瞄间的不一致性。
背通道蚀刻的制程因为先制作栅极金属层，晶体管表面多起伏，当进行准分子激光退火，加热深度受限且镀膜均匀性不佳，因此不适合以准分子激光退火在非晶半导体层形成结晶。而且激光源不仅售价昂贵，尤其激光管需定期更换，机具等使用费用不赀。
发明内容
有鉴于上述课题，本领域急需一种不受晶体管表面起伏，可以均匀退火并结晶的方法。本发明提供一种薄膜元件的制造方法包含形成一栅极金属层于一基板，再形成一栅极绝缘层于该栅极金属层上。接着，形成至少一含硅层于该栅极绝缘层上，之后闪光灯退火该栅极金属层以及该含硅层，并形成一源极金属层以及一漏极金属层于该含硅层上。
根据本发明部分实施例，在闪光灯退火含硅层的步骤后，还包含：形成一源极-漏极绝缘层于含硅层上，并位于含硅层和源极-漏极金属层之间。
根据本发明部分实施例，形成含硅层于栅极绝缘层上的步骤还包含：形成至少一掺杂层于含硅层。
根据本发明部分实施例，形成含硅层于栅极绝缘层上的步骤还包含图案化该含硅层，其中图案化含硅层的步骤包括：形成一光阻层于含硅层上；微影蚀刻含硅层；以及移除光阻层。
根据本发明部分实施例，薄膜元件的制造方法还包含形成一源极-漏极绝缘层于源极-漏极金属层上。
根据本发明部分实施例，闪光灯退火的升温速度介于700-1300℃/秒。
根据本发明部分实施例，闪光灯退火的一波长范围介于400-800纳米。
根据本发明部分实施例，闪光灯退火含硅层是通过化学气相沉积形成于栅极绝缘层上。
根据本发明部分实施例，栅极金属层是选自由铟镓锌氧化物、铟镓锌氮氧化物、氧化锌、氮氧化锌、锌锡氧化物、镉锡氧化物、镓锡氧化物、钛锡氧化物、铜铝氧化物、锶铜氧化物、镧铜硫氧化物、氮化镓、铟镓氮化物、铝镓氮化物及铟镓铝氮化物所组成的群组的材料。
根据本发明部分实施例，源极-漏极金属层的材料是选自铜、金、银、铝、钨、钼、铬、钽、钛、及其合金或组合所组成的群组的材料。
经由闪光灯退火含硅层，原本为非晶硅的含硅层可得到较佳的活化，可使含硅层结晶，且闪光灯退火可大面积、一次性完成结晶程序，相较于激光退火制程更有效率。
闪光灯退火结晶可一次性、大面积对于薄膜发射高能量闪光，非晶硅层受到足够光能量即发生结晶。含硅层的掺杂层与源极-漏极金属层相接，拥有较佳的欧姆接触(ohmiccontact)特性。
附图说明
本发明的上述和其他态样以及特征请参照说明书内容并配合附加附图得到更清楚的了解，其中：
图1是根据本发明部分实施例的一薄膜元件制造方法流程图；
图2A-图2G是根据本发明部分实施例的薄膜元件制造方法剖面示意图；
图3是根据本发明部分实施例的一薄膜元件剖面示意图；
图4是根据本发明部分实施例的一薄膜元件剖面示意图；
图5是根据本发明部分实施例的一薄膜元件剖面示意图。
具体实施方式
为了使本揭示内容的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所揭露的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。在以下描述中，将详细叙述许多特定细节以使读者能够充分理解以下的实施例。然而，可在无此等特定细节的情况下实践本发明的实施例。
本发明为背通道蚀刻制造的薄膜晶体管，通过闪光退火使非晶半导体层结晶的方法。请参考图1。图1是根据本发明部分实施例绘示的一薄膜元件制造方法流程图。步骤S110为形成一栅极金属主动层于一基板。请同时参考图2A。图2A是根据本发明部分实施例的一薄膜元件制造方法剖面示意图。首先，提供一基板210，基板210可为玻璃、塑胶或金属。请参考图2B。图2B是根据本发明部分实施例的一薄膜元件制造方法剖面示意图。栅极金属层220形成在基板210的上表面。金属层通常通过物理气相沉积程序〈例如：溅镀〉形成在基板210上，且经图案化以形成栅极金属层220。
栅极金属层220的材料可以为铟镓锌氧化物(InGaZnO)、铟镓锌氮氧化物(InGaZnON)、氧化锌(ZnO)、氮氧化锌(ZnON)、锌锡氧化物(ZnSnO)、镉锡氧化物(CdSnO)、镓锡氧化物(GaSnO)、钛锡氧化物(TiSnO)、铜铝氧化物(CuAlO)、锶铜氧化物(SrCuO)、镧铜硫氧化物(LaCuOS)、氮化镓(GaN)、铟镓氮化物(InGaN)、铝镓氮化物(AlGaN)及铟镓铝氮化物(InGaAlN)所组成的群组的材料制造而成。
根据栅极电极的位置，晶体管的元件结构可以是反向交错式(inversely-staggered，亦称为底栅极(bottom-gate))或交错式(亦称为顶栅极(top-gate))。在顶栅极结构中，栅极电极位于栅极绝缘层的上方，且主动层形成于栅极绝缘层的下方。在底栅极结构中，栅极电极位于栅极绝缘层的下方，且主动层形成于栅极绝缘层的上方。本发明不以此为限。
请复参考图1的步骤S120，形成一栅极绝缘层于该栅极金属层上。请参考图2C。栅极金属层220上完全覆盖一栅极绝缘层230。更详细地说，栅极绝缘层230顺应栅极金属层220的外形涂覆在栅极金属层220上，且覆盖基板210暴露的上表面区域。以可通过涂覆栅极绝缘层230时，将具有图案化栅极金属层220的基板210平坦化，使得基板210表面不因图案化的栅极金属层而有***部分。
请复参考图1的步骤S130，形成一含硅层于该栅极绝缘层上。请参考图2D。含硅层240包含一非晶硅层(a-Si)，含硅层240透过例如化学气相沉积(chemical vapordeposition,CVD)沉积在栅极绝缘层230顶部，非晶硅层经过n+掺杂形成非晶硅层中的一掺杂层，并成为源极及漏极(S/D)接触点。
请复参考图1的步骤S140，闪光灯退火含硅层。在含硅层240尚未图案化形成特定形状的区块前，进行闪光灯退火290结晶。闪光激光退火290使用闪光灯产生宽波长范围〈例如400-800纳米〉的白光。闪光灯是气体填充的放电灯，例如氙气，可产生非常短暂且强烈的非同调全光谱白光。闪光灯退火为使用白光能量在目标物表面产生辐射，还可将光透过反射镜设置，将光能量聚焦引导到目标物表面。闪光灯功率是由一系列的电容器和电感器供应，放电光能量密度可高达1-20毫秒(ms)放电之高达40焦耳/平方公分〈J/cm2〉。闪光灯退火290允许单一闪光快速加热含硅层240固态表面。
影响含硅层240结晶品质的闪光灯的变数可能包含入射光的能量密度以及持续期间和光形状。由于闪光灯辐射是一泛辐射制程，闪光灯能够以单一脉冲来辐射大面积的基材表面，可一次性处理覆盖在基材上的非晶硅膜。因此，不需要使用如准分子激光退火扫瞄方式的多脉冲操作。以闪光灯退火的成本相较于激光退火也更为低廉。根据本发明部分实施例，闪光灯退火的升温速度介于700-1300℃/秒。
经过闪光灯退火290之后，含硅层240的结晶结构的横向生长开始于含硅层240表面，并沿着与闪光灯退火290箭头垂直方向扩增，以产生一结晶材料。硅结晶粒倾向于从垂直于液态相与固态相硅之间的界面横向地生长。因此，当含硅层240的某些区块被辐射且熔化而含硅层240的其他区块维持固态时，结晶生长从含硅层240的固态/液态界面开始，并且沿着含硅层240横向行进。此种结晶生长的形式称为横向生长，可以产生大的硅结晶粒，利于元件制造。因此，元件可以形成在含硅层240的横向生长区域中。
请参考图2F。含硅层240先图案化，图案化制程包含形成一光阻层于含硅层240，用以对含硅层240的非晶硅层与掺杂层进行黄光微影蚀刻，以形成特定形状的含硅层240’，仅保留一预定形状的区块(island)在栅极绝缘层230上，再将光阻层移除。光阻层移除之后，进行闪光灯退火290。根据本发明部分实施例，闪光灯退火290可于含硅层240图案化之前或之后进行。图2E中，闪光灯退火290在含硅层240图案化之前进行，图2F中闪光灯退火290在含硅层240’图案化之后进行。在含硅层240’图案化之后进行闪光灯退火，由于含硅层240’表面平坦化，栅极绝缘层230涂覆在栅极金属层220的型态(上下起伏)对于含硅层240’结晶特性的影响更小。
请复参考图1的步骤S150，形成一源极金属层以及一漏极金属层。请参考图2G。图案化含硅层240’后，利用之前在含硅层240’中形成的掺杂层当作源极及漏极(S/D)接触点，形成第二金属层，也就是源极-漏极金属层250。源极-漏极金属层250的材料可以选自由铜(Cu)、金(Au)、银(Ag)、铝(Al)、钨(W)、钼(Mo)、铬(Cr)、钽(Ta)、钛(Ti)、其合金或组合所组成的群组的材料制造而成。源极-漏极金属层250之上还涂覆一源极-漏极绝缘层(图未示)，完成此晶体管薄膜元件制造程序。
请参考图3。图3是根据本发明部分实施例的一薄膜元件剖面示意图。在背通道蚀刻制程中，利用上述方法制作晶体管薄膜，首先在基板310上形成栅极金属层320，在栅极金属层320上涂覆栅极绝缘层330，在本实施例中，栅极绝缘层330仅平坦覆盖栅极金属层320的范围，并未因栅极金属层310的型态而形成如图2C起伏的外貌，栅极绝缘层330也不与基板310接触。接着，于栅极绝缘层330上形成含硅层340，含硅层340包含非晶硅层以及掺杂层，含硅层340可在图案化前或图案或之后进行闪光灯退火。之后，形成源极-漏极金属层于经过闪光灯退火结晶的含硅层340。在本实施例中，含硅层340经过图案化之后，并不完全遮盖其下的栅极绝缘层330。也就是说，含硅层340与栅极绝缘层330外形并不相同，使得部分栅极绝缘层330暴露于含硅层340外。第二金属层，即源极-漏极金属层350再形成于含硅层340上。于本实施例，含硅层340仅部分覆盖在源极-漏极金属层350之下。源极-漏极金属层350于本发明部分实施例中也可完全省略。即，含硅层340上方没有覆盖源极-漏极金属层350。根据本发明部分实施例，此制作流程允许含硅层与栅极金属层、源极-漏极金属层形貌不一致。
请参考图4。图4是根据本发明部分实施例的一薄膜元件剖面示意图。图4的薄膜晶体管制作方法与上述实施例类似。惟，其栅极金属层420与栅极绝缘层430不完全覆盖基板410，含硅层440与栅极绝缘层430的形貌也不等，部分栅极绝缘层430未被含硅层440覆盖。又，源极-漏极金属层450仅覆盖部分含硅层440，且与未被含硅层440覆盖的栅极绝缘层430相接触。源极-漏极金属层450的顶部可平坦化，或依据其下的元件的图案化方式，例如含硅层440及栅极绝缘层450的态貌而呈现相关的起伏。
请参考图5。图5是根据本发明部分实施例的一薄膜元件剖面示意图。图5的薄膜晶体管制作方法与上述实施例类似。含硅层240’的闪光灯退火结晶可在图案化前或图案化后进行。惟，形成图案化含硅层240’之后，再涂覆一源极-漏极绝缘层260于含硅层240’之上。源极-漏极绝缘层260覆盖含硅层240’，之后再形成源极-漏极金属层250，使得源极-漏极绝缘层260是位于含硅层240’和源极-漏极金属层250之间。经过背通道蚀刻程序形成源极-漏极金属层250与含硅层240’的掺杂层的接触。
本发明提供一种薄膜晶体管的制作方法，含硅层包含非晶硅层及掺杂层，在含硅层图案化前或图案化后，透过闪光灯退火以在非晶硅层形成结晶，闪光灯退火结晶可一次性、大面积对于薄膜发射高能量闪光，非晶硅层受到足够光能量即发生结晶。含硅层的掺杂层与源极-漏极金属层相接，拥有较佳的欧姆接触(ohmic contact)特性。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (10)

1.一种薄膜元件的制造方法，其特征在于，其步骤包含：
形成一栅极金属层于一基板；
形成一栅极绝缘层于该栅极金属层上；
形成一含硅层于该栅极绝缘层上；
闪光灯退火该含硅层；以及
形成一源极-漏极金属层于该含硅层上。
2.根据权利要求1所述的薄膜元件的制造方法，其特征在于，在闪光灯退火该含硅层的步骤后，还包含：
形成一源极-漏极绝缘层于该含硅层上，并位于该含硅层和该源极-漏极金属层之间。
3.根据权利要求1所述的薄膜元件的制造方法，其特征在于，形成该含硅层于该栅极绝缘层上的步骤还包含：
形成至少一掺杂层于该含硅层。
4.根据权利要求1所述的薄膜元件的制造方法，其特征在于，形成该含硅层于该栅极绝缘层上的步骤还包含图案化该含硅层，其中图案化该含硅层的步骤包括：
形成一光阻层于该含硅层上；
微影蚀刻该含硅层；以及
移除该光阻层。
5.根据权利要求1所述的薄膜元件的制造方法，其特征在于，还包含：
形成一源极-漏极绝缘层于该源极-漏极金属层上。
6.根据权利要求1所述的薄膜元件的制造方法，其特征在于，该闪光灯退火的升温速度介于700-1300℃/秒。
7.根据权利要求1所述的薄膜元件的制造方法，其特征在于，该闪光灯退火的一波长范围介于400-800纳米。
8.根据权利要求1所述的薄膜元件的制造方法，其特征在于，该闪光灯退火该含硅层是通过化学气相沉积形成于该栅极绝缘层上。
9.根据权利要求1所述的薄膜元件的制造方法，其特征在于，该栅极金属层是选自由铟镓锌氧化物、铟镓锌氮氧化物、氧化锌、氮氧化锌、锌锡氧化物、镉锡氧化物、镓锡氧化物、钛锡氧化物、铜铝氧化物、锶铜氧化物、镧铜硫氧化物、氮化镓、铟镓氮化物、铝镓氮化物及铟镓铝氮化物所组成的群组的材料。
10.根据权利要求1所述的薄膜元件的制造方法，其特征在于，该源极-漏极金属层的材料是选自铜、金、银、铝、钨、钼、铬、钽、钛、及其合金或组合所组成的群组的材料。
CN201811234230.9A 2018-10-23 2018-10-23 一种薄膜元件的制造方法 Pending CN111092017A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811234230.9A CN111092017A (zh) 2018-10-23 2018-10-23 一种薄膜元件的制造方法
TW108119783A TWI706466B (zh) 2018-10-23 2019-06-06 一種薄膜元件的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811234230.9A CN111092017A (zh) 2018-10-23 2018-10-23 一种薄膜元件的制造方法

Publications (1)

Publication Number Publication Date
CN111092017A true CN111092017A (zh) 2020-05-01

Family

ID=70391406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811234230.9A Pending CN111092017A (zh) 2018-10-23 2018-10-23 一种薄膜元件的制造方法

Country Status (2)

Country Link
CN (1) CN111092017A (zh)
TW (1) TWI706466B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929099A (zh) * 2005-09-08 2007-03-14 中华映管股份有限公司 薄膜晶体管及低温多晶硅薄膜晶体管之多晶硅层的制造方法
TW201001556A (en) * 2008-02-29 2010-01-01 Univ Columbia Flash lamp annealing crystallization for large area thin films
CN101620991A (zh) * 2008-07-02 2010-01-06 中芯国际集成电路制造(上海)有限公司 Tft快闪存储单元的原子层沉积外延硅生长
US20100117090A1 (en) * 2008-11-07 2010-05-13 Hyung-Gu Roh Array substrate including thin film transistor and method of fabricating the same
CN102160160A (zh) * 2008-09-19 2011-08-17 应用材料股份有限公司 用于形成金属硅化物的方法及设备
US20120115286A1 (en) * 2009-07-09 2012-05-10 Sharp Kabushiki Kaisha Thin-film transistor producing method
CN102763213A (zh) * 2011-02-23 2012-10-31 松下电器产业株式会社 薄膜晶体管器件的制造方法、薄膜晶体管器件以及显示装置
CN105280716A (zh) * 2015-07-24 2016-01-27 友达光电股份有限公司 薄膜晶体管的制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1929099A (zh) * 2005-09-08 2007-03-14 中华映管股份有限公司 薄膜晶体管及低温多晶硅薄膜晶体管之多晶硅层的制造方法
TW201001556A (en) * 2008-02-29 2010-01-01 Univ Columbia Flash lamp annealing crystallization for large area thin films
CN101620991A (zh) * 2008-07-02 2010-01-06 中芯国际集成电路制造(上海)有限公司 Tft快闪存储单元的原子层沉积外延硅生长
CN102160160A (zh) * 2008-09-19 2011-08-17 应用材料股份有限公司 用于形成金属硅化物的方法及设备
US20100117090A1 (en) * 2008-11-07 2010-05-13 Hyung-Gu Roh Array substrate including thin film transistor and method of fabricating the same
US20120115286A1 (en) * 2009-07-09 2012-05-10 Sharp Kabushiki Kaisha Thin-film transistor producing method
CN102763213A (zh) * 2011-02-23 2012-10-31 松下电器产业株式会社 薄膜晶体管器件的制造方法、薄膜晶体管器件以及显示装置
CN105280716A (zh) * 2015-07-24 2016-01-27 友达光电股份有限公司 薄膜晶体管的制造方法

Also Published As

Publication number Publication date
TW202017053A (zh) 2020-05-01
TWI706466B (zh) 2020-10-01

Similar Documents

Publication Publication Date Title
US5605846A (en) Method for manufacturing semiconductor device
US6194254B1 (en) Semiconductor device and method for manufacturing the same
US5946562A (en) Polysilicon thin film transistors with laser-induced solid phase crystallized polysilicon channel
US7749819B2 (en) Method for manufacturing semiconductor device
JPH07249779A (ja) 半導体装置の作製方法
US5894137A (en) Semiconductor device with an active layer having a plurality of columnar crystals
US8334536B2 (en) Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
JP3389022B2 (ja) 半導体装置
KR101117643B1 (ko) 비정질 실리콘막의 결정화 방법, 그리고 박막 트랜지스터 및 이의 제조 방법
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JP6081689B2 (ja) 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法
JP4084039B2 (ja) 薄膜半導体装置及びその製造方法
JP2001053020A (ja) 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法
KR100947180B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법
TWI706466B (zh) 一種薄膜元件的製造方法
EP1522104A1 (en) Tft electronic devices and their manufacture
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
KR100325629B1 (ko) 폴리실리콘-박막트랜지스터소자 및 그 제조방법,
JP2009246235A (ja) 半導体基板の製造方法、半導体基板及び表示装置
KR20000060844A (ko) 폴리실리콘 박막트랜지스터 소자 및 그 제조방법
JP3227392B2 (ja) 半導体装置およびその製造方法
JPH0982639A (ja) 半導体装置およびその製造方法
JP2001053278A (ja) 薄膜トランジスタおよびこれを用いた表示装置の製造方法
JP2002208565A (ja) 半導体装置、その製造方法および液晶表示装置
JP2007317841A (ja) 結晶質半導体膜の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200501

WD01 Invention patent application deemed withdrawn after publication