CN111063673A - 一种无基板集成天线封装结构及其制造方法 - Google Patents

一种无基板集成天线封装结构及其制造方法 Download PDF

Info

Publication number
CN111063673A
CN111063673A CN201911224624.0A CN201911224624A CN111063673A CN 111063673 A CN111063673 A CN 111063673A CN 201911224624 A CN201911224624 A CN 201911224624A CN 111063673 A CN111063673 A CN 111063673A
Authority
CN
China
Prior art keywords
layer
metal
dielectric layer
metal layer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911224624.0A
Other languages
English (en)
Inventor
李君�
陈�峰
曹立强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Shanghai Xianfang Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd, Shanghai Xianfang Semiconductor Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201911224624.0A priority Critical patent/CN111063673A/zh
Publication of CN111063673A publication Critical patent/CN111063673A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/50—Structural association of antennas with earthing switches, lead-in devices or lightning protectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q19/00—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic
    • H01Q19/10—Combinations of primary active antenna elements and units with secondary devices, e.g. with quasi-optical devices, for giving the antenna a desired directional characteristic using reflecting surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)

Abstract

本发明提供一种无基板集成天线封装结构，包括：嵌入或附着于所述第一塑封层表面的天线层；具有芯片焊球的芯片；一个或多个第一金属柱；第一金属层，附着或嵌入于所述第一塑封层远离天线层的一侧表面，与所述芯片及所述第一金属柱电连接；第一介质层，覆盖所述第一金属层的表面和间隙；第二塑封层，覆盖所述第一介质层表面，并包覆所述芯片和所述第一金属柱；第二介质层，覆盖于所述第二塑封层表面；第二金属层，形成于所述第二介质层表面，与所述第一金属柱电连接；第三介质层，覆盖所述第二金属层的表面和间隙；以及外接焊球，电连接至所述第二金属层。

Description

一种无基板集成天线封装结构及其制造方法
技术领域
本发明涉及半导体封装技术领域，特别涉及无基板集成天线封装技术。
背景技术
封装天线(Antenna-in-Package,AiP)技术是通过封装材料与工艺将天线集成在携带芯片的封装内。AiP技术很好地兼顾了天线性能、成本及体积，已成为无线通信***的主流天线技术。
如图11所示，传统的集成天线式封装，采用PCB和芯片集成的方式制作，芯片采用倒装或引线键合的方式贴装在PCB上，天线设计在PCB表面。这种封装结构中的PCB通常为层数在8层以上的多层板，如图12所示。这类封装体积较大，产品厚度较厚，信号传输距离长，高频衰减较大，不适合未来终端产品使用。同时，适用于天线的PCB材料获取困难，成本较高。
因此，需要新型的集成天线封装结构及其制造方法，从而至少部分的解决现有技术中存在的问题。
发明内容
为了解决现有技术中存在的至少部分问题，本发明一方面提供一种无基板集成天线封装结构。
一种无基板集成天线封装结构，包括：
天线层；
第一塑封层，所述天线层嵌入或附着于所述第一塑封层表面；
芯片；
一个或多个第一金属柱；
第一金属层，所述第一金属层附着于或嵌入所述第一塑封层远离天线层的一侧表面，所述第一金属层与所述芯片及所述第一金属柱电连接；
第一介质层，所述第一介质层覆盖所述第一金属层的表面和间隙；
第二塑封层，所述第二塑封层覆盖所述第一介质层表面，并包覆所述芯片和所述第一金属柱；
第二介质层，所述第二介质层覆盖于所述第二塑封层表面；
第二金属层，所述第二金属层形成于所述第二介质层表面，所述第二金属层与所述第一金属柱电连接；
第三介质层，所述第三介质层覆盖所述第二金属层的表面和间隙；以及
外接焊球，所述外接焊球电连接至所述第二金属层。
进一步地，所述无基板集成天线封装结构还可以包括一个或多个第二金属柱，所述第二金属柱与所述天线层及所述第一金属层电连接。
进一步地，所述芯片通过形成于芯片焊盘上的芯片焊球，贴装于所述第一金属层上。
进一步地，所述第一金属层实现对所述芯片焊球的扇出功能。
进一步地，所述第一金属层和/或所述第二金属层和/或所述第一金属柱和/或所述第二金属柱的材料为铜、银、金、锡。
进一步地，所述第一塑封层和/或所述第二塑封层的材料为树脂和填料组成。
进一步地，所述第一介质层和/或所述第二介质层和/或所述第三介质层的材料为液态或膜状感光材料。
本发明另一方面提供一种无基板集成天线封装结构的制造方法，包括：
在载片上覆盖临时膜；
在临时膜上形成天线层；
形成第一塑封层；
在第一塑封层表面形成第一金属层；
在所述第一金属层上覆盖第一介质层，并通过曝光或显影技术去除部分第一介质层，以暴露第一金属层的至少一个外接焊盘；
在一个或多个所述第一金属层的外接焊盘上制作第一金属柱；
在芯片焊盘表面增加芯片焊球，将芯片倒装贴装至第一金属层的焊盘上；
形成第二塑封层；
在所述第二塑封层表面覆盖第二介质层，并通过曝光或显影技术去除部分第二介质层，以暴露第一金属柱的表面；
在所述第二介质层表面形成第二金属层；
在所述第二金属层表面覆盖第三介质层，并通过曝光或显影技术去除部分第三介质层，以暴露第二金属层的至少一个外接焊盘；
在一个或多个所述第二金属层的外接焊盘上制作焊球；以及
去除载片及临时膜。
进一步地，所述方法还包括，在所述天线层表面形成第二金属柱。
本发明又一方面提供另一种无基板集成天线封装结构的制造方法，包括：
在载片上覆盖临时膜；
在临时膜表面形成第三介质层，并通过曝光或显影技术去除部分第三介质层；
在所述第三介质层上形成第二金属层；
在所述第二金属层表面覆盖第二介质层，并通过曝光或显影技术去除部分第二介质层，以暴露第二金属层的至少一个外接焊盘；
在一个或多个所述第二金属层的外接焊盘上制作第一金属柱；
在芯片焊盘表面增加芯片焊球，将芯片贴装至第二介质层上；
形成第二塑封层；
在所述第二塑封层表面覆盖第一介质层，并通过曝光或显影技术去除部分第一介质层，以暴露所述第一金属柱的表面及所述芯片的焊球；
在所述第一介质层上形成第一金属层；
形成第一塑封层；
在塑封层表面形成天线层；
去除载片及临时膜；以及
在一个或多个所述第二金属层的外接焊盘上制作焊球。
进一步地，所述方法还包括，在所述第一金属层表面覆盖第四介质层，并通过曝光或显影技术去除部分第四介质层，以暴露第一金属层的至少一个外接焊盘，在一个或多个所述第一金属层的外接焊盘上制作第二金属柱。
本发明提供一种无基板集成天线封装结构及其制造方法，通过采用无基板化的扇出封装工艺，实现芯片布线的三维集成。该封装结构整体厚度更薄，同时其背面可以大面积覆铜和布球，散热性能好；毫米波芯片低速和P/G IO通过底层金属柱对外互连；上层结构含有馈电结构和反射面，可成阵排布；封装结构可实现多芯片3D集成。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出本发明一个实施例的无基板集成天线封装结构的横截面示意图；
图2示出本发明又一个实施例的无基板集成天线封装结构的横截面示意图；
图3示出本发明又一个实施例的无基板集成天线封装结构的横截面示意图；
图4示出本发明又一个实施例的无基板集成天线封装结构的横截面示意图；
图5A至图5O示出根据本发明的一个实施例形成无基板集成天线封装结构的过程的剖面示意图；
图6A至图6O示出根据本发明的又一个实施例形成无基板集成天线封装结构的过程的剖面示意图；以及
图7示出根据本发明的一个实施例形成无基板集成天线封装结构的流程图；
图8示出根据本发明的又一个实施例形成无基板集成天线封装结构的流程图；
图9示出根据本发明的又一个实施例形成无基板集成天线封装结构的流程图；
图10示出根据本发明的又一个实施例形成无基板集成天线封装结构的流程图；
图11示出现有技术中的有机基板集成天线封装结构图；以及
图12示出现有技术中集成天线封装的有机基板结构示意图。
具体实施方式
以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
在本发明中，除非特别指出，“布置在…上”、“布置在…上方”以及“布置在…之上”并未排除二者之间存在中间物的情况。此外，“布置在…上或上方”仅仅表示两个部件之间的相对位置关系，而在一定情况下、如在颠倒产品方向后，也可以转换为“布置在…下或下方”，反之亦然。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
下面结合图1来详细介绍根据本发明的一个实施例的一种无基板集成天线封装结构。图1示出根据本发明的一个实施例的一种无基板集成天线封装结构100的剖面示意图。如图1所示，该无基板集成天线封装结构100包括天线层101、芯片102、第一塑封层111、第二塑封层112、第一金属层121、第二金属层122、第一金属柱131、第一介质层141、第二介质层142、第三介质层143以及外接焊球150。
第一塑封层111包裹天线层101，但露出天线层101的表面，天线层101的材料可以为铜、银或金等，第一塑封层111的材料为树脂和填料组成。
第一金属层121形成于第一塑封层111远离天线层的一侧表面，实现与芯片102及第一金属柱131的电连接，第一金属层121和/或第一金属柱131的材料可以为铜、银、锡或金等。
第一介质层141覆盖第一金属层121的表面及金属导线间、及铜柱与芯片焊球之间的间隙，起到绝缘保护作用。第一介质层141的材料为感光材料，可以为液态或膜状材料。
第二塑封层112设置成包覆芯片102及第一金属柱131，但露出第一金属柱131的端面，第二塑封层112的材料为树脂和填料组成。
第二介质层142覆盖第二塑封层112的表面，但露出第一金属柱131的端面。第二介质层142的材料为感光材料，可以为液态或膜状材料。
第二金属层122形成于第二介质层142表面，实现与第一金属柱131的电连接，第二金属层121的材料可以为铜、银或金等。
第三介质层143覆盖第二金属层122的表面及金属导线间的间隙，起到绝缘保护作用。第三介质层143的材料为感光材料，可以为液态或膜状材料。
外接焊球150设置在第二金属层122的外接焊盘上。
图2示出根据本发明的又一个实施例的一种无基板集成天线封装结构200的剖面示意图。如图2所示，无基板集成天线封装结构200与无基板集成天线封装结构100的不同之处在于，无基板集成天线封装结构200还包括第二金属柱232，第二金属柱232包裹于第一塑封层211中，实现与天线层201及第一金属层221的电连接，第二金属柱232的材料可以为铜、银或金等。
图3示出根据本发明的又一个实施例的一种无基板集成天线封装结构300的剖面示意图。如图3所示，无基板集成天线封装结构300与无基板集成天线封装结构100的不同之处在于，天线层301形成于第一塑封层311的表面，同时第一金属层321嵌入于第一塑封层311的另一侧表面，第一介质层341覆盖于第一塑封层311具有第一金属层321一侧的表面，并露出部分第一金属层321的外接焊盘。
图4示出根据本发明的又一个实施例的一种无基板集成天线封装结构400的剖面示意图。如图4所示，无基板集成天线封装结构400与无基板集成天线封装结构300的不同之处在于，无基板集成天线封装结构400还包括第四介质层444及第二金属柱432，第二金属柱432包裹于第一塑封层411中，实现与天线层401及第一金属层421的电连接，第四介质层444覆盖第一金属层421的表面及金属导线间的间隙，起到绝缘保护作用。第四介质层444的材料为感光材料，可以为液态或膜状材料，第二金属柱432的材料可以为铜、银或金等。
下面结合图5A至图5N以及图7来详细描述形成无基板集成天线封装结构100的过程。图5A至图5N示出根据本发明的一个实施例形成该种无基板集成天线封装结构的过程剖面示意图；图7示出根据本发明的一个实施例形成该种无基板集成天线封装结构的流程图700。
首先，在步骤701，如图5A所示，在载片002上覆盖临时膜003。其中载片002可以为晶圆、玻璃、金属、陶瓷、硅等载片材料；临时膜003为加热、光照等可拆键合粘接材料。
接下来，在步骤702，如图5B所示，在临时膜003表面形成天线层101。具体形成方法可以通过化学镀、PVD等工艺在临时膜003表面形成种子层，通过层压、贴片、印刷、旋涂等方式涂覆光刻胶，然后进行曝光、显影、电镀、去胶、去多余种子层等步骤，形成天线层101。
接下来，在步骤703，如图5C所示，形成第一塑封层111。第一塑封层111包覆天线层101。
接下来，在步骤704，如图5D所示，在第一塑封层111表面形成第一金属层121。具体形成方法可以通过化学镀、PVD等工艺在第一塑封层111表面形成种子层，通过层压、贴片、印刷、旋涂等方式涂覆光刻胶，然后进行曝光、显影、电镀、去胶、去多余种子层等步骤，形成第一金属层121。
接下来，在步骤705，如图5E所示，在第一金属层121上形成第一介质层141，通过曝光或显影等技术去除部分第一介质层141，暴露至少一个第一金属层121的外接焊盘。
接下来，在步骤706，如图5F所示，在第一金属层121的至少一个外接焊盘上，通过电镀、印刷、植球等工艺制作第一金属柱131。
接下来，在步骤707，如图5G所示，在芯片102的焊盘表面增加芯片焊球001，芯片焊球001的材料为铜、镍、锡、银、金、钯或其合金。
接下来，在步骤708，如图5H所示，将芯片102倒装贴装在第一金属柱131之间的预设第一金属层121的芯片焊盘上。
接下来，在步骤709，如图5I所示，形成第二塑封层112。第二塑封层112包覆芯片102及第一金属柱131，同时露出第一金属柱131的头。在本发明的一个具体实施例中，可以在形成第二塑封层112后，再通过减薄、铣削、研磨第二塑封层112实现第一金属柱131的露头。
接下来，在步骤710，如图5J所示，在第二塑封层112表面覆盖第二介质层142，通过曝光或显影等技术去除部分第二介质层142，暴露第一金属柱131的端面。
接下来，在步骤711，如图5K所示，在第二介质层142表面形成第二金属层122。具体形成方法可以通过化学镀、PVD等工艺在第二介质层142表面形成种子层，通过层压、贴片、印刷、旋涂等方式涂覆光刻胶，然后进行曝光、显影、电镀、去胶、去多余种子层等步骤，形成第二金属层122。
接下来，在步骤712，如图5L所示，在第二金属层122上形成第三介质层143，通过曝光或显影等技术去除部分第三介质层143，暴露至少一个第二金属层122的外接焊盘。
接下来，在步骤713，如图5M所示，在第二金属层122上形成外接焊球150。在本发明的一个具体实施例中，可以通过电镀、植球、印刷等工艺在第二金属层122的至少一个外接焊盘上形成外接焊球150。
最后，在步骤714，如图5N所示，去除载片002及临时膜003。在本发明的一个具体实施例中，可以依据临时粘合层002的特性，采用机械研磨去除、化学腐蚀去除、干法刻蚀去除、激光去除、加热去除等方式实现。
图8示出根据本发明的一个实施例形成无基板集成天线封装结构200的流程图800。与流程700不同之处在于，流程800在形成天线层之后，增加了步骤801，形成第二金属柱232以及增加了第二金属柱232的露头操作。
步骤801，如图5O所示，在天线层221表面，通过电镀、印刷、植球等工艺制作第二金属柱232。
接下来，在形成第一塑封层后，再通过减薄、铣削、研磨第一塑封层实现第二金属柱232的露头。所述第一塑封层包覆天线层及第二金属柱232。
流程800其余步骤与流程700一致。
下面结合图6A至图6N以及图9来详细描述形成无基板集成天线封装结构300的过程。图6A至图6N示出根据本发明的一个实施例形成该种无基板集成天线封装结构的过程剖面示意图；图9示出根据本发明的一个实施例形成该种无基板集成天线封装结构的流程图900。
首先，在步骤901，如图6A所示，在载片002上覆盖临时膜003。其中载片002可以为晶圆、玻璃、金属、陶瓷、硅等载片材料；临时膜003为加热、光照等可拆键合粘接材料。
接下来，在步骤902，如图6B所示，在临时膜003表面形成第三介质层343，通过曝光或显影等技术去除部分第三介质层343。
接下来，在步骤903，如图6C所示，在第三介质层343表面形成第二金属层322。具体形成方法可以通过化学镀、PVD等工艺在第三介质层343表面形成种子层，通过层压、贴片、印刷、旋涂等方式涂覆光刻胶，然后进行曝光、显影、电镀、去胶、去多余种子层等步骤，形成第二金属层322。
接下来，在步骤904，如图6D所示，在第二金属层322上形成第二介质层342，通过曝光或显影等技术去除部分第二介质层342，暴露至少一个第二金属层322的外接焊盘。
接下来，在步骤905，如图6E所示，在第二金属层322的至少一个外接焊盘上，通过电镀、印刷、植球等工艺制作第一金属柱331。
接下来，在步骤906，如图6F所示，在芯片302的焊盘表面增加芯片焊球001，芯片焊球001的材料为铜、镍、锡、银、金、钯或其合金。
接下来，在步骤907，如图6G所示，使用粘接胶将芯片302贴装在第一金属柱331之间的第二金属层322上。
接下来，在步骤908，如图6H所示，形成第二塑封层312。第二塑封层312包覆芯片302及第一金属柱331，同时露出第一金属柱331的头及芯片302的芯片焊球001。在本发明的一个具体实施例中，可以在形成第二塑封层312后，再通过减薄、铣削、研磨第二塑封层312实现第一金属柱131及芯片焊球001的露头。
接下来，在步骤909，如图6I所示，在第二塑封层312表面覆盖第一介质层341，通过曝光或显影等技术去除部分第一介质层341，暴露第一金属柱331的端面及芯片焊球001。
接下来，在步骤910，如图6J所示，在第一介质层341表面形成第一金属层321。具体形成方法可以通过化学镀、PVD等工艺在第一介质层341表面形成种子层，通过层压、贴片、印刷、旋涂等方式涂覆光刻胶，然后进行曝光、显影、电镀、去胶、去多余种子层等步骤，形成第一金属层321。
接下来，在步骤911，如图6K所示，形成第一塑封层311。第一塑封层311包覆第一金属层321。
接下来，在步骤912，如图6L所示，在第一塑封层311表面形成天线层301。具体形成方法可以通过电镀、物理气相沉积或贴片等不同工艺形成。
接下来，在步骤913，如图6M所示，去除载片002及临时膜003。在本发明的一个具体实施例中，可以依据临时粘合层002的特性，采用机械研磨去除、化学腐蚀去除、干法刻蚀去除、激光去除、加热去除等方式去除载片002及临时膜003，以暴露第三介质层343以及第二金属层322的至少一个外接焊盘。
最后，在步骤914，如图6N所示，在第二金属层322上形成外接焊球350。在本发明的一个具体实施例中，可以通过电镀、植球、印刷等工艺在第二金属层322的至少一个外接焊盘上形成外接焊球350。
图10示出根据本发明的一个实施例形成无基板集成天线封装结构400的流程图1000。与流程900不同之处在于，流程1000在形成第一金属层之后，增加了步骤1001，形成第二金属柱432以及增加了第二金属柱432的露头操作。
步骤1001，如图6O所示，在第一金属层421上形成第四介质层444，通过曝光或显影等技术去除部分第四介质层444，暴露至少一个第一金属层421的外接焊盘，在第一金属层421的至少一个外接焊盘上，通过电镀、印刷、植球等工艺制作第二金属柱432。
接下来，形成第一塑封层411。第一塑封层411包覆第一金属层421及第二金属柱432，但露出第二金属柱432的端面。具体实现方法可以是在形成第一塑封层411后，再通过减薄、铣削、研磨第一塑封层411实现第二金属柱432的露头。
流程1000其余步骤与流程900一致。
基于本发明提供的无基板集成天线封装结构及其制造方法，通过采用无基板化的扇出封装工艺，实现芯片布线的三维集成。该封装结构整体厚度更薄，同时其背面可以大面积覆铜和布球，散热性能好；毫米波芯片低速和P/G IO通过底层金属柱对外互连；上层结构含有馈电结构和反射面，可成阵排布；封装结构可实现多芯片3D集成。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种无基板集成天线封装结构，包括：
天线层；
第一塑封层，所述天线层嵌入或附着于所述第一塑封层表面；
芯片，所述芯片包括芯片焊球；
一个或多个第一金属柱；
第一金属层，所述第一金属层附着或嵌入于所述第一塑封层远离天线层的一侧表面，所述第一金属层与所述芯片及所述第一金属柱电连接；
第一介质层，所述第一介质层覆盖所述第一金属层的表面和间隙；
第二塑封层，所述第二塑封层覆盖所述第一介质层表面，并包覆所述芯片和所述第一金属柱；
第二介质层，所述第二介质层覆盖于所述第二塑封层表面；
第二金属层，所述第二金属层形成于所述第二介质层表面，所述第二金属层与所述第一金属柱电连接；
第三介质层，所述第三介质层覆盖所述第二金属层的表面和间隙；以及
外接焊球，所述外接焊球电连接至所述第二金属层。
2.如权利要求1所述的无基板集成天线封装结构，其特征在于，所述第一金属层实现对所述芯片焊球的扇出功能。
3.如权利要求1所述的无基板集成天线封装结构，其特征在于，所述第一介质层和/或所述第二介质层和/或所述第三介质层的材料为液态或膜状感光材料。
4.如权利要求1所述的无基板集成天线封装结构，其特征在于，所述第一塑封层和/或所述第二塑封层的材料为树脂和填料组成。
5.如权利要求1所述的无基板集成天线封装结构，其特征在于，还包括一个或多个第二金属柱，所述第二金属柱与所述天线层及所述第一金属层电连接。
6.如权利要求5所述的无基板集成天线封装结构，其特征在于，所述第一金属层和/或所述第二金属层和/或所述第一金属柱和/或所述第二金属柱的材料为铜、银、金、锡或其合金。
7.一种无基板集成天线封装结构的制造方法，包括：
在载片上覆盖临时膜；
在临时膜上形成天线层；
形成第一塑封层；
在第一塑封层表面形成第一金属层；
在所述第一金属层上覆盖第一介质层；
去除部分第一介质层，以暴露第一金属层的至少一个外接焊盘；
在一个或多个所述第一金属层的外接焊盘上制作第一金属柱；
在芯片焊盘表面增加芯片焊球，将芯片倒装贴装至第一金属层的焊盘上；
形成第二塑封层；
在所述第二塑封层表面覆盖第二介质层；
去除部分第二介质层，以暴露第一金属柱的表面；
在所述第二介质层表面形成第二金属层；
在所述第二金属层表面覆盖第三介质层；
去除部分第三介质层，以暴露第二金属层的至少一个外接焊盘；
在一个或多个所述第二金属层的外接焊盘上制作焊球；以及
去除载片及临时膜。
8.如权利要求7所述的无基板集成天线封装结构的制造方法，其特征在于，还包括，在所述天线层表面形成第二金属柱。
9.一种无基板集成天线封装结构的制造方法，包括：
在载片上覆盖临时膜；
在临时膜表面形成第三介质层；
去除部分第三介质层；
在所述第三介质层上形成第二金属层；
在所述第二金属层表面覆盖第二介质层；
去除部分第二介质层，以暴露第二金属层的至少一个外接焊盘；
在一个或多个所述第二金属层的外接焊盘上制作第一金属柱；
在芯片焊盘表面增加芯片焊球，将芯片贴装至第二介质层上；
形成第二塑封层；
在所述第二塑封层表面覆盖第一介质层；
去除部分第一介质层，以暴露所述第一金属柱的表面及所述芯片的焊球；
在所述第一介质层上形成第一金属层；
形成第一塑封层；
在塑封层表面形成天线层；
去除载片及临时膜；以及
在一个或多个所述第二金属层的外接焊盘上制作焊球。
10.如权利要求9所述的无基板集成天线封装结构的制造方法，其特征在于，还包括，在所述第一金属层表面覆盖第四介质层，并去除部分第四介质层，以暴露第一金属层的至少一个外接焊盘，在一个或多个所述第一金属层的外接焊盘上制作第二金属柱。
CN201911224624.0A 2019-12-04 2019-12-04 一种无基板集成天线封装结构及其制造方法 Pending CN111063673A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911224624.0A CN111063673A (zh) 2019-12-04 2019-12-04 一种无基板集成天线封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911224624.0A CN111063673A (zh) 2019-12-04 2019-12-04 一种无基板集成天线封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN111063673A true CN111063673A (zh) 2020-04-24

Family

ID=70299701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911224624.0A Pending CN111063673A (zh) 2019-12-04 2019-12-04 一种无基板集成天线封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111063673A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
CN107093598A (zh) * 2016-02-17 2017-08-25 英飞凌科技股份有限公司 包括天线的半导体装置
CN108615721A (zh) * 2016-12-13 2018-10-02 台湾积体电路制造股份有限公司 芯片封装
CN109616465A (zh) * 2017-09-25 2019-04-12 台湾积体电路制造股份有限公司 封装结构
US20190115271A1 (en) * 2016-05-26 2019-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and manufacturing mehtods thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103872012A (zh) * 2012-12-13 2014-06-18 台湾积体电路制造股份有限公司 天线装置和方法
CN107093598A (zh) * 2016-02-17 2017-08-25 英飞凌科技股份有限公司 包括天线的半导体装置
US20190115271A1 (en) * 2016-05-26 2019-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and manufacturing mehtods thereof
CN108615721A (zh) * 2016-12-13 2018-10-02 台湾积体电路制造股份有限公司 芯片封装
US20190279951A1 (en) * 2016-12-13 2019-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package with antenna element
CN109616465A (zh) * 2017-09-25 2019-04-12 台湾积体电路制造股份有限公司 封装结构

Similar Documents

Publication Publication Date Title
TWI605526B (zh) 扇出系統級封裝及用於形成其之方法
CN110649001B (zh) 一种集成天线结构的2.5d多芯片封装结构及制造方法
CN107408541A (zh) ***级封装扇出叠层架构以及工艺流程
CN108305856B (zh) 天线的封装结构及封装方法
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
EP3440698A1 (en) Semiconductor package with electromagnetic interference shielding structures
TW201041105A (en) Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
JP2017017300A (ja) チップパッケージ
JP2002184934A (ja) 半導体装置及びその製造方法
US11569217B2 (en) Image sensor package and manufacturing method thereof
US20210111153A1 (en) Multi-chip package and manufacturing method thereof
WO2017142640A1 (en) Fan-out wafer-level packages with improved topology
US7745907B2 (en) Semiconductor package including connector disposed in troughhole
TW201909343A (zh) 封裝結構及其製造方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
CN110649002A (zh) 一种集成天线的扇出型封装结构及其制造方法
CN210668359U (zh) 一种无基板集成天线封装结构
CN111063673A (zh) 一种无基板集成天线封装结构及其制造方法
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
CN114695316A (zh) 用于半导体器件和外部部件的三维封装
CN210692485U (zh) 天线封装结构
CN110957291A (zh) 一种晶圆级双面扇出结构及其封装方法
CN110828408A (zh) 一种三维扇出型封装结构及其制造方法
CN112289766A (zh) 封装天线模组及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200424

RJ01 Rejection of invention patent application after publication