CN110649002A - 一种集成天线的扇出型封装结构及其制造方法 - Google Patents
一种集成天线的扇出型封装结构及其制造方法 Download PDFInfo
- Publication number
- CN110649002A CN110649002A CN201910948434.7A CN201910948434A CN110649002A CN 110649002 A CN110649002 A CN 110649002A CN 201910948434 A CN201910948434 A CN 201910948434A CN 110649002 A CN110649002 A CN 110649002A
- Authority
- CN
- China
- Prior art keywords
- chip
- microstrip antenna
- conductive
- forming
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 29
- 229910052802 copper Inorganic materials 0.000 claims description 29
- 239000010949 copper Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 26
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 238000005234 chemical deposition Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 3
- 238000000465 moulding Methods 0.000 claims description 3
- 238000005289 physical deposition Methods 0.000 claims description 3
- 238000005507 spraying Methods 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000005520 cutting process Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 7
- 239000011521 glass Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- LIMFPAAAIVQRRD-BCGVJQADSA-N N-[2-[(3S,4R)-3-fluoro-4-methoxypiperidin-1-yl]pyrimidin-4-yl]-8-[(2R,3S)-2-methyl-3-(methylsulfonylmethyl)azetidin-1-yl]-5-propan-2-ylisoquinolin-3-amine Chemical compound F[C@H]1CN(CC[C@H]1OC)C1=NC=CC(=N1)NC=1N=CC2=C(C=CC(=C2C=1)C(C)C)N1[C@@H]([C@H](C1)CS(=O)(=O)C)C LIMFPAAAIVQRRD-BCGVJQADSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- -1 P I Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Details Of Aerials (AREA)
Abstract
本发明提供一种集成天线的扇出型封装结构，包括：转接板，所述转接板包括微带天线结构阵列；贴装于所述转接板的芯片，所述芯片包括第二重布线结构；塑封体，所述塑封体将所述芯片包封起来；以及设置在所述塑封体上的第一重布线结构，所述第一重布线结构与所述芯片电连接。
Description
技术领域
本发明涉及封装领域，尤其涉及集成天线的扇出型封装结构及其制造方法。
背景技术
封装天线(Antenna-in-Package,AiP)技术是通过封装材料与工艺将天线集成在携带芯片的封装内。AiP技术很好地兼顾了天线性能、成本及体积，已成为无线通信***的主流天线技术。
现有封装天线技术通常在封装基板设计时，直接在基板上留出天线的外接接口，然后将外接天线模块组装在基板上，或者将天线结构直接设计集成在基板上，由于天线的尺寸都比较大，这将耗费很多基板的面积。
近年来，也出现了很多扇出型天线封装结构。中国专利申请201711014958.6和201821346487.9分别公开了扇出型天线封装结构，参见图4和图5，以扇出封装工艺为基础，通过长铜柱连接，将天线结构制作在封装体的背面。此类封装结构虽然充分利用了封装体背面的空间从而节省了面积，但是双面扇出以及高铜柱的实现工艺复杂，为了实现多层天线还需要进行包封，制造成本较高，实现难度较大。
因此，需要新型的扇出型封装结构及其制造方法，从而至少部分的解决现有技术中存在的问题。
发明内容
针对现有技术中存在的问题，根据本发明的一个实施例，提供一种扇出型封装结构，包括：转接板，所述转接板包括载片，所述载片具有第一表面，以及与所述第一表面相对的第二表面，所述载片的第一表面包括第一微带天线结构阵列及设置在所述第一微带天线结构阵列表面的绝缘薄膜介质，所述绝缘薄膜介质包括第一窗口，所述载片的第二表面包括第二微带天线结构阵列，所述第一及第二微带天线结构阵列为金属沉积而成，所述第二微带天线结构阵列与所述第一微带天线结构阵列通过硅通孔电连接；正面贴装于所述转接板第一表面的芯片，所述芯片具有第一表面，以及与所述第一表面相对的第二表面，所述芯片第二表面贴装于所述绝缘薄膜介质上，所述芯片的第一表面包括器件区、芯片电路、导电焊盘以及第二重布线结构，所述第二重布线结构与所述芯片的导电焊盘电连接；塑封体，所述塑封体将所述芯片包封起来；以及设置在所述塑封体上的第一重布线结构，所述第一重布线结构通过贯穿所述塑封体的铜柱与所述第二重布线结构电连接。
在本发明的实施例中，所述第二重布线结构包括导电线路以及设置在导电线路之间的绝缘介质，所述导电线路一端与所述芯片的导电焊盘电连接，另一端设置有一个或多个外接焊盘。所述转接板通过导线与所述一个或多个外接焊盘电连接。
在本发明的实施例中，扇出型封装结构还包括贯穿所述塑封体的至少一个铜柱，所述铜柱的一端与所述第二重布线结构的外接焊盘电连接，另一端与所述第一重布线结构电连接。
在本发明的实施例中，扇出型封装结构还包括设置在所述第一重布线结构上的至少一个焊料凸点，所述第一重布线结构将所述铜柱分别连接到对应的焊料凸点。
根据本发明的另一个实施例，提供一种集成天线的扇出型封装结构的制造方法，包括：利用载片制作转接板，在载片第一、第二表面分别制作第一、第二微带天线结构阵列，两个微带天线结构阵列通过硅通孔电连接，在第一微带天线结构阵列表面制作绝缘薄膜介质，在绝缘薄膜介质上形成至少一个第一窗口；将芯片第二表面贴装于所述转接板上，通过导线，经由第一窗口将所述芯片与所述第一微带天线结构阵列电连接；进行塑封，将所述所述芯片包封起来；以及在所述塑封体上的第一重布线结构，所述第一重布线结构与所述芯片电连接。
在本发明的另一实施例中，所述转接板采用物理或化学沉积的方法进行微带天线结构阵列的制作，例如增发、溅射、电镀、化镀或层压等。
在本发明的另一实施例中，所述绝缘薄膜介质采用化学淀积、喷涂、层压或贴覆的方法制作。
在本发明的另一实施例中，该方法还包括在所述芯片第一表面形成第二重布线结构，包括，在所述芯片的第一表面上形成第一介质层；在第一介质层开窗口，以便暴露所述芯片上的导电焊盘；形成一层或多层导电材料；通过光刻和刻蚀技术去除不需导电的区域，形成所需的导电线路；在导电线路上形成第二介质层，并通过光刻和刻蚀技术去除部分第二介质层以暴露第二重布线结构的至少一个外接焊盘。
在本发明的另一实施例中，该方法还包括在至少一个所述外接焊盘上形成铜柱。
在本发明的另一实施例中，该方法还包括在所述第一重布线结构上形成至少一个焊料凸点，焊料凸点与所述第二重布线结构上的铜柱另一端电连接。
在本发明的另一实施例中，形成第一重布线结构，包括，在所述塑封体的表面上形成第三介质层，在第三介质层开窗口，以便暴露所述铜柱顶面，形成一层或多层导电材料；以及通过光刻和刻蚀技术去除不需要导电的区域，从而形成所需导电线路。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清除明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的扇出型封装结构的横截面示意图。
图2A至图2H示出根据本发明的实施例形成扇出型封装结构的过程的剖面示意图。
图3示出根据本发明的实施例形成扇出型封装结构的流程图。
图4及图5示出现有技术中的扇出型天线封装结构的横截面示意图。
具体实施方式
在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了方便区分各步骤，而并不是限定各步骤的先后顺序，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
为了解决现有技术中将天线结构直接设计集成在基板上，耗费很多基板的面积，以及双面扇出制造成本较高的问题，本发明提供一种集成天线的扇出型封装结构，该扇出型封装结构在载片基础上进行加工，在载片正反两面增加若干层金属形成类似硅转接板的天线阵列，然后转接板与功能芯片通过焊线进行连接，从而实现天线集成的封装，有效的节省封装面积。同时该结构采用常规的晶圆级封装工艺，工艺简单，易于实现。
图1示出根据本发明的一个实施例的扇出型封装结构100的横截面示意图。扇出型封装结构100包括转接板110、贴装于转接板110上的芯片120、包裹在芯片120外侧的塑封体150以及设置于塑封体150表面的第一重布线结构160。转接板110包括载片，所述载片具有第一表面110a，以及与所述第一表面110a相对的第二表面110b。在本发明的实施例中，载片一般为单晶硅片，载片还可选择其他材料，如玻璃载片、有机基板、金属基板、陶瓷基板、有机基板与金属基板复合的基板，或者其他类似材料也可以。本领域的技术人员应该理解，只要具有特定强度的平整表面，即可作为本发明的载片。所述载片的第一表面110a包括第一微带天线结构阵列111a及设置在所述第一微带天线结构阵列111a表面的绝缘薄膜介质113。所述绝缘薄膜介质113材料可以为二氧化硅、P I、树脂、ABF膜等。所述绝缘薄膜介质113上具有至少一个第一窗口114，第一窗口114用于将需要与芯片120电连接的部分第一微带天线阵列暴露出来。所述载片的第二表面110b包括第二微带天线结构阵列111b。所述第二微带天线结构阵列111b与所述第一微带天线结构阵列111a材料可以为铜、铝、钨等金属沉积而成，并通过硅通孔112电连接。
芯片120，具有第一表面120a，以及与所述第一表面120a相对的第二表面120b，所述芯片第二表面120b贴装于所述转接板110的绝缘薄膜介质113上，所述芯片的第一表面120a，包括器件区(图中未示出)、芯片电路(图中未示出)、导电焊盘121；所述芯片第一表面120a上布置有第二重布线结构130，所述第二重布线结构130包括导电线路131以及设置在导电线路131之间的绝缘介质132，所述导电线路131一端与所述芯片的导电焊盘121电连接，另一端设置一个或多个外接焊盘；所属绝缘介质上具有至少一个第二窗口133，经由所述第二窗口133，所述第一微带天线结构阵列111a通过导线140与所述第二重布线结构的外接焊盘电连接；所述第二重布线结构230上还具有至少一个铜柱134，所述铜柱134的一端与所述第二重布线结构的外接焊盘电连接。
塑封体150将所述芯片120包封起来，所述塑封体表面与所述铜柱134顶端平齐，且未覆盖所述铜柱134顶端表面。
第一重布线结构160，包括一层或多层导电线路层以及设置在导电线路之间的绝缘介质。在第一重布线结构160表面上设置有至少一个焊料凸点161。所述第一重布线结构160将所述铜柱134的另一端连接到焊料凸点161上。
下面结合图2和图3描述根据本发明的一个实施例形成扇出型封装结构的过程。图2A-2G示出根据本发明的实施例形成扇出型封装结构的过程的剖面示意图。图3示出根据本发明的实施例形成扇出型封装结构的流程图。
首先，在步骤301，制作转接板210，如图2A、2B所示。在本发明的一些实施例，转接板210可选用载片，根据需要选择载片的材料、厚度、电阻率等参数，可采用蒸发、溅射、电镀、化镀或层压等物理或化学沉积的方法，在载片的上下表面沉积一层相应形状及厚度的金属，形成微带天线结构阵列211、212，微带天线结构阵列211、212通过导电通孔电连接；可采用化学淀积、喷涂、层压或贴覆的方法，将介质材料制备在其中一微带天线结构阵列211表面，形成绝缘薄膜介质214，在绝缘薄膜介质上形成至少一个第一窗口215，便于微带天线结构阵列与其他部件电连接；
接下来，在步骤302，在芯片220表面制作重布线结构230。如图2C所示，在所述芯片的第一表面上形成第一介质层231；在第一介质层231开窗，以便暴露所述芯片上的导电焊盘221；形成一层或多层导电材料；通过光刻和刻蚀技术去除不需导电的区域，形成所需的导电线路232；在导电线路232上形成第二介质层233，通过光刻和刻蚀技术去除部分第二介质层，暴露至少一个重布线结构的外接焊盘234；在至少一个外接焊盘234上制作铜柱235，铜柱235一端与外接焊盘234电连接。
接下来，在步骤303，将芯片220安装在转接板210上，如图2D所示。将芯片第二表面220b贴装于所述转接板210的绝缘薄膜介质214上，通过导线240，经由第一窗口215将所述芯片210上重布线结构230暴露的外接焊盘234与所述第一微带天线结构阵列211电连接。
接下来，在步骤304，进行塑封，如图2E、2F所示。采用塑封体250将所述芯片220包封起来；通过打磨抛光等方法，对塑封体250进行减薄，直至暴露铜柱235另一端表面。
接下来，在步骤305，形成重布线结构260以及一个或多个焊料凸点261，如图2G所示。重布线结构用于将铜柱235连接到一个或多个焊料凸点。例如，形成重布线结构的具体工艺可包括在塑封体的顶面上形成第三介质层，在第三介质层上开窗，以便暴露铜柱顶端表面，然后通过PVD、ALD、化学镀或电镀等工艺形成一层或多层导电材料，再通过光刻和刻蚀技术去除不需要导电的区域，从而形成所需导电线路。还可任选地在导电线路上形成第四介质层，并通过光刻和刻蚀技术去除部分第四介质层以暴露重布线结构的外接焊盘。
接下来，在步骤306，切割，形成最终如图2H所示的结构。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。
Claims (10)
1.一种集成天线的扇出封装结构，包括：
转接板，所述转接板包括载片、设置在所述载片上下表面的第一、第二微带天线结构阵列以及设置在所述第一微带天线结构阵列表面的绝缘薄膜介质，所述绝缘薄膜介质上具有至少一个第一窗口，以便暴露所述第一微带天线结构阵列的部分表面，所述第一、第二微带天线结构阵列通过导电通孔电连接；
贴装于所述转接板上的芯片，所述芯片具有第一表面，以及与所述第一表面相对的第二表面，所述芯片的第一表面包括器件区、芯片电路、导电焊盘以及第二重布线结构，所述第二重布线结构与所述芯片的导电焊盘电连接；
塑封体，所述塑封体将所述芯片包封起来；以及
设置在所述塑封体上的第一重布线结构，所述第一重布线结构通过贯穿所述塑封体的铜柱与所述第二重布线结构电连接。
2.如权利要求1所述的集成天线的扇出封装结构，其特征在于，所述第二重布线结构包括导电线路以及设置在导电线路之间的绝缘介质，所述导电线路的一端与所述芯片的导电焊盘电连接，所述导电线路的另一端形成一个或多个外接焊盘，所述转接板通过导线与所述一个或多个外接焊盘电连接。
3.如权利要求2所述的集成天线的扇出封装结构，其特征在于，还包括一个或多个贯穿所述塑封体的铜柱，所述铜柱一端与所述第二重布线结构的外接焊盘电连接，另一端与所述第一重布线结构电连接。
4.如权利要求3所述的集成天线的扇出封装结构，其特征在于，包括设置在所述第一重布线结构上的至少一个焊料凸点，所述第一重布线结构将所述铜柱分别连接到对应的焊料凸点。
5.一种集成天线的扇出封装结构的制造方法，包括：
制作转接板，载片的上下表面形成第一、第二微带天线结构阵列，第一、第二微带天线结构阵列通过硅通孔电连接，将介质材料制备在第一微带天线结构阵列表面，形成绝缘薄膜介质，在绝缘薄膜介质上形成至少一个第一窗口；
在芯片第一表面制作第二重布线结构，所述第二重布线结构与所述芯片的导电焊盘电连接，并在第二重布线结构的焊盘上形成铜柱；
通过引线键合将所述芯片的第二面贴装在所述转接板的绝缘薄膜介质上，所述芯片表面的所述第二重布线结构通过引线电连接到所述转接板的第一微带天线结构阵列；
进行塑封，将所述芯片包裹，其中塑封体的顶面高于所述第二重布线结构顶面；
在所述塑封体的顶面上形成第一重布线结构，所述第一重布线结构通过贯穿所述塑封体的铜柱与所述第二重布线结构电连接；以及
切割。
6.如权利要求5所述的方法，其特征在于，所述微带天线结构阵列，采用物理或化学沉积的方法制作而成。
7.如权利要求6所述的方法，其特征在于，所述绝缘薄膜介质采用化学淀积、喷涂、层压或贴覆的方法制作而成。
8.如权利要求5所述的方法，其特征在于，形成第二重布线结构包括：
在所述芯片的第一表面上形成第一介质层；
在第一介质层开窗口，以便暴露所述芯片上的导电焊盘；
形成一层或多层导电材料；以及
通过光刻和刻蚀技术去除不需要导电的区域，从而形成所需导电线路；
在导电线路上形成第二介质层，通过光刻和刻蚀技术去除部分第二介质层，暴露至少一个重布线结构的外接焊盘；
在所述至少一个外接焊盘上形成铜柱。
9.如权利要求5所述的方法，其特征在于，还包括在所述第一重布线结构上形成至少一个焊料凸点。
10.如权利要求5所述的方法，其特征在于，形成第一重布线结构包括：
在所述塑封体的表面上形成第三介质层；
在第三介质层开窗口，以便暴露所述铜柱顶面；
形成一层或多层导电材料；以及
通过光刻和刻蚀技术去除不需要导电的区域，从而形成所需导电线路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910948434.7A CN110649002A (zh) | 2019-10-08 | 2019-10-08 | 一种集成天线的扇出型封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910948434.7A CN110649002A (zh) | 2019-10-08 | 2019-10-08 | 一种集成天线的扇出型封装结构及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110649002A true CN110649002A (zh) | 2020-01-03 |
Family
ID=69012301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910948434.7A Pending CN110649002A (zh) | 2019-10-08 | 2019-10-08 | 一种集成天线的扇出型封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110649002A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415921A (zh) * | 2020-03-30 | 2020-07-14 | 华进半导体封装先导技术研发中心有限公司 | 一种天线封装结构及其制造方法 |
| CN113224500A (zh) * | 2020-01-21 | 2021-08-06 | 华为技术有限公司 | 封装天线模组、封装天线模组的制作方法及终端设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN207743214U (zh) * | 2018-01-09 | 2018-08-17 | 华天科技（昆山）电子有限公司 | 多芯片并排式封装结构 |
| CN109037170A (zh) * | 2018-07-13 | 2018-12-18 | 中国电子科技集团公司第五十八研究所 | 一种射频微***集成封装天线 |
| CN208738235U (zh) * | 2018-08-20 | 2019-04-12 | 中芯长电半导体（江阴）有限公司 | 扇出型天线封装结构 |
| CN110085575A (zh) * | 2019-06-03 | 2019-08-02 | 中芯长电半导体（江阴）有限公司 | 半导体封装结构及其制备方法 |
-
2019
- 2019-10-08 CN CN201910948434.7A patent/CN110649002A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN207743214U (zh) * | 2018-01-09 | 2018-08-17 | 华天科技（昆山）电子有限公司 | 多芯片并排式封装结构 |
| CN109037170A (zh) * | 2018-07-13 | 2018-12-18 | 中国电子科技集团公司第五十八研究所 | 一种射频微***集成封装天线 |
| CN208738235U (zh) * | 2018-08-20 | 2019-04-12 | 中芯长电半导体（江阴）有限公司 | 扇出型天线封装结构 |
| CN110085575A (zh) * | 2019-06-03 | 2019-08-02 | 中芯长电半导体（江阴）有限公司 | 半导体封装结构及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113224500A (zh) * | 2020-01-21 | 2021-08-06 | 华为技术有限公司 | 封装天线模组、封装天线模组的制作方法及终端设备 |
| CN111415921A (zh) * | 2020-03-30 | 2020-07-14 | 华进半导体封装先导技术研发中心有限公司 | 一种天线封装结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102102733B1 (ko) | 전자기 간섭에 대한 차폐부를 갖는 반도체 디바이스 | |
| CN110649001B (zh) | 一种集成天线结构的2.5d多芯片封装结构及制造方法 | |
| KR101614960B1 (ko) | 반도체 다이 어셈블리 및 반도체 다이 준비 방법 | |
| CN108305856B (zh) | 天线的封装结构及封装方法 | |
| CN103311213A (zh) | 整合屏蔽膜及天线的半导体封装件 | |
| CN113257778B (zh) | 一种3d堆叠且背部导出的扇出型封装结构及其制造方法 | |
| JP2017017300A (ja) | チップパッケージ | |
| CN108336494B (zh) | 天线的封装结构及封装方法 | |
| JP2017515314A (ja) | ＰｏＰパッケージのための基板ブロック | |
| US20100327448A1 (en) | Semiconductor with Bottom-Side Wrap-Around Flange Contact | |
| US8058105B2 (en) | Method of fabricating a packaging structure | |
| CN111933591B (zh) | 扇出型电磁屏蔽封装结构和封装方法 | |
| US20170012011A1 (en) | Semiconductor package structure and method of the same | |
| CN107403785B (zh) | 电子封装件及其制法 | |
| US11948899B2 (en) | Semiconductor substrate structure and manufacturing method thereof | |
| CN110649002A (zh) | 一种集成天线的扇出型封装结构及其制造方法 | |
| CN112713098A (zh) | 天线封装结构及封装方法 | |
| CN112713097A (zh) | 天线封装结构及封装方法 | |
| US20040195669A1 (en) | Integrated circuit packaging apparatus and method | |
| US20170194239A1 (en) | A semiconductor package having an etched groove for an embedded device formed on bottom surface of a support substrate and a method for fabricating the same | |
| CN112992851B (zh) | 转接板及其制备方法 | |
| CN210692484U (zh) | 天线封装结构 | |
| CN210692485U (zh) | 天线封装结构 | |
| CN110943054A (zh) | 一种多通道AiP封装结构及其制备方法 | |
| CN110828408A (zh) | 一种三维扇出型封装结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200103 |