CN111048506A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111048506A
CN111048506A CN201910959060.9A CN201910959060A CN111048506A CN 111048506 A CN111048506 A CN 111048506A CN 201910959060 A CN201910959060 A CN 201910959060A CN 111048506 A CN111048506 A CN 111048506A
Authority
CN
China
Prior art keywords
semiconductor
line contact
semiconductor section
electrode
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910959060.9A
Other languages
English (en)
Inventor
赵耕勋
尹柱善
全雨植
郑胤谟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111048506A publication Critical patent/CN111048506A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

根据本发明的示例性实施方式，公开了显示装置。显示装置包括静电阻挡电路，静电阻挡电路具有第一导电层、第一半导体部、第二半导体部、布置在第一半导体部与第二半导体部之间的沟道部、通过第一信号线接触孔连接到第一半导体部的第一电极和通过第一电源线接触孔连接到第二半导体部的第二电极。第一信号线接触孔布置成比第一半导体部的最内边缘更靠近第一半导体部的最外边缘。第一电源线接触孔布置成比第二半导体部的最内边缘更靠近第二半导体部的最外边缘。第二导电层比第一半导体部的最外边缘更靠近第一半导体部的最内边缘，并且比第二半导体部的最外边缘更靠近第二半导体部的最内边缘。

Description

显示装置
技术领域
本发明涉及显示装置。更具体地，本发明涉及具有静电阻挡电路以阻挡静电的显示装置。
背景技术
近来，诸如液晶显示装置和有机发光显示装置的各种显示装置已商业化。
这种显示装置包括显示面板，其中多个像素和布线布置在绝缘衬底上。显示面板包括布置有多个像素以显示图像的显示区域和布置有用于向显示区域供给电力的焊盘和布线的***区域。
多个像素和用于供给电力的焊盘和布线形成在绝缘衬底上，以使得静电不能被释放到绝缘衬底的外部，并且可能通过布置在***区域中的布线而流入显示区域中并损坏像素的绝缘层、薄膜晶体管等。也就是说，显示面板可能非常容易受到静电的影响，并且显示面板可能具有由静电引起的缺陷。
在本背景技术部分中所公开的上述信息仅用于增强对本发明的背景的理解，并因此其可包含不形成在本国由本领域普通技术人员已知的现有技术的信息。
发明内容
根据本发明的示例性实施方式，显示装置包括将扫描线连接到电源线的静电阻挡电路。静电阻挡电路包括第一导电层、半导体层、第二导电层、第一电极和第二电极，半导体层包括与扫描线重叠的第一半导体部、与电源线重叠的第二半导体部和布置在第一半导体部与第二半导体部之间的沟道部，第二导电层布置在沟道部上，第一电极通过第一信号线接触孔连接到第一半导体部，并且第二电极通过第一电源线接触孔连接到第二半导体部。第一信号线接触孔布置成比第一半导体部的最内边缘更靠近第一半导体部的最外边缘。第一电源线接触孔布置成比第二半导体部的最内边缘更靠近第二半导体部的最外边缘。第二导电层比第一半导体部的最外边缘更靠近第一半导体部的最内边缘，并且比第二半导体部的最外边缘更靠近第二半导体部的最内边缘。
根据本发明的示例性实施方式，显示装置包括显示部、栅极驱动器、静电阻挡电路部和静电释放晶体管，显示部包括像素，栅极驱动器连接到与像素连接并且在第一方向上延伸的扫描线和感测线，静电阻挡电路部布置在栅极驱动器与显示部之间以阻挡静电通过扫描线中的至少一个引入到显示部中，并且静电释放晶体管中的每个将多个扫描线中对应的一个连接到电源线。每个静电释放晶体管包括半导体层、栅电极、第一电极和第二电极，半导体层包括第一半导体部、第二半导体部和将第一半导体部与第二半导体部彼此连接的沟道部，栅电极与沟道部重叠，第一电极通过第一信号线接触孔连接到第一半导体部，并且第二电极通过第一电源线接触孔连接到第二半导体部。第一信号线接触孔布置成比第一半导体部的最内边缘更靠近第一半导体部的最外边缘，并且与第一半导体部重叠。第一电源线接触孔布置成比第二半导体部的最内边缘更靠近第二半导体部的最外边缘，并且与第二半导体部重叠。栅电极比第一半导体部的最外边缘更靠近第一半导体部的最内边缘，并且比第二半导体部的最外边缘更靠近第二半导体部的最内边缘。
附图说明
图1是根据本发明的示例性实施方式的显示装置的框图。
图2是根据示例性实施方式的包括在图1的显示装置中的像素的电路图。
图3是根据本发明的示例性实施方式的静电阻挡电路部的俯视图。
图4是沿线IV-IV'截取的图3的静电阻挡电路部的剖面图。
图5是可在图3的静电阻挡电路部的制造工艺期间发生的工艺变化的示例性俯视图。
图6是沿线VI-VI'截取的图5的静电阻挡电路部的剖面图。
图7是根据本发明的另一示例性实施方式的静电阻挡电路部的俯视图。
图8是沿线VIII-VIII'截取的图7的静电阻挡电路部的剖面图。
图9是根据本发明的另一示例性实施方式的静电阻挡电路部的俯视图。
图10是沿线X-X'截取的图9的静电阻挡电路部的剖面图。
具体实施方式
在下文中，将参考附图对本发明的示例性实施方式进行更加详细地描述。本领域普通技术人员将理解，所描述的实施方式可以以各种不同的方式进行修改，所有修改均不背离本发明的精神或范围。
附图和描述将在本质上被认为是说明性的，而不是限制性的。在整个说明书中，相同的附图标记指示相同的元件。
另外，附图中所示的各个配置的尺寸和厚度为了更好地理解和易于描述而被任意地示出，但是本发明不限于此。在附图中，为了清楚起见，若干层和区等的尺寸被放大。
应理解，当诸如层、膜、区或衬底的元件被称为“在”另一元件“上”时，该元件可直接在另一元件上，或者也可存在有中间元件。相反，当元件被称为“直接在”另一元件“上”时，则不存在中间元件。措辞“在…上”或“上方”意味着定位在对象部上或下，并不一定意味着基于重力方向而定位在对象部的上侧上。
另外，除非有明确相反的描述，否则措辞“包括(comprise)”以及诸如“包括(comprises)”或“包括有(comprising)”的变体将被理解为意指包含所述元件，而不排除任何其它元件。
在本说明书中，短语“在平面上”意味着从顶部观察目标部，并且短语“在剖面图上”意味着从侧部观察通过竖直地切割目标部而形成的剖面图。
而且，在整个说明书中，当某些东西被称为“重叠”时，这意味着其在剖面上重叠，或者该平面的全部或部分定位在相同的区域中。
在下文中，将参照图1和图2对根据本发明的示例性实施方式的显示装置进行描述。
图1是根据本发明的示例性实施方式的显示装置的框图。
参照图1，显示装置包括信号控制器100、栅极驱动器200、数据驱动器300、补偿电路部400、静电阻挡电路部500和显示部600。
信号控制器100从外部装置接收视频信号ImS和同步信号。视频信号ImS包含多个像素PX的亮度信息。亮度具有预定数量的灰度级，例如，1024＝210、256＝28或64＝26。同步信号可包括水平同步信号Hsync和垂直同步信号Vsync。
信号控制器100根据垂直同步信号Vsync而以帧为单位划分视频信号ImS，并且根据水平同步信号Hsync而由扫描线SCL1至SCLn划分视频信号ImS。信号控制器100可基于同步信号而根据显示部600和数据驱动器300的操作条件来适当地处理视频信号ImS，并且可生成视频数据信号DAT、第一控制信号CONT1和第二控制信号CONT2。信号控制器100将第一控制信号CONT1传输到栅极驱动器200。信号控制器100将第二控制信号CONT2和视频数据信号DAT传输到数据驱动器300。
显示部600包括多个扫描线SCL1至SCLn、多个感测线SSL1至SSLn、多个数据线DL1至DLm、多个接收线RL1至RLm和多个像素PX。多个像素PX可连接到多个扫描线SCL1至SCLn、多个感测线SSL1至SSLn、多个数据线DL1至DLm和多个接收线RL1至RLm。多个扫描线SCL1至SCLn基本上在行方向上延伸，并因此可几乎彼此平行。多个感测线SSL1至SSLn基本上在行方向上延伸，并因此可几乎彼此平行。多个数据线DL1至DLm基本上在列方向上延伸，并因此可几乎彼此平行。多个接收线RL1至RLm基本上在列方向上延伸，并因此可几乎彼此平行。显示部600可为显示图像的显示区域。
虽未示出，但是第一电源电压ELVDD和第二电源电压ELVSS可供给到显示部600。第一电源电压ELVDD可为供给到包括在多个像素PX中的每个中的发光二极管LED(参照图2)的阳极的高电平电压。第二电源电压ELVSS可为供给到包括在多个像素PX中的每个中的发光二极管LED的阴极的低电平电压。第一电源电压ELVDD和第二电源电压ELVSS为用于多个像素PX的发光的驱动电压。
栅极驱动器200连接到多个扫描线SCL1至SCLn和多个感测线SSL1至SSLn。栅极驱动器200根据第一控制信号CONT1而将作为栅极导通电压和栅极关断电压的组合的扫描信号施加到多个扫描线SCL1至SCLn，并且将作为栅极导通电压和栅极关断电压的组合的感测信号施加到多个感测线SSL1至SSLn。栅极驱动器200可将栅极导通电压的扫描信号顺序地施加到多个扫描线SCL1至SCLn。栅极驱动器200可将栅极导通电压的感测信号顺序地施加到多个感测线SSL1至SSLn。
数据驱动器300连接到多个数据线DL1至DLm，并且根据第二控制信号CONT2对视频数据信号DAT进行采样和保持，并将数据电压Vdat(参照图2)施加到多个数据线DL1至DLm。数据驱动器300可与栅极导通电压的栅极信号对应地将具有预定电压范围的数据电压Vdat施加到多个数据线DL1至DLm。
补偿电路部400与多个接收线RL1至RLm连接，并且通过多个接收线RL1至RLm接收流向多个像素PX的电流。补偿电路部400基于接收到的电流来测量包括在多个像素PX中的每个中的驱动晶体管TR1(参照图2)的阈值电压，并计算阈值电压改变量。补偿电路部400可确定包括在多个像素PX中的驱动晶体管TR1中的每个的劣化，并且基于驱动晶体管TR1的阈值电压改变量来计算多个驱动晶体管TR1中的偏差。补偿电路部400可基于多个驱动晶体管TR1的劣化和偏差来生成补偿值CV，并且将补偿值CV提供给信号控制器100。
信号控制器100基于补偿值CV来从视频信号ImS生成视频数据信号DAT。信号控制器100可通过将补偿值CV应用于视频信号ImS来避免由于驱动晶体管TR1的劣化而导致的图像品质劣化。
在图1中，补偿电路部400与信号控制器100分开形成，但是取决于示例性实施方式，补偿电路部400可包括在信号控制器100中。
静电阻挡电路部500布置在栅极驱动器200与显示部600之间以防止静电通过多个扫描线SCL1至SCLn和多个感测线SSL1至SSLn而引入到显示部600中。静电阻挡电路部500可包括多个静电阻挡电路，多个静电阻挡电路中的每个经由静电释放晶体管将多个扫描线SCL1至SCLn中的对应的一个连接到电源线PL(参照图3)。静电阻挡电路部500布置在栅极驱动器200与显示部600之间。例如，静电释放晶体管可由于扫描线SCL1至SCLn中的对应的一个上的静电电荷而导通，以使得静电电荷被释放到电源线PL。替代性地，静电阻挡电路部500可包括多个静电阻挡电路，多个静电阻挡电路中的每个经由静电释放晶体管将多个感测线SSL1至SSLn中的对应的一个连接到电源线PL。静电阻挡电路部500布置在栅极驱动器200与显示部600之间。在图1中，为了简化附图，未示出电源线PL，但是多个电源线PL可分别与多个扫描线SCL1至SCLn和多个感测线SSL1至SSLn相邻地布置。稍后将参考图3至图10对静电阻挡电路部500的具体示例性实施方式进行描述。
图2是包括在图1的显示装置中的根据示例性实施方式的像素的电路图。在包括在图1的显示装置中的多个像素PX之中，将示例性地示出定位在第n像素行和第m像素列中的像素PX。
参照图2，像素PX包括发光二极管LED和像素电路10。
像素电路10控制从第一电源电压ELVDD流到发光二极管LED的电流。像素电路10可包括驱动晶体管TR1、开关晶体管TR2、感测晶体管TR3和维持电容器C1。
驱动晶体管TR1包括连接到第一节点N1的栅电极、连接到第一电源电压ELVDD的第一电极和连接到第二节点N2的第二电极。驱动晶体管TR1连接在第一电源电压ELVDD与发光二极管LED之间，并且与第一节点N1的电压对应地控制从第一电源电压ELVDD流到发光二极管LED的电流量。
开关晶体管TR2包括连接到第n扫描线SCLn的栅电极、连接到第m数据线DLm的第一电极和连接到第一节点N1的第二电极。开关晶体管TR2连接在第m数据线DLm与驱动晶体管TR1之间，根据施加到第n扫描线SCLn的栅极导通电压的扫描信号而导通，并且将施加到第m数据线DLm的数据电压Vdat传输到第一节点N1。
感测晶体管TR3包括连接到第n感测线SSLn的栅电极、连接到第二节点N2的第一电极和连接到第m接收线RLm的第二电极。感测晶体管TR3连接在驱动晶体管TR1的第二电极与第m接收线RLm之间，并且根据施加到第n感测线SSLn的栅极导通电压的感测信号而导通，并且将流经驱动晶体管TR1的电流传输到第m接收线RLm。
驱动晶体管TR1、开关晶体管TR2和感测晶体管TR3可为n沟道场效应晶体管。导通n沟道场效应晶体管的栅极导通电压为高电平电压，并且关断n沟道场效应晶体管的栅极关断电压为低电平电压。取决于示例性实施方式，驱动晶体管TR1、开关晶体管TR2和感测晶体管TR3中的至少一个可为p沟道场效应晶体管。导通p沟道场效应晶体管的栅极导通电压为低电平电压，并且关断p沟道场效应晶体管的栅极关断电压为高电平电压。
维持电容器C1包括连接到第一节点N1的第一电极和连接到第二节点N2的第二电极。数据电压Vdat传输到第一节点N1，并且维持电容器C1保持对应于数据电压Vdat的第一节点N1的电压。
发光二极管LED包括连接到第二节点N2的阳极和连接到第二电源电压ELVSS的阴极。发光二极管LED连接在像素电路10与第二电源电压ELVSS之间，并且可发射具有对应于从像素电路10供给的电流的亮度的光。发光二极管LED可包括发射层，发射层包括有机发光材料和无机发光材料中的至少一种。空穴和电子分别从阳极和阴极注入到发射层中，并且通过耦合注入的空穴和电子而形成的激子从激发态跃迁至基态以发光。发光二极管LED可发射原色中的一种颜色的光或发射白色光。原色可为例如红色、绿色和蓝色的三原色。原色的另一示例可为黄色、青色和品红色。
在下文中，将参考图3和图4对根据示例性实施方式的静电阻挡电路部进行描述。
图3是根据本发明的示例性实施方式的静电阻挡电路部的俯视图。图4是沿线IV-IV'截取的图3的静电阻挡电路的剖面图。
将示例性地描述包括在图1的显示装置中的多个扫描线SCL1至SCLn之中的第n扫描线SCLn连接到电源线PL的静电阻挡电路。这种静电阻挡电路可应用于多个扫描线SCL1至SCLn和多个感测线SSL1至SSLn。
参照图3和图4，包括在静电阻挡电路部500中的静电阻挡电路中的每个可在围绕显示部600的***区域处布置在衬底110上。静电阻挡电路包括第一导电层511、半导体层520、第二导电层512、第一电极531和第二电极532。
衬底110可包括诸如玻璃、塑料或聚酰亚胺(PI)的材料。阻挡层111布置在衬底110上，并且由包括导电金属或具有与导电金属相同的导电性质的半导体材料制成的第一导电层511布置在阻挡层111上。第一导电层511可与半导体层520、第二导电层512、第一电极531和第二电极532重叠。另外，第一导电层511可与第n扫描线SCLn(或第n感测线SSLn)和电源线PL重叠。
在下文中的描述中，第n扫描线SCLn可用第n感测线SSLn代替，因为静电阻挡电路的配置可应用于多个感测线SSL1至SSLn中的每个。
第n扫描线SCLn可从栅极驱动器200在第一方向D1上延伸，并因此可连接到显示部600。第一方向D1可为行方向。电源线PL可在***区域处与第n扫描线SCLn相邻地在第一方向D1上延伸。电源线PL可在***区域中与第n扫描线SCLn相邻地第一方向D1上延伸。第一电源电压ELVDD可施加到电源线PL。取决于示例性实施方式，第二电源电压ELVSS或接地电压可施加到电源线PL。替代性地，预定基准电压可施加到电源线PL。电源线PL可连接到显示装置的外部装置或***区域处的电源(未示出)，而不连接到显示部600。
缓冲层112布置在第一导电层511上。阻挡层111和缓冲层112可包括无机绝缘材料，诸如氧化硅、氮化硅、氧化铝等。替代性地，阻挡层111和缓冲层112可包括有机绝缘材料，诸如聚酰亚胺、聚丙烯酸(添加环氧树脂)等。
半导体层520布置在缓冲层112上。半导体层520可包括与第n扫描线SCLn重叠的第一半导体部521、与电源线PL重叠的第二半导体部522和将第一半导体部521和第二半导体部522彼此连接的沟道部523。第一半导体部521可具有在第一方向D1上延伸的形状。第一半导体部521与第n扫描线SCLn重叠。第二半导体部522可具有在与电源线PL重叠的同时在第一方向D1上延伸的形状。在平面上，沟道部523可为第一半导体部521与第二半导体部522之间的Z字形或S形。例如，沟道部523可在从第一半导体部521在第二方向D2上延伸之后在第一方向D1上延伸，在第二方向D2上延伸之后在第一方向D1上延伸，且然后在第一方向D1上延伸之后在第二方向D2上延伸，并因此可连接到第二半导体部522。沟道部523可完全与第二导电层512重叠。
在下文的描述中，第二方向D2与第一方向D1相交，并且第三方向D3可为与由第一方向D1和第二方向D2形成的平面垂直的方向。第二方向D2可垂直于第一方向D1。第二方向D2可为列方向。另外，稍后将描述的宽度意指在由第一方向D1和第二方向D2形成的平面上在第二方向D2上的间隙或距离。此外，稍后将描述的厚度意指在第三方向D3上的间隙或距离。
第一栅极绝缘层113布置在半导体层520上。第一栅极绝缘层113的厚度可小于缓冲层112的厚度。例如，第一栅极绝缘层113的厚度可为约0.12μm至约0.14μm，并且缓冲层112的厚度可为约0.3μm至约0.4μm。
第二导电层512布置在第一栅极绝缘层113上。在平面上，第二导电层512布置在半导体层520的第一半导体部521与第二半导体部522之间，并因此与半导体层520的沟道部523重叠。层间绝缘层114布置在第二导电层512上。第二导电层512通过第一栅极绝缘层113和层间绝缘层114与其它导体绝缘。也就是说，第二导电层512在未施加有电压的情况下浮置。
第一电极531和第二电极532布置在层间绝缘层114上。第一电极531与半导体层520的第一半导体部521重叠。第一电极531可通过形成在第一栅极绝缘层113和层间绝缘层114中的第一信号线接触孔CTS1连接到第一半导体部521。第二电极532与半导体层520的第二半导体部522重叠。第二电极532可通过形成在第一栅极绝缘层113和层间绝缘层114中的第一电源线接触孔CTP1连接到第二半导体部522。
平坦化层115布置在第一电极531和第二电极532上，并且第n扫描线SCLn和电源线PL布置在平坦化层115上。平坦化层115可包括无机绝缘材料或有机绝缘材料。
第n扫描线SCLn通过形成在平坦化层115中的多个第二信号线接触孔CTS2连接到第一电极531。第n扫描线SCLn与第一电极531重叠。第二信号线接触孔CTS2与第一信号线接触孔CTS1重叠。第n扫描线SCLn与第二导电层512部分地重叠，并且相应地，第n扫描线SCLn和第二导电层512可形成电容器。
电源线PL通过形成在平坦化层115中的多个第二电源线接触孔CTP2连接到第二电极532。电源线PL与第二电极532重叠。第二电源线接触孔CTP2与第一电源线接触孔CTP1重叠。电源线PL可与第二导电层512部分地重叠，并且相应地，电源线PL和第二导电层512可形成电容器。
第一信号线接触孔CTS1和第二信号线接触孔CTS2可分别设置为多个，并且多个第一信号线接触孔CTS1和多个第二信号线接触孔CTS2可在第一方向D1上排列。第一信号线接触孔CTS1和第二信号线接触孔CTS2与第一半导体部521重叠。第一电源线接触孔CTP1和第二电源线接触孔CTP2可分别设置为多个，并且多个第一电源线接触孔CTP1和多个第二电源线接触孔CTP2可在第一方向D1上排列。第一电源线接触孔CTP1和第二电源线接触孔CTP2与第二半导体部522重叠。
半导体层520、第二导电层512、第一电极531和第二电极532可形成具有第二导电层512作为栅电极的静电释放晶体管。第n扫描线SCLn和电源线PL可通过静电释放晶体管彼此连接。也就是说，第n扫描线SCLn通过第一电极531、半导体层520和第二电极532连接到电源线PL。然而，当半导体层520的电阻高于第n扫描线SCLn或电源线PL的电阻并且第二导电层512浮置时，在正常状态下第n扫描线SCLn的扫描信号不被传输到电源线PL，并且电源线PL的第一电源电压ELVDD不被传输到第n扫描线SCLn。也就是说，通常，静电释放晶体管保持关断。
当静电被引入到第n扫描线SCLn时，第二导电层512的电压增加，并且静电释放晶体管由于通过由第n扫描线SCLn和第二导电层512形成的电容器的耦接而导通。引入到第n扫描线SCLn的静电通过静电释放晶体管流到电源线PL，并因此可防止静电流到显示部600。
与此同时，当半导体层520的第一半导体部521形成为在第一方向D1上延伸的形状时，在第一半导体部521的宽度W521中，第一信号线接触孔CTS1与第一半导体部521重叠，而不布置在第一半导体部521的宽度W521的中心处。第一信号线接触孔CTS1可布置在第一半导体部521的宽度W521的中心与半导体层520的第二方向D2(图3中的向上方向)上的最外边缘之间。也就是说，当从第一信号线接触孔CTS1到第一半导体部521的靠近第二导电层512的最内边缘的距离为第一半导体部521的第一宽度W1，并且从第一信号线接触孔CTS1到第一半导体部521的相对远离第二导电层512的最外边缘的距离为第一半导体部521的第二宽度W2。第一宽度W1可大于第二宽度W2。第一半导体部521的最内边缘和其最外边缘在第二方向D2上彼此相对。第一宽度W1可为第一余量，其中第一信号线接触孔CTS1可在制造工艺中在第二方向D2(图3中的向下方向)上定位。第二宽度W2和第一信号线接触孔CTS1的最小宽度之和可成为第二余量，其中第一信号线接触孔CTS1可在第二方向D2(图3中的向上方向)上定位。第一信号线接触孔CTS1的最小宽度意指在第二方向D2(或水平方向)上与半导体层520的上表面接触的第一信号线接触孔CTS1的一部分的宽度。第一宽度W1或第一余量可大于第二余量。
另外，当半导体层520的第二半导体部522形成为在第一方向D1上延伸的形状时，在第二半导体部522的宽度W522中，第一电源线接触孔CTP1与第二半导体部522重叠，而不是布置在第二半导体部522的宽度W522的中心处。第一电源线接触孔CTP1可在第二方向D2(图3中的向下方向)上布置在第二半导体部522的宽度W522的中心与半导体层520的最外边缘之间。也就是说，当从第一电源线接触孔CTP1到第二半导体部522的靠近第二导电层512的最内边缘的距离为第三宽度W3，并且从第一电源线接触孔CTP1到第二导电层512的相对远离第二导电层512的最外边缘的距离为第四宽度W4。第三宽度W3可大于第四宽度W4。第二半导体部522的最内边缘在第二方向D2上与其最外边缘相对。第三宽度W3可在尺寸上等于第一宽度W1，并且第四宽度W4可在尺寸上等于第二宽度W2。在制造工艺中，第三宽度W3可为第三余量，其中第一电源线接触孔CTP1可在第二方向D2(图3中的向上方向)上定位。第四宽度W4和第一电源线接触孔CTP1的最小宽度之和可成为第四余量，其中第一电源线接触孔CTP1可在制造工艺中在第二方向D2(图3中的向下方向)上定位。第一电源线接触孔CTP1的最小宽度意指在第二方向D2(或水平方向)上与半导体层520的顶表面接触的第一电源线接触孔CTP1的一部分的宽度。第三宽度W3可大于第四余量。
第一信号线接触孔CTS1未布置在第一半导体部521的宽度W521的中心处并且第一电源线接触孔CTP1未布置在第二半导体部522的宽度W522的中心处的结构被称为接触孔的不对称结构。利用接触孔的不对称结构，可防止可能由于显示装置的制造工艺期间的工艺变化而发生的静电阻挡电路部500的故障。将参考图5和图6对此进行描述。
图5是可在图3的静电阻挡电路部的制造工艺期间发生的工艺变化的俯视图。图6是沿线VI-VI'截取的图5的静电阻挡电路部的剖面图。将主要对与图3和图4相比的差异进行描述。
参照图5和图6，在显示装置的制造工艺期间，阻挡层111、第一导电层511、缓冲层112、半导体层520、第一栅极绝缘层113、第二导电层512和层间绝缘层114可顺序地形成在衬底110上。接着，在第一栅极绝缘层113和层间绝缘层114上实施使用掩模的蚀刻工艺以形成第一信号线接触孔CTS1和第一电源线接触孔CTP1。当在这种蚀刻工艺期间发生工艺变化时，第一信号线接触孔CTS1和第一电源线接触孔CTP1可能偏离预定位置。
例如，如图5中所示，第一电源线接触孔CTP1可在平面上从预定位置在第二方向D2(图5中的向下方向)上移位。由于第一信号线接触孔CTS1与第一电源线接触孔CTP1同时形成，因此第一信号线接触孔CTS1可从预定位置在第二方向D2(图5中的向下方向)上移位。当第一电源线接触孔CTP1在第二方向D2(图5中的向下方向)上移位超过第四方向上的第四宽度W4时，第一电源线接触孔CTP1部分地偏离第二半导体部522的宽度W522，因此可不与第二半导体部522部分地重叠。在这种情况下，如图6中示例性所示，在通过使用掩模蚀刻绝缘材料的工艺期间，不仅第一栅极绝缘层113和层间绝缘层114而且缓冲层112可一同被蚀刻，从而形成第一电源线接触孔CTP1。相应地，第一电源线接触孔CTP1可形成在第一栅极绝缘层113、层间绝缘层114和缓冲层112中。
然而，由于上述接触孔的不对称结构，第一信号线接触孔CTS1可布置在第一余量中，即，第一半导体部521的宽度W521中。相应地，第一信号线接触孔CTS1形成在第一栅极绝缘层113和层间绝缘层114中。接着，当形成第一电极531和第二电极532时，第二电极532通过第一电源线接触孔CTP1不仅可与第二半导体部522连接，而且还可与第一导电层511连接。在这种情况下，第一电极531仅连接到第一半导体部521并且不连接到第一导电层511。
当电源线PL由于工艺变化而电连接到第一导电层511时，第一导电层511可施加有第一电源电压ELVDD，但是因为静电释放晶体管由具有比第一电源电压ELVDD更高的电压的静电导通，因此静电释放晶体管不由施加到第一导电层511的第一电源电压ELVDD导通。另外，由于缓冲层112的厚度比第一栅极绝缘层113的厚度更厚，因此第一导电层511可不用作能够导通静电释放晶体管的栅电极。
如上所述，由于接触孔的不对称结构，即使当电源线PL由于工艺变化的发生而连接到第一导电层511时，第n扫描线SCLn也不连接到第一导电层511，并且相应地，可防止第n扫描线SCLn与电源线PL之间通过第一导电层511的短路。
然而，与图5和图6中所示的示例相反，第一信号线接触孔CTS1和第一电源线接触孔CTP1可从预定位置在第二方向D2(图5中的向上方向)上移位。在这种情况下，当第一信号线接触孔CTS1在第二余量内从第二宽度W2在第二方向D2(图5中的向上方向)上移位时，第一电源线接触孔CTP1可形成在第三余量中，即，第二半导体部522的第三宽度W3。相应地，第一信号线接触孔CTS1形成在第一栅极绝缘层113、层间绝缘层114和缓冲层112中，并因此当第一电极531连接到第一导电层511时，第一电源线接触孔CTP1形成在第一栅极绝缘层113和层间绝缘层114中，并因此第二电极532不连接到第一导电层511。也就是说，由于接触孔的非对称结构，即使当第n扫描线SCLn由于工艺变化的发生而连接到第一导电层511时，电源线PL也不连接到第一导电层511，并且可防止第n扫描线SCLn和电源线PL通过第一导电层511短路。
也就是说，当第一信号线接触孔CTS1和第一电源线接触孔CTP1由于工艺变化而在第二方向D2(图5中的向下方向或向上方向)上移位时，第n扫描线SCLn与电源线PL之间通过第一导电层511的短路可通过接触孔的不对称结构来防止。
作为与本发明构思的比较，可假设第一信号线接触孔CTS1和第一电源线接触孔CTP1不根据接触孔的不对称结构来排列。相反，假设第一信号线接触孔CTS1定位在第一半导体部521的宽度W521的中心处，并且假设第一电源线接触孔CTP1定位在第二半导体部522的宽度W522的中心处。在该假设中，由于工艺变化，第一信号线接触孔CTS1和第一电源线接触孔CTP1从预定位置在第二方向D2上移位，并因此第一电极531和第二电极532可连接到第一导电层511。相应地，第n扫描线SCLn与电源线PL通过第一导电层511短路，并因此扫描信号(或通过第n感测线SSLn的感测信号)可能不会通过第n扫描线SCLn正常地输出。
然而，如上所述，通过根据本发明的示例性实施方式的接触孔的不对称结构，可防止第n扫描线SCLn和电源线PL通过第一导电层511短路。
在下文中，参照图7和图8将对根据本发明的另一示例性实施方式的静电阻挡电路部进行描述。将主要对与图1至图6的上述示例性实施方式的差异进行描述，并且与上述的那些相同的特征将被省略。
图7是根据本发明的另一示例性实施方式的静电阻挡电路部的俯视图。图8是沿线VIII-VIII'截取的图7的静电阻挡电路部的剖面图。
参照图7和图8，根据另一示例性实施方式的静电阻挡电路部500'中包括的静电阻挡电路的第一导电层511可包括分别对应于第一信号线接触孔CTS1和第一电源线接触孔CTP1的多个开口OP。多个开口OP中的每个在第二方向D2上的宽度大于第一半导体部521的宽度W521，并且大于第二半导体部522的宽度W522。多个开口OP中的每个的宽度可大于第一信号线接触孔CTS1和第一电源线接触孔CTP1由于工艺变化而从预定位置在第二方向D2上移位的余量。第一信号线接触孔CTS1和第一电源线接触孔CTP1可形成在对应的开口OP的范围内。
由于工艺变化，第一信号线接触孔CTS1和第一电源线接触孔CTP1可从预定位置在第二方向D2上移位到工艺变化的最大余量。在这种情况下，尽管第一信号线接触孔CTS1不仅形成在第一栅极绝缘层113和层间绝缘层114中，而且形成在缓冲层112中，但是第一电极531不通过开口OP连接到第一导电层511。另外，尽管第一电源线接触孔CTP1不仅形成在第一栅极绝缘层113和层间绝缘层114中，而且形成在缓冲层112中，但是第二电极532不通过开口OP连接到第一导电层511。
也就是说，由于第一导电层511包括分别对应于第一信号线接触孔CTS1和第一电源线接触孔CTP1的多个开口OP，即使当第一信号线接触孔CTS1和第一电源线接触孔CTP1由于工艺变化而从预定位置在第二方向D2上移位时，也可防止第n扫描线SCLn(或第n感测线SSLn)和电源线PL通过第一导电层511短路。
除了上述差异之外，参考图1至图6描述的示例性实施方式的特征可应用于参考图7和图8描述的示例性实施方式，并因此重复的描述在实施方式之间被省略。
在下文中，将参考图9和图10对根据本发明的另一示例性实施方式的静电阻挡电路部进行描述。将主要对与图1至图6的上述示例性实施方式的差异进行描述，并且与上述的那些相同的特征将被省略。
图9是根据本发明的另一示例性实施方式的静电阻挡电路部的俯视图。图10是沿线X-X'截取的图9的静电阻挡电路部的剖面图。
参照图9和图10，根据另一示例性实施方式的静电阻挡电路部500”中包括的在第二方向D2上的静电阻挡电路的第一导电层511的宽度小于在第二方向D2上的半导体层520的宽度，并且第一导电层511可与沟道部523重叠，并且可不与第一半导体部521和第二半导体部522重叠。也就是说，平面上的第一导电层511可在第一半导体部521与第二半导体部522之间布置在分别距第一半导体部521和第二半导体部522的预定距离处。
第一信号线接触孔CTS1和第一电源线接触孔CTP1通过工艺变化从预定位置在第二方向D2上移位得与余量相当，并且第一信号线接触孔CTS1和第一电源线接触孔CTP1可不仅形成在第一栅极绝缘层113和层间绝缘层114中，而且还可形成在缓冲层112中。由于第一导电层511与第一半导体部521和第二半导体部522分开预定距离而不是与第一半导体部521和第二半导体部522重叠，因此第一电极531和第二电极532不与第一导电层511连接。
也就是说，尽管第一信号线接触孔CTS1和第一电源线接触孔CTP1由于工艺变化而从预定位置在第二方向D2上移位，但是因为第一导电层511布置在距第一半导体部521和第二半导体部522预定距离处，因此可防止第n扫描线SCLn(或第n感测线SSLn)和电源线PL通过第一导电层511短路。
除了这种差异，参考图1至图6描述的示例性实施方式的特征可应用于参考图9和图10描述的示例性实施方式，因此重复的描述在实施方式之间被省略。
附图和本发明的详细描述通过示例的方式示出，并且不用于限制权利要求中描述的本发明的含义或限制本发明的范围，而是用于描述本发明。本领域技术人员将理解，在不背离本发明的范围的情况下，可进行形式和细节上的各种改变。相应地，本发明的真实范围应由所附的权利要求书的技术思想来确定。

Claims (10)

1.一种显示装置，包括：
多个像素；
扫描线，所述扫描线连接到所述多个像素并且在第一方向上延伸；
电源线，所述电源线配置成向所述多个像素供给第一电源电压；以及
静电阻挡电路，所述静电阻挡电路将所述扫描线连接到所述电源线，
其中，所述静电阻挡电路包括：
第一导电层；
半导体层，所述半导体层布置在所述第一导电层上，并且包括与所述扫描线重叠的第一半导体部、与所述电源线重叠的第二半导体部和将所述第一半导体部和所述第二半导体部彼此连接的沟道部；
第二导电层，所述第二导电层布置在所述沟道部上，并且位于所述第一半导体部与所述第二半导体部之间；
第一电极，所述第一电极通过多个第一信号线接触孔连接到所述第一半导体部；以及
第二电极，所述第二电极通过多个第一电源线接触孔连接到所述第二半导体部，以及
其中，所述多个第一信号线接触孔布置成比所述第一半导体部的最内边缘更靠近所述第一半导体部的最外边缘，并且与所述第一半导体部重叠，
所述多个第一电源线接触孔布置成比所述第二半导体部的最内边缘更靠近所述第二半导体部的最外边缘，并且与所述第二半导体部重叠，以及
所述第二导电层比所述第一半导体部的所述最外边缘更靠近所述第一半导体部的所述最内边缘，并且比所述第二半导体部的所述最外边缘更靠近所述第二半导体部的所述最内边缘。
2.如权利要求1所述的显示装置，其中，所述第一半导体部和所述第二半导体部在所述第一方向上延伸，
所述第一半导体部的所述最外边缘和所述第一半导体部的所述最内边缘在第二方向上彼此相对，
所述第二半导体部的所述最外边缘和所述第二半导体部的所述最内边缘在所述第二方向上彼此相对，
所述沟道部从所述第一半导体部的所述最内边缘延伸到所述第二半导体部的所述最内边缘，以及
所述第二方向垂直于所述第一方向。
3.如权利要求2所述的显示装置，其中，所述沟道部在所述第一半导体部与所述第二半导体部之间的平面上具有Z字形或S形。
4.如权利要求1所述的显示装置，还包括：
平坦化层，所述平坦化层布置在所述第一电极和所述第二电极上；
多个第二信号线接触孔，所述多个第二信号线接触孔位于所述平坦化层中；以及
多个第二电源线接触孔，所述多个第二电源线接触孔位于所述平坦化层中，
其中，所述扫描线通过所述多个第二信号线接触孔连接到所述第一电极，
所述扫描线与所述第一电极重叠，
所述电源线通过所述多个第二电源线接触孔连接到所述第二电极，以及
所述电源线与所述第二电极重叠。
5.如权利要求1所述的显示装置，其中，所述第一电极和所述第二电极中的仅一个通过所述多个第一信号线接触孔和所述多个第一电源线接触孔中对应的接触孔连接到所述第一导电层。
6.如权利要求1所述的显示装置，还包括：
第一栅极绝缘层，所述第一栅极绝缘层布置在所述半导体层上；以及
层间绝缘层，所述层间绝缘层布置在所述第二导电层上，
其中，所述多个第一信号线接触孔和所述多个第一电源线接触孔形成在所述第一栅极绝缘层和所述层间绝缘层中。
7.如权利要求6所述的显示装置，其中，所述第二导电层通过所述第一栅极绝缘层和所述层间绝缘层来绝缘和浮置。
8.如权利要求6所述的显示装置，其中，所述扫描线通过与所述第二导电层重叠而形成电容器。
9.如权利要求8所述的显示装置，其中，所述半导体层、所述第一电极和所述第二电极形成具有所述第二导电层作为栅电极的静电释放晶体管。
10.如权利要求1所述的显示装置，其中，所述第一导电层包括：
多个第一开口，所述多个第一开口中的每个与所述多个第一信号线接触孔中对应的一个重叠；以及
多个第二开口，所述多个第二开口中的每个与所述多个第一电源线接触孔中对应的一个重叠。
CN201910959060.9A 2018-10-11 2019-10-10 显示装置 Pending CN111048506A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0121116 2018-10-11
KR1020180121116A KR102597297B1 (ko) 2018-10-11 2018-10-11 표시 장치

Publications (1)

Publication Number Publication Date
CN111048506A true CN111048506A (zh) 2020-04-21

Family

ID=70159668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910959060.9A Pending CN111048506A (zh) 2018-10-11 2019-10-10 显示装置

Country Status (3)

Country Link
US (1) US11282832B2 (zh)
KR (1) KR102597297B1 (zh)
CN (1) CN111048506A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022217608A1 (zh) * 2021-04-16 2022-10-20 京东方科技集团股份有限公司 一种驱动背板、其制作方法及发光基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023127165A1 (ja) * 2021-12-29 2023-07-06 シャープディスプレイテクノロジー株式会社 表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101301155B1 (ko) * 2006-12-12 2013-09-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
KR100993404B1 (ko) * 2009-03-23 2010-11-09 삼성모바일디스플레이주식회사 정전기 보호회로 및 이를 구비한 유기전계발광 표시장치
KR101741732B1 (ko) 2010-05-07 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20140032155A (ko) 2012-09-06 2014-03-14 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
JP6146165B2 (ja) 2013-07-01 2017-06-14 セイコーエプソン株式会社 静電気保護回路、電気光学装置、及び電子機器
KR102248641B1 (ko) 2013-11-22 2021-05-04 엘지디스플레이 주식회사 유기전계 발광소자
KR102367274B1 (ko) 2014-06-25 2022-02-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
KR102243648B1 (ko) 2014-09-11 2021-04-26 엘지디스플레이 주식회사 배선의 단락을 방지하는 표시패널 및 이를 제조하는 방법
KR102284863B1 (ko) 2014-10-02 2021-08-03 엘지디스플레이 주식회사 유기발광 표시 패널 및 이를 이용한 표시장치
KR102427399B1 (ko) * 2014-12-09 2022-08-02 엘지디스플레이 주식회사 정전기 차폐 구조를 갖는 유기발광 다이오드 표시장치
KR102325191B1 (ko) * 2015-01-05 2021-11-10 삼성디스플레이 주식회사 표시 장치
KR20170125160A (ko) 2016-05-03 2017-11-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102473223B1 (ko) 2016-06-30 2022-12-02 엘지디스플레이 주식회사 유기전계발광표시장치
US10312228B2 (en) * 2017-01-25 2019-06-04 Innolux Corporation Display device
CN109920935B (zh) * 2019-03-18 2021-08-10 上海天马有机发光显示技术有限公司 显示面板及显示装置
US11056034B2 (en) * 2019-05-05 2021-07-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Electrostatic protection device and display panel
CN111403424B (zh) * 2020-03-30 2023-03-21 厦门天马微电子有限公司 一种阵列基板、显示面板及显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022217608A1 (zh) * 2021-04-16 2022-10-20 京东方科技集团股份有限公司 一种驱动背板、其制作方法及发光基板

Also Published As

Publication number Publication date
US20200119125A1 (en) 2020-04-16
KR102597297B1 (ko) 2023-11-02
US11282832B2 (en) 2022-03-22
KR20200041409A (ko) 2020-04-22

Similar Documents

Publication Publication Date Title
US9286832B2 (en) Organic light-emitting display
US9256109B2 (en) Organic light-emitting display device, method of repairing the same, and method of driving the same
EP1884912B1 (en) Light emitting display
US20210097937A1 (en) Organic light emitting diode display
US9711083B2 (en) Organic light-emitting display apparatus
US11778888B2 (en) Electroluminescent display apparatus
US10930725B2 (en) Organic light emitting diode display device
JP2009271200A (ja) 表示装置及びその駆動方法
JP2009288767A (ja) 表示装置及びその駆動方法
US20140284591A1 (en) Organic electroluminescence display panel and organic electroluminescence display apparatus
JP2009271199A (ja) 表示装置及び表示装置の駆動方法
US10978536B2 (en) Organic light emitting diode display including an anode overlapping a voltage line
US9929225B2 (en) Display device and a manufacturing method thereof
KR102646909B1 (ko) 표시 장치
US11328659B2 (en) Display device
US11404517B2 (en) Display panel
CN111048506A (zh) 显示装置
US11302265B2 (en) Organic light emitting diode display
JP2006284916A (ja) 表示装置、アレイ基板、及び表示装置の駆動方法
JP2006284945A (ja) 表示装置及びその駆動方法
WO2024013780A1 (ja) 制御装置及び表示装置
JP2007233272A (ja) 有機ｅｌ表示パネル
KR102653965B1 (ko) 전기광학 장치 및 전자 기기
US20230121056A1 (en) Display panel and display device
JP2006184576A (ja) 自発光型表示装置及びアレイ基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination