CN110971388B - 用于在网络设备和远端设备通信的方法、装置及设备 - Google Patents
用于在网络设备和远端设备通信的方法、装置及设备 Download PDFInfo
- Publication number
- CN110971388B CN110971388B CN201811151923.1A CN201811151923A CN110971388B CN 110971388 B CN110971388 B CN 110971388B CN 201811151923 A CN201811151923 A CN 201811151923A CN 110971388 B CN110971388 B CN 110971388B
- Authority
- CN
- China
- Prior art keywords
- data stream
- standard
- parameters
- scrambled data
- scrambled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0091—Transmitter details
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请实施例公开了一种用于在网络设备和远端设备通信的方法和设备,用于实现远端设备能够对新的串行数据流进行时钟恢复。方法包括:生成第一加扰数据流和第二加扰数据流;通过向N个PCS lane分发第一加扰数据流生成N个加扰数据流;将N个加扰数据流汇聚为串行数据流;确定串行数据流中符号的参数;基于参数确定串行数据流中的定时信息不可用,并通过向N个PCS lane分发第二加扰数据流生成新的N个加扰数据流,在分发第二加扰数据流前,对待分发到N个PCS lane中的至少一个PCS lane的第二加扰数据流中的数据进行延迟处理;将新的N个加扰数据流汇聚为定时信息可用的新的串行数据流,并向远端设备发送。
Description
技术领域
本申请涉及通信领域,尤其涉及一种用于在网络设备和远端设备通信的方法、装置及设备。
背景技术
在多个物理编码子层(physical coding sublayer,PCS)通道(lane)(下文简称多通道)数据传输的过程中,发送器向接收器传输串行数据流。接收器从串行数据流中提取出定时信息(timing information),从而进行时钟恢复(clock recovery)。其中,定时信息在业内也被称为时钟信息,意思是用于进行时钟恢复的信息。当接收器接收到的串行数据流中的定时信息不可用时,接收器无法进行时钟恢复,从而导致发送器和接收器之间的通信链路失锁,甚至使得网络发生异常。
发明内容
本申请实施例提供了一种用于在网络设备和远端设备通信的方法,该方法由网络设备执行,具体包括如下步骤:网络设备生成第一加扰数据流以及第二加扰数据流。第一加扰数据流和第二加扰数据流是采用相同的加扰算法对源数据流进行加扰的两个数据流。源数据流可以为空闲数据流。第二加扰数据流的生成时间晚于第一加扰数据流的生成时间,其目的在于根据第一加扰数据流的情况来决定是否对第二加扰数据流进行处理。网络设备通过向N个物理编码子层通道PCS lane分发第一加扰数据流,生成N个加扰数据流,N为大于1的整数。网络设备将N个加扰数据流汇聚为串行数据流。网络设备确定串行数据流中符号的参数,参数用于对串行数据流中相邻符号发生跳变的次数与串行数据流的符号的数量之间的商进行估计。参数例如为时钟成分。网络设备基于参数确定串行数据流中的定时信息不可用。响应于串行数据流中的定时信息不可用,网络设备通过向N个PCS lane分发第二加扰数据流,生成新的N个加扰数据流,其中,在向N个PCS lane分发第二加扰数据流前,对待分发到N个PCS lane中的至少一个PCS lane的第二加扰数据流中的数据进行延迟处理。延迟处理的时间大于或等于1/53.125纳秒(即传输一个bit的时间)且小于或等于180纳秒。网络设备将新的N个加扰数据流汇聚为新的串行数据流,新的串行数据流中的定时信息是可用的。网络设备向远端设备发送新的串行数据流。
本申请实施例确定第一加扰数据流对应的串行数据流中符号的参数,当基于参数确定串行数据流中的定时信息不可用时,说明N个PCS lane中同一排棋盘格中的数据均为0和/或均为1的现象出现较多次,导致第一加扰数据流对应的串行数据流中相邻符号的跳变频率较低,接收端无法对串行数据流进行时钟恢复的问题。由于第一加扰数据流的加扰算法和第二加扰数据流的加扰算法相同,且第二加扰数据的生成时间晚于第一加扰数据的生成时间,这意味着如果不对第二加扰数据进行处理,那么其对应的串行数据流有很大可能性也会出现相邻符号的跳变频率较低的问题。所以,本申请实施例通过对待分发到N个PCSlane中的至少一个PCS lane的第二加扰数据流中的数据进行延迟处理,即可以改变第二加扰数据流分发到N个PCS lane的棋盘格中同一排的数据的组合,以减少同一排棋盘格中数据均为0和/或均为1的现象,使得第二加扰数据流对应的新的串行数据流中相同的符号连续出现的次数较少,提高相邻符号的跳变频率,继而远端设备就可以从新的串行数据流中提取出可用的定时信息,实现对新的串行数据流进行时钟恢复的目的,提高网络可靠性。
当至少一个PCS lane的数目小于N时,每个PCS lane对应的延迟时间可以相同,也可以不同;当至少一个PCS lane为N个PCS lane时,待分发到N个PCS lane中的第一PCSlane的第二加扰数据流中的数据被延迟的时长不等于待分发到N个PCS lane中的第二PCSlane的第二加扰数据流中的数据被延迟的时长,以保证N个加扰数据流中位于棋盘格同一排的数据和新的N个加扰数据流中位于棋盘格同一排的数据不同,这样才能提高PMAtransmitter汇聚得到的串行数据流中的相邻符号的跳变频率。
在一种可能的设计中,串行数据流中相邻符号是否发生跳变根据跳变检测机制进行确定,跳变检测机制包括以下至少一种:对称跳变检测机制、跨越平均值跳变检测机制和所有跳变检测机制。对称跳变检测机制是指对两个相邻的对称的符号的跳变检测。跨越平均值跳变检测机制是指检测跨越平均值的跳变。所有跳变检测机制是指包含任意一种跳变的检测机制。
在一种可能的设计中,串行数据流中的符号可以包括高位数据和低位数据。比如说01,认为0为高位数据,1为低位数据。
在其中一种可能实现的方式中,可以通过如下手段确定串行数据流中的定时信息不可用:确定多个参数中每个参数出现的概率,从而获得多个参数的实际概率分布;基于实际概率分布和标准概率分布确定第一值,若第一值大于或等于阈值,则确定串行数据流中的定时信息不可用。标准概率分布根据多个标准参数中每个标准参数出现的概率得到,每个标准参数用于对标准数据流中相邻符号发生跳变的次数与标准数据流的符号的数量之间的商进行估计,标准数据流为在N个pcs lane传输的N个加扰数据流没有发生时钟成分偏移的情况下N个加扰数据流被汇聚为的串行数据流。
不同的跳变检测机制影响阈值的设定。对称跳变检测机制对应的阈值最低,所有跳变检测机制对应的阈值最高,跨越平均值跳变检测机制对应的阈值居中。
在其中一种可能实现的方式中,基于实际概率分布和标准概率分布确定第一值包括:确定第一均值和第二均值之间的差值为第一值,第一均值为实际概率分布对应的多个参数的均值,第二均值为标准概率分布对应的多个标准参数的均值。
在另外一种可能实现的方式中,基于实际概率分布和标准概率分布确定第一值包括:确定多个参数中的第一参数和多个标准参数中的第一标准参数的差值为第一值,第一参数在多个参数中出现的概率等于第一标准参数在多个标准参数中出现的概率。
在再一种可能实现的方式中,基于实际概率分布和标准概率分布确定第一值包括:确定第一数量和第二数量之间的差值为第一值,第一数量为多个参数中在预设范围内的参数的数量,第二数量为多个标准参数中在预设范围内的标准参数的数量。
本申请实施例还提供了一种网络设备,包括:存储器,该存储器包括计算机可读指令;与该存储器相连的处理器,处理器用于执行计算机可读指令,从而执行以下操作:生成第一加扰数据流以及第二加扰数据流,第二加扰数据流的生成时间晚于第一加扰数据流的生成时间,第一加扰数据流对应的加扰算法与第二加扰数据流对应的加扰算法相同;通过向N个物理编码子层通道PCS lane分发第一加扰数据流,生成N个加扰数据流,N为大于1的整数;将N个加扰数据流汇聚为串行数据流;定串行数据流中符号的参数,参数用于对串行数据流中相邻符号发生跳变的次数与串行数据流的符号的数量之间的商进行估计;基于参数确定串行数据流中的定时信息不可用;响应于串行数据流中的定时信息不可用,通过向N个PCS lane分发第二加扰数据流,生成新的N个加扰数据流,其中,在向N个PCS lane分发第二加扰数据流前,对待分发到N个PCS lane中的至少一个PCS lane的第二加扰数据流中的数据进行延迟处理;将新的N个加扰数据流汇聚为新的串行数据流,新的串行数据流中的定时信息是可用的;向远端设备发送新的串行数据流。
在一种可能的设计中,当至少一个PCS lane为N个PCS lane时,待分发到N个PCSlane中的第一PCS lane的第二加扰数据流中的数据被延迟的时长不等于待分发到N个PCSlane中的第二PCS lane的第二加扰数据流中的数据被延迟的时长。
在一种可能的设计中,串行数据流中相邻符号是否发生跳变根据跳变检测机制进行确定,跳变检测机制包括以下至少一种:对称跳变检测机制、跨越平均值跳变检测机制和所有跳变检测机制。
在一种可能的设计中,基于参数确定串行数据流中的定时信息不可用包括:确定多个参数中每个参数出现的概率,从而获得多个参数的实际概率分布;基于实际概率分布和标准概率分布确定第一值;其中,标准概率分布根据多个标准参数中每个标准参数出现的概率得到,每个标准参数用于对标准数据流中相邻符号发生跳变的次数与标准数据流的符号的数量之间的商进行估计,标准数据流为在N个pcs lane传输的N个加扰数据流没有发生时钟成分偏移的情况下N个加扰数据流被汇聚为的串行数据流;确认第一值大于或等于阈值。
在一种可能的设计中,基于实际概率分布和标准概率分布确定第一值包括:确定第一均值和第二均值之间的差值为第一值,第一均值为实际概率分布对应的多个参数的均值,第二均值为标准概率分布对应的多个标准参数的均值。
在一种可能的设计中,基于实际概率分布和标准概率分布确定第一值包括:确定多个参数中的第一参数和多个标准参数中的第一标准参数的差值为第一值,第一参数在多个参数中出现的概率等于第一标准参数在多个标准参数中出现的概率。
在一种可能的设计中,基于实际概率分布和标准概率分布确定第一值包括:确定第一数量和第二数量之间的差值为第一值,第一数量为多个参数中在预设范围内的参数的数量,第二数量为多个标准参数中在预设范围内的标准参数的数量。
本申请实施例还提供了一种计算机可读存储介质,计算机可读存储介质中存储有指令,当该指令在计算机上运行时,使得计算机执行上述的方法。
本申请实施例还提供了一种通信***,通信***包括上述的网络设备以及远端设备。
附图说明
图1为本申请实施例提供的棋盘格的示意图;
图2为本申请实施例提供的各个棋盘格分配的数据包含的bit的序号的示意图;
图3为本申请实施例提供的多通道数据传输结构示意图;
图4为本申请实施例提供的偏斜现象的示意图;
图5为本申请实施例提供的一种用于在网络设备和远端设备通信的方法的流程图;
图6为本申请实施例提供的对称跳变的示意图;
图7为本申请实施例提供的跨越平均值跳变的示意图;
图8为本申请实施例提供的所有跳变的示意图;
图9为本申请实施例提供的实际概率分布和标准概率分布的示意图;
图10为本申请实施例提供的一种网络设备的结构示意图。
具体实施方式
在目前的以太网标准架构中,发送器(transmitter)包括PCS transmitter和物理介质接入子层(physical medium attachment sublayer,PMA)transmitter。其中,PCStransmitter用于生成编码数据(encoded data)。编码数据可以是8/10bit block、64/66bit block或者256/257bit block。举例来说,PCS transmitter可以执行电气电子工程师学会(institute of electrical and electronics engineers,IEEE)发布的物理编码子层编码协议(PCS encoding protocol)。IEEE PCS encoding protocol可以是10GBASE-RPCS。IEEE PCS encoding protocol也可以是40/100GBASE-R PCS。PCS transmitter可以经由多通道向PMA transmitter分发编码数据。PMA transmitter用于将来自多通道的编码数据汇聚成串行数据流。例如,多通道中的每个通道均为25吉比特每秒(gigabyte persecond,Gbps)通道。也就是说,每个通道的带宽是25Gbps。而用户的需求是同时传输100Gbps的数据。所以PMA将四个通道的数据流汇聚为一路数据流。这样就可以实现发送器以100Gbps的速率发送数据的目的。
在PCS transmitter中,经过对数据流进行编码、利用伪随机数据进行加扰、***对齐字标识(alignment marker,AM)、进行前向纠错码(forward error correction,FEC)编码、按照棋盘格(checkerboard)进行分发等步骤生成多通道数据。其中,按照棋盘格进行分发是将数据流以例如10比特(bit)为单位分发到例如图1所示的棋盘格中。
以图1为例,该图中显示了4条PCS lane(PCS lane 0至PCS lane 3)对应的部分棋盘格,数据流分发到这四条通道对应的棋盘格中。具体的,按照A0、B0、A1、B1、B2、A2、B3、A3这样的顺序依次将数据流分发到棋盘格中。每个棋盘格对应的数据为10bit。在分发完之后,将每个通道对应的棋盘格的数据发送出去。其中,通道0对应的棋盘格包括A0、B2、A4和B6等;通道1对应的棋盘格包括B0、A2、B4、A6等;通道2对应的棋盘格包括A1、B3、A5和B7等;通道3对应的棋盘格包括B1、A3、B5、A7等。
当PCS transmitter输出多通道数据流的时候,多通道数据流是同时发送的。也就是说,每个通道的第一个棋盘格的第一个数据是对齐的。参见图2,该图为图1中各个棋盘格对应的数据包含的10个bit的序号。在图2中棋盘格A0对应的数据是第0-9bit,棋盘格B0对应的数据是第10-19bit,棋盘格A1对应的数据是第20-29bit,棋盘格B1对应的数据是第30-39bit。那么四条通道时钟对齐体现为第0、10、20和30bit数据位于同一排、第1、11、21和31bit数据位于同一排,以此类推。
由于多通道数据流在从PCS transmitter传输到PMA transmitter的过程中,还需要经过一些例如印刷电路板(printed circuit board,PCB)等硬件。这些硬件虽然种类相同,但是由于工艺方面原因,不同PCB中的导线的长度不完全相等。以上导致各个通道的数据到达PMA transmitter的时间不同,出现偏斜(skew)现象。
例如,参见图3,该图为多通道数据传输结构示意图。在该图中,从PCStransmitter发出四个通道的数据流,这四个通道分别为通道0、通道1、通道2和通道3。这四个通道的数据流分别经过PCB到达PMA transmitter,其中,通道0的数据经过PCB100,通道1的数据经过PCB101,通道2的数据经过PCB102,通道3的数据经过PCB103。而PCB100、101、102和103虽然都为PCB,但是其长度并不完全相同,所以导致PMA transmitter接收到的来自于这四个通道的数据的时间不同,产生偏斜现象。参见图4,该图为偏斜现象的示意图。假设以PMA transmitter接收通道0的数据的时间为基准时间,接收通道1的数据的时间等于基准时间与传输9个bit数据所需时长之和,接收通道2的数据的时间等于基准时间与传输1个bit数据所需时长之和,接收通道3的数据的时间等于基准时间与传输9个bit数据所需时长之和。导致了第10bit和第30bit数据均与第9bit数据位于同一排,第20bit数据与第1bit数据位于同一排。
而PMA transmitter在将接收到的多通道数据流汇聚为串行数据流时,是基于棋盘格中位于同一排的数据进行处理。假设没有出现偏斜现象,由于加扰得到的数据流其中的数据是随机的,进而分发到各通道棋盘格的数据也是随机的,即各通道位于同一排的数据也是随机的。这样,根据每一排的数据进行汇聚得到的数据也是随机的,体现为汇聚得到的串行数据流中相邻符号的跳变频率较高。跳变频率为串行数据流中相邻符号发生跳变的次数与符号总数之间的比例。若相邻符号的跳变频率较高,那么接收器在接收到该串行数据流之后,就可以从串行数据流中提取出定时信息,从而能够通过时钟和数据恢复(clock&data recovery,CDR)单元进行时钟恢复。
而当发生偏斜时,多个通道中存在至少两个通道的数据流到达PMA transmitter的时间不同,因而位于同一排的数据在一定概率上可能会出现较多的全为0或全为1的情况,所以在将多通道数据流汇聚为串行数据流之后,可能会出现相邻符号的跳变频率较低的现象,这种现象也可以叫做时钟成分偏移现象,即根据串行数据流计算得到的时钟成分(clock content)异常偏低,导致接收端接收到的串行数据流中的定时信息不可用,所以无法将时钟恢复出来,导致发送器和接收器之间的通信链路失锁,网络发生异常。其中,时钟成分是对串行数据流中相邻符号发生跳变的次数与所述串行数据流的符号的数量之间的商的估计值。
为了克服上述技术问题,本申请实施例提供了一种用于在网络设备和远端设备通信的方法、装置和***。其中,方法包括:首先,网络设备生成第一加扰数据流以及第二加扰数据流,所述第二加扰数据流的生成时间晚于所述第一加扰数据流的生成时间,所述第一加扰数据流对应的加扰算法与所述第二加扰数据流对应的加扰算法相同。网络设备通过向N个物理编码子层通道PCS lane分发所述第一加扰数据流,生成N个加扰数据流,N为大于1的整数。网络设备将所述N个加扰数据流汇聚为串行数据流。网络设备确定所述串行数据流中符号的参数,所述参数用于对所述串行数据流中相邻符号发生跳变的次数与所述串行数据流的符号的数量之间的商进行估计。网络设备基于所述参数确定所述串行数据流中的定时信息不可用,并响应于所述串行数据流中的定时信息不可用,通过向所述N个PCS lane分发所述第二加扰数据流,生成新的N个加扰数据流,其中,在向所述N个PCS lane分发所述第二加扰数据流前,对待分发到所述N个PCS lane中的至少一个PCS lane的所述第二加扰数据流中的数据进行延迟处理。网络设备将所述新的N个加扰数据流汇聚为新的串行数据流,所述新的串行数据流中的定时信息是可用的。最后,网络设备向远端设备发送所述新的串行数据流。
本申请实施例确定第一加扰数据流对应的串行数据流中符号的参数,当基于所述参数确定所述串行数据流中的定时信息不可用时,说明N个PCS lane中同一排棋盘格中的数据均为0和/或均为1的现象出现较多次,导致第一加扰数据流对应的串行数据流中相邻符号的跳变频率较低,接收端无法对串行数据流进行时钟恢复的问题。由于第一加扰数据流的加扰算法和第二加扰数据流的加扰算法相同,且第二加扰数据的生成时间晚于第一加扰数据的生成时间,这意味着如果不对第二加扰数据进行处理,那么其对应的串行数据流有很大可能性也会出现相邻符号的跳变频率较低的问题。所以,本申请实施例通过对待分发到N个PCS lane中的至少一个PCS lane的第二加扰数据流中的数据进行延迟处理,即可以改变第二加扰数据流分发到N个PCS lane的棋盘格中同一排的数据的组合,以减少同一排棋盘格中数据均为0和/或均为1的现象,使得第二加扰数据流对应的新的串行数据流中相同的符号连续出现的次数较少,提高相邻符号的跳变频率,继而远端设备就可以从新的串行数据流中提取出可用的定时信息,实现对新的串行数据流进行时钟恢复的目的,提高网络可靠性。
下面结合附图,对本申请实施例提供的用于在网络设备和远端设备通信的方法、装置及***进行详细说明。
参见图5,该图为本申请实施例提供的一种用于在网络设备和远端设备通信的方法的流程图。
本申请实施例提供的用于在网络设备和远端设备通信的方法。该方法由网络设备执行。所述方法具体包括S101-S108。
S101:生成第一加扰数据流以及第二加扰数据流。
在本申请实施例中,第一加扰数据流和第二加扰数据流是采用相同的加扰算法对源数据流进行加扰的两个数据流。第一加扰数据流和第二加扰数据流可以是对同一条源数据流中两个不同时段的数据流进行加扰得到,也可以是对两条不同的源数据流分别加扰得到。
发明人经过研究发现,比较容易发生无法实现时钟恢复情况的源数据流通常都是一些连续的0较多且出现较为频繁的数据流,例如空闲(idle)数据流。通过加扰可以将这些连续的0打断,形成伪随机序列。所以,在本申请实施例中,第一加扰数据流和第二加扰数据流可以是通过对空闲数据流进行加扰得到的数据流。
此外,第二加扰数据流的生成时间晚于第一加扰数据流的生成时间,即第一加扰数据流先生成,第二加扰数据流后生成,其目的在于根据第一加扰数据流的情况来决定是否对第二加扰数据流进行处理。
S102:通过向N个物理编码子层通道PCS lane分发第一加扰数据流,生成N个加扰数据流。
在本申请实施例中,N为大于1的整数。在N个PCS lane分发第一加扰数据流,可以如前文所提,以棋盘格的方式来分发,具体请参见上文,此处不再赘述。
需要说明的是,在实际应用中,第一加扰数据流可以是对源数据流进行加扰、***AM、进行FEC编码等步骤之后、在通过N个PCS lane分发之前的数据流。第一加扰数据流在经过N个PCS lane分发之后,可以得到N个加扰数据流。N个加扰数据流从网络设备的PCS输出之后,经过一些如前文所提的PCB等硬件,进入网络设备的PMA transmitter。
S103:将N个加扰数据流汇聚为串行数据流。
网络设备的PMA transmitter可以将N个加扰数据流汇聚为串行数据流。所谓串行数据流为一条数据流。假设N为4,每个加扰数据流的传输速率为25Gbps,那么汇聚得到的串行数据流的传输速率为100Gbps。
在实际应用中,PMA transmitter接收到的N个加扰数据流为比特数据流,经过汇聚,得到一条比特数据流,然后将该一条比特数据流进行格雷码转换,得到脉冲幅度调制(pulse amplitude modulation,PAM)信号,该PAM信号可以是串行数据流。
PAM信号的一个符号可以对应一个电压值。串行数据流中符号的跳变体现为电压值的跳变。一个电压值可以对应上述一条比特数据流中两个比特的符号,这两个比特的符号的其中一个比特可以称为高位数据,另外一个比特可以称为低位数据。比如说01,认为0为高位数据,1为低位数据。假设两个比特的符号为00、01、11和10,那么对应的电压值可以分别为0V、1V、2V和3V,或者还可以分别为-1V,-1/3V,1/3V和1V。
当然,上述一个电压值还可以对应上述一条比特数据流中的两个以上比特的符号,本申请不做具体限定。
S104:确定所述串行数据流中符号的参数。
在本申请实施例中,所述参数用于对所述串行数据流中相邻符号发生跳变的次数与所述串行数据流的符号的数量之间的商进行估计,所述参数例如为时钟成分。
例如,串行数据流包括如下连续的电压值0V、1V、2V、1V和3V,那么相邻符号对应的电压值分别包括0V和1V、1V和2V、2V和1V,以及1V和3V。符号的数量为5个。
计算相邻符号发生跳变的次数,需要首先判断相邻符号之间是否发生跳变。而判断相邻符号之间是否发生跳变可以由跳变检测机制来决定。对于PAM4而言,常见的跳变检测机制例如包括对称跳变检测机制、跨越平均值跳变检测机制和所有跳变检测机制。
其中,对称跳变检测机制是指对两个相邻的对称的符号的跳变检测。例如,在电压值-1V,-1/3V,1/3V和1V中,-1V和1V是对称的,-1/3V和1/3V是对称的。在电压值0V、1V、2V和3V中,0V和3V是对称的,1V和2V是对称的。若转换为符号由低到高依次为00、01、11和10,则00和10、01和11之间的跳变为对称跳变。
参见图6,该图为以电压信号-1V,-1/3V,1/3V和1V为例的对称跳变的示意图。在该图中,对称跳变可以体现为经过对称中心(在图6中用圆圈圈出)的跳变,对称中心位于平均线(0V)上。
跨越平均值跳变检测机制是指检测跨越平均值的跳变。例如,对于电压值-1V,-1/3V,1/3V和1V,-1V和1/3V、-1V和1V、-1/3V和1/3V、-1/3V和1V之间的跳变为跨越平均值跳变。若转换为符号由低到高依次为00、01、10和11,则00和10、00和11、01和10、01和11之间的跳变为跨越平均值跳变。
参见图7,该图为以-1V,-1/3V,1/3V和1V为例的跨越平均值跳变的示意图。在该图中跨越平均值跳变体现为跨越0V的跳变。
所有跳变检测机制是指包含任意一种跳变的检测机制。例如,参见图8,对于电压值-1V,-1/3V,1/3V和1V,所有跳变为-1V和-1/3V、-1V和1/3V、-1V和1V、-1/3V和1/3V、-1/3V和1V、1/3V和1V之间的跳变。若转换为符号由低到高依次为00、01、10和11,则所有跳变为00和01、00和10、00和11、01和10、01和11以及10和11之间的跳变。
由对上述三种跳变检测机制的介绍可知,对称跳变检测机制的要求最高,所有跳变检测机制的要求最低。所以,对于同一个串行数据流,基于对称跳变检测机制检测到的相邻符号的跳变次数最低,所以串行数据流的参数的值也最低;基于所有跳变检测机制检测到的相邻符号的跳变次数最高,所以串行数据流的参数的值也最高。跳变检测机制会影响到后续提到的阈值的确定。本申请实施例在没有强调的情况下,都是以其中一种跳变机制为例来介绍。
当然,可以理解的是,上述三种跳变检测机制并不构成对本申请技术方案的限定。
若所述参数为时钟成分,用SC[i]的值来表示第i个符号与第i-1个符号之间是否跳变,第i个符号对应的时钟成分用CC[i]来表示,则
其中,若第i个符号与第i-1个符号之间发生跳变,则SC[i]的值为1;若第i个符号与第i-1个符号之间没有发生跳变,则SC[i]的值为0。
其中,若跳变检测机制为对称跳变检测机制,那么
若跳变检测机制为跨越平均值跳变检测机制,那么
若跳变检测机制为所有跳变检测机制,那么
S105:基于所述参数确定所述串行数据流中的定时信息不可用。
在实际应用中,可以通过多种手段来根据参数确定串行数据流的定时信息是否可用。
例如,在其中一种可能实现的方式中,如果所述参数小于或等于某个阈值,那么就认为该串行数据流的定时信息不可用。具体的,可以选取串行数据流中的一个子数据流,计算该子数据流中相邻符号的跳变次数与该子数据流中符号总数之间的商,若该商小于或等于预设的值,则确认该串行数据流不可用。此处的预设的值可以是一个经验值,用来反映远端设备能否进行时钟恢复的临界值。例如,若计算得到的商小于或等于0.25,则认为该串行数据流不可用。
在另外一种可能实现的方式中,可以通过计算多个参数的实际概率分布,并将实际概率分布与标准概率分布进行比较,来判断串行数据流中的定时信息是否可用。
具体的,首先,确定多个参数中每个参数出现的概率,从而获得所述多个参数的实际概率分布。在实际应用中,可以选取串行数据流中一个时间窗内的子数据流,并计算该子数据流中每个符号对应的参数,例如计算子数据流中第i个符号对应的CC[i]。
其次,基于所述实际概率分布和标准概率分布确定第一值。第一值体现了实际概率分布和标准概率分布之间的差异。若第一值大于或等于阈值,则确认所述串行数据流中的定时信息不可用。其中,标准概率分布根据多个标准参数中每个标准参数出现的概率得到。每个标准参数用于对标准数据流中相邻符号发生跳变的次数与所述标准数据流的符号的数量之间的商进行估计,所述标准数据流为在所述N个pcs lane传输的所述N个加扰数据流没有发生时钟成分偏移的情况下,所述N个加扰数据流被汇聚为的串行数据流。在一种可能的设计中,与实际概率分布中的参数类似,实际概率分布中的标准参数可以为标准时钟成分。
参见图9,该图为实际概率分布和标准概率分布的示意图。在该图中,横轴为时钟成分,纵轴为时钟成分出现的概率。在图9中,曲线Ⅰ为实际概率分布曲线,该实际概率分布曲线为图4所示示例中空闲数据流经过通道0、1、2和3同步传输后汇聚而成的串行数据流发生时钟成分偏移现象对应的概率分布曲线。在图9中,曲线II为标准概率分布曲线,该曲线为空闲数据流在经过通道0、1、2和3同步传输之后的汇聚而成的串行数据流没有发生时钟成分偏移现象对应的概率分布曲线。串行数据流没有发生时钟偏移可以包括两种情况,一种为串行数据流没有发生偏斜现象,自然也就不会发生时钟成分偏移现象;另外一种为发生了偏斜现象但是没有发生时钟成分偏移现象。
如前文所提,以PMA transmitter接收通道0的数据的时间为基准时间,接收通道1的数据的时间晚于基准时间连续接收9个bit数据的时间,接收通道2的数据的时间晚于基准时间连续接收1个bit数据的时间,接收通道3的数据的时间晚于基准时间连续接收9个bit数据的时间。在多个通道数据流发生这种特殊的时延组合的情况下产生了时钟成分偏移现象。
在图9中可以看出,实际概率分布曲线和标准概率分布曲线的在横轴的差异较大,同一个概率在实际概率分布曲线中对应的时钟成分小于在标准概率分布曲线中对应的时钟成分。
由于第一值体现了实际概率分布和标准概率分布之间的差异,在实际应用中,可以采用多种方法来计算该第一值。
在其中一种可能的实现方式中,所述基于所述实际概率分布和标准概率分布确定第一值包括:确定第一均值和第二均值之间的差值为所述第一值,所述第一均值为所述实际概率分布对应的所述多个参数的均值,所述第二均值为所述标准概率分布对应的所述多个标准参数的均值。
在图9中,实际概率分布曲线中多个参数的均值,即第一均值约为0.17;标准概率分布曲线中多个标准参数的均值,即第二均值约为0.25,那么第一均值与第二均值之间的差值为0.08。若阈值为0.01,那么显然第一均值与第二均值之间的差值大于该阈值。
需要说明的是,图9中计算参数和标准参数所采用的跳变检测机制为对称跳变检测机制,如果是跨越平均值跳变检测机制,那么第二均值约为0.5;如果是所有跳变检测机制,那么第二均值约为0.75。
在另外一种可能的实现方式中,基于所述实际概率分布和标准概率分布确定第一值包括:确定所述多个参数中的第一参数和所述多个标准参数中的第一标准参数的差值为所述第一值,所述第一参数在所述多个参数中出现的概率等于所述第一标准参数在所述多个标准参数中出现的概率。
在图9中,假设第一参数的概率和第一标准参数的概率均为0.01,第一参数约为0.16,第一标准参数约为0.24,那么第一参数和第一标准参数之间的差值为0.08。若阈值为0.01,那么显然第一参数与第一标准参数之间的差值大于该阈值。
在再一种可能实现的方式中,所述基于所述实际概率分布和标准概率分布确定第一值包括:确定第一数量和第二数量之间的差值为所述第一值,所述第一数量为所述多个参数中在预设范围内的参数的数量,所述第二数量为所述多个标准参数中在所述预设范围内的标准参数的数量。
假设预设范围为(0,0.25),多个参数中在该预设范围内的数量为100,多个标准参数中在该预设范围内的数量为50,那么二者之差为50。如果阈值为5,那么该差值显然大于该阈值。
如前文所述,不同的跳变检测机制影响阈值的设定。对称跳变检测机制对应的阈值最低,所有跳变检测机制对应的阈值最高,跨越平均值跳变检测机制对应的阈值居中。
可以理解的是,上述三种实现方式并不构成对本申请计算第一值的限定,本领域技术人员可以根据实际需求自行设计。
可以理解的是,上述两种实现方式也并不构成对基于所述参数确定所述串行数据流中的定时信息不可用的限定,本领域技术人员可以根据实际需求自行设计。
S106:响应于所述串行数据流中的定时信息不可用,通过向所述N个PCS lane分发所述第二加扰数据流,生成新的N个加扰数据流,其中,在向所述N个PCS lane分发所述第二加扰数据流前,对待分发到所述N个PCS lane中的至少一个PCS lane的所述第二加扰数据流中的数据进行延迟处理。
在本申请实施例中,若确定所述串行数据流中的定时信息不可用,则说明根据第一加扰数据流得到的N个加扰数据流在远端设备难以实现时钟恢复,所以需要对比第一加扰数据流生成时间较晚的第二加扰数据流进行处理。
为了使根据第二加扰数据流得到的新的N个加扰数据流能够在远端设备实现时钟恢复,本申请实施例在分发第二加扰数据流之前,对待分发到N个PCS lane中的至少一个PCS lane的第二加扰数据流中的数据进行延迟处理。延迟处理的时间大于或等于1/53.125纳秒(即传输一个bit的时间)且小于或等于180纳秒。
当至少一个PCS lane的数目小于N时,每个PCS lane对应的延迟时间可以相同,也可以不同;当所述至少一个PCS lane为所述N个PCS lane时,待分发到所述N个PCS lane中的第一PCS lane的所述第二加扰数据流中的数据被延迟的时长,不等于待分发到所述N个PCS lane中的第二PCS lane的所述第二加扰数据流中的数据被延迟的时长,以保证N个加扰数据流中位于棋盘格同一排的数据和新的N个加扰数据流中位于棋盘格同一排的数据不同,这样才能提高PMA transmitter汇聚得到的串行数据流中的相邻符号的跳变频率。
例如,通过对待分发到所述4个PCS lane中的通道3对应的第二加扰数据流中的数据延迟1bit发送,产生新的4个加扰数据流。新的4个加扰数据流通过4个PCS lane传输被PMA transmitter接收。以PMA transmitter接收通道0的数据的时间为基准时间,通道1的数据的接收时间等于基准时间与传输9个bit数据所需时长之和。通道2的数据的接收时间等于基准时间与传输1个bit数据所需时长之和。通道3的数据的接收时间等于基准时间与传输10个bit数据所需时长之和。
S107:将新的N个加扰数据流汇聚为新的串行数据流。
在本申请实施例中,新的N个加扰数据流在被延迟之后进行汇聚,得到新的串行数据流,新的串行数据流中的定时信息是可用的,这意味着,新的串行数据流可以被远端设备进行时钟恢复。
例如,PMA transmitter在接收了上述新的4个加扰数据流之后,汇聚得到新的串行数据流,从而可以得到图9中的概率分布曲线Ⅲ(图中用虚线表示)。从图9中可以看出,概率分布曲线Ⅲ和概率分布曲线II几乎是重叠的。这也说明,通过对待分发到所述4个PCSlane中的通道3对应的第二加扰数据流中的数据延迟1bit发送,得到的新的串行数据流的时钟成分恢复正常。也就是说新的串行数据流的定时信息是可用的,能够被远端设备进行时钟恢复。
S108:向远端设备发送新的串行数据流。
举例来说,所述远端设备可以是接收器。所述接收器可以包括PMA receiver以及PCSreceiver。所述PMA receiver经由多个PCS lane与所述PCSreceiver耦合。所述网络设备中的多个PCS lane与所述远端设备中的PCS lane一一对应。所述新的串行数据流中的timing information是可用的。所述PMA receiver可以根据timing information进行时钟恢复。另外,所述PMA receiver可以向所述远端设备中的多个PCS lane分发所述新的串行数据流,从而得到所述新的N个加扰数据流。所述PCS receiver可以根据所述新的N个加扰数据流中的AM,对所述新的N个加扰数据流中的编码数据进行对齐操作。然后,所述PCSreceiver可以根据与IEEE发布的物理编码子层编码协议对应的物理编码子层解码协议(PCS decoding protocol),对编码数据进行解码。解码数据可以是10/8bit block、66/64bit block或者257/256bit block。
本申请实施例确定第一加扰数据流对应的串行数据流中符号的参数,当基于所述参数确定所述串行数据流中的定时信息不可用时,说明N个PCS lane中同一排棋盘格中的数据均为0和/或均为1的现象出现较多次,导致第一加扰数据流对应的串行数据流中相邻符号的跳变频率较低,接收端无法对串行数据流进行时钟恢复的问题。由于第一加扰数据流的加扰算法和第二加扰数据流的加扰算法相同,且第二加扰数据的生成时间晚于第一加扰数据的生成时间,这意味着如果不对第二加扰数据进行处理,那么其对应的串行数据流有很大可能性也会出现相邻符号的跳变频率较低的问题。所以,本申请实施例通过对待分发到N个PCS lane中的至少一个PCS lane的第二加扰数据流中的数据进行延迟处理,即可以改变第二加扰数据流分发到N个PCS lane的棋盘格中同一排的数据的组合,以减少同一排棋盘格中数据均为0和/或均为1的现象,使得第二加扰数据流对应的新的串行数据流中相同的符号连续出现的次数较少,提高相邻符号的跳变频率,继而远端设备就可以从新的串行数据流中提取出可用的定时信息,实现对新的串行数据流进行时钟恢复的目的,提高网络可靠性。
此外,需要说明的是,上述步骤并不构成对本申请的限定,本领域技术人员可以根据实际情况自行安排这些步骤的先后顺序。例如,还可以在S105之后执行S101中生成第二加扰数据流的步骤。
图10是本申请提供的一种网络设备900的示意图。该网络设备900可以用于执行图5所示的方法。具体的地,图10网络设备900可以是图5所示方法中的网络设备。如图10所示,网络设备900可以包括处理器910,与所述处理器910耦合连接的存储器920,收发器930。处理器910可以是CPU,NP或者CPU和NP的组合。处理器还可以进一步包括硬件芯片。上述硬件芯片可以是ASIC,PLD或其组合。上述PLD可以是CPLD,FPGA,GAL或其任意组合。处理器910可以是指一个处理器,也可以包括多个处理器。存储器920可以包括易失性存储器(英文:volatile memory),例如RAM;存储器也可以包括非易失性存储器(英文:non-volatilememory),例如ROM,快闪存储器(英文:flash memory),HDD或SSD;存储器还可以包括上述种类的存储器的组合。存储器920可以是指一个存储器,也可以包括多个存储器。在一个实施方式中,存储器920中存储有计算机可读指令,所述计算机可读指令可以包括多个软件模块,例如发送模块921和处理模块922。处理器910执行各个软件模块后可以按照各个软件模块的指示进行相应的操作。在本实施例中,一个软件模块所执行的操作实际上是指处理器910根据所述软件模块的指示而执行的操作。例如,处理模块922用于生成第一加扰数据流以及第二加扰数据流,所述第二加扰数据流的生成时间晚于所述第一加扰数据流的生成时间,所述第一加扰数据流对应的加扰算法与所述第二加扰数据流对应的加扰算法相同;通过向N个物理编码子层通道PCS lane分发所述第一加扰数据流,生成N个加扰数据流,N为大于1的整数;将所述N个加扰数据流汇聚为串行数据流;确定所述串行数据流中符号的参数,所述参数用于对所述串行数据流中相邻符号发生跳变的次数与所述串行数据流的符号的数量之间的商进行估计;基于所述参数确定所述串行数据流中的定时信息不可用;响应于所述串行数据流中的定时信息不可用,通过向所述N个PCS lane分发所述第二加扰数据流,生成新的N个加扰数据流,其中,在向所述N个PCS lane分发所述第二加扰数据流前,对待分发到所述N个PCS lane中的至少一个PCS lane的所述第二加扰数据流中的数据进行延迟处理;将所述新的N个加扰数据流汇聚为新的串行数据流,所述新的串行数据流中的定时信息是可用的。发送模块921用于向所述远端设备发送所述新的串行数据流。此外,处理器910执行存储器920中的计算机可读指令后,可以按照所述计算机可读指令的指示,执行网络设备可以执行的全部操作。例如,网络设备在与图5对应的实施例中执行的操作。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的实施例能够以除了在这里图示或描述的内容以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的***,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的***,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个***,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
Claims (16)
1.一种用于在网络设备和远端设备通信的方法,其特征在于,包括:
生成第一加扰数据流以及第二加扰数据流,所述第二加扰数据流的生成时间晚于所述第一加扰数据流的生成时间,所述第一加扰数据流对应的加扰算法与所述第二加扰数据流对应的加扰算法相同;
通过向N个物理编码子层通道PCS lane分发所述第一加扰数据流,生成N个加扰数据流,N为大于1的整数;
将所述N个加扰数据流汇聚为串行数据流;
确定所述串行数据流中符号的参数,所述参数用于对所述串行数据流中相邻符号发生跳变的次数与所述串行数据流的符号的数量之间的商进行估计;
基于所述参数确定所述串行数据流中的定时信息不可用;
响应于所述串行数据流中的定时信息不可用,通过向所述N个PCS lane分发所述第二加扰数据流,生成新的N个加扰数据流,其中,在向所述N个PCS lane分发所述第二加扰数据流前,对待分发到所述N个PCS lane中的至少一个PCS lane的所述第二加扰数据流中的数据进行延迟处理;
将所述新的N个加扰数据流汇聚为新的串行数据流,所述新的串行数据流中的定时信息是可用的;
向所述远端设备发送所述新的串行数据流。
2.根据权利要求1所述的方法,其特征在于,当所述至少一个PCS lane为所述N个PCSlane时,待分发到所述N个PCS lane中的第一PCS lane的所述第二加扰数据流中的数据被延迟的时长,不等于待分发到所述N个PCS lane中的第二PCS lane的所述第二加扰数据流中的数据被延迟的时长。
3.根据权利要求1或2所述的方法,其特征在于,所述串行数据流中相邻符号是否发生跳变根据跳变检测机制进行确定,所述跳变检测机制包括以下至少一种:
对称跳变检测机制、跨越平均值跳变检测机制和所有跳变检测机制。
4.根据权利要求1至3中任一所述的方法,其特征在于,所述基于所述参数确定所述串行数据流中的定时信息不可用包括:
确定多个参数中每个参数出现的概率,从而获得所述多个参数的实际概率分布;
基于所述实际概率分布和标准概率分布确定第一值;其中,所述标准概率分布根据多个标准参数中每个标准参数出现的概率得到,每个标准参数用于对标准数据流中相邻符号发生跳变的次数与所述标准数据流的符号的数量之间的商进行估计,所述标准数据流为在所述N个pcs lane传输的所述N个加扰数据流没有发生时钟成分偏移的情况下所述N个加扰数据流被汇聚为的串行数据流;
确认所述第一值大于或等于阈值。
5.根据权利要求4所述的方法,其特征在于,基于所述实际概率分布和标准概率分布确定第一值包括:
确定第一均值和第二均值之间的差值为所述第一值,所述第一均值为所述实际概率分布对应的所述多个参数的均值,所述第二均值为所述标准概率分布对应的所述多个标准参数的均值。
6.根据权利要求4所述的方法,其特征在于,所述基于所述实际概率分布和标准概率分布确定第一值包括:
确定所述多个参数中的第一参数和所述多个标准参数中的第一标准参数的差值为所述第一值,所述第一参数在所述多个参数中出现的概率等于所述第一标准参数在所述多个标准参数中出现的概率。
7.根据权利要求4所述的方法,其特征在于,所述基于所述实际概率分布和标准概率分布确定第一值包括:
确定第一数量和第二数量之间的差值为所述第一值,所述第一数量为所述多个参数中在预设范围内的参数的数量,所述第二数量为所述多个标准参数中在所述预设范围内的标准参数的数量。
8.一种网络设备,其特征在于,包括:
存储器,该存储器包括计算机可读指令;
与该存储器相连的处理器,所述处理器用于执行所述计算机可读指令,从而执行以下操作:
生成第一加扰数据流以及第二加扰数据流,所述第二加扰数据流的生成时间晚于所述第一加扰数据流的生成时间,所述第一加扰数据流对应的加扰算法与所述第二加扰数据流对应的加扰算法相同;
通过向N个物理编码子层通道PCS lane分发所述第一加扰数据流,生成N个加扰数据流,N为大于1的整数;
将所述N个加扰数据流汇聚为串行数据流;
确定所述串行数据流中符号的参数,所述参数用于对所述串行数据流中相邻符号发生跳变的次数与所述串行数据流的符号的数量之间的商进行估计;
基于所述参数确定所述串行数据流中的定时信息不可用;
响应于所述串行数据流中的定时信息不可用,通过向所述N个PCS lane分发所述第二加扰数据流,生成新的N个加扰数据流,其中,在向所述N个PCS lane分发所述第二加扰数据流前,对待分发到所述N个PCS lane中的至少一个PCS lane的所述第二加扰数据流中的数据进行延迟处理;
将所述新的N个加扰数据流汇聚为新的串行数据流,所述新的串行数据流中的定时信息是可用的;
向远端设备发送所述新的串行数据流。
9.根据权利要求8所述的设备,其特征在于,当所述至少一个PCS lane为所述N个PCSlane时,待分发到所述N个PCS lane中的第一PCS lane的所述第二加扰数据流中的数据被延迟的时长不等于待分发到所述N个PCS lane中的第二PCS lane的所述第二加扰数据流中的数据被延迟的时长。
10.根据权利要求8或9所述的设备,其特征在于,所述串行数据流中相邻符号是否发生跳变根据跳变检测机制进行确定,所述跳变检测机制包括以下至少一种:
对称跳变检测机制、跨越平均值跳变检测机制和所有跳变检测机制。
11.根据权利要求8至10中任一所述的设备,其特征在于,基于所述参数确定所述串行数据流中的定时信息不可用:
确定多个参数中每个参数出现的概率,从而获得所述多个参数的实际概率分布;
基于所述实际概率分布和标准概率分布确定第一值,所述标准概率分布根据多个标准参数中每个标准参数出现的概率得到,每个标准参数用于对标准数据流中相邻符号发生跳变的次数与所述标准数据流的符号的数量之间的商进行估计,所述标准数据流为在所述N个pcs lane传输的所述N个加扰数据流没有发生时钟成分偏移的情况下所述N个加扰数据流被汇聚为的串行数据流;
确认所述第一值大于或等于阈值。
12.根据权利要求11所述的设备,其特征在于,基于所述实际概率分布和标准概率分布确定第一值包括:
确定第一均值和第二均值之间的差值为所述第一值,所述第一均值为所述实际概率分布对应的所述多个参数的均值,所述第二均值为所述标准概率分布对应的所述多个标准参数的均值。
13.根据权利要求11所述的设备,其特征在于,所述基于所述实际概率分布和标准概率分布确定第一值包括:
确定所述多个参数中的第一参数和所述多个标准参数中的第一标准参数的差值为所述第一值,所述第一参数在所述多个参数中出现的概率等于所述第一标准参数在所述多个标准参数中出现的概率。
14.根据权利要求11所述的设备,其特征在于,所述基于所述实际概率分布和标准概率分布确定第一值包括:
确定第一数量和第二数量之间的差值为所述第一值,所述第一数量为所述多个参数中在预设范围内的参数的数量,所述第二数量为所述多个标准参数中在所述预设范围内的标准参数的数量。
15.一种计算机可读存储介质,所述计算机可读存储介质中存储有指令,当该指令在计算机上运行时,使得所述计算机执行权利要求1-7任一项所述的方法。
16.一种通信***,其特征在于,所述通信***包括权利要求8-14任一项所述的网络设备以及远端设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811151923.1A CN110971388B (zh) | 2018-09-29 | 2018-09-29 | 用于在网络设备和远端设备通信的方法、装置及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811151923.1A CN110971388B (zh) | 2018-09-29 | 2018-09-29 | 用于在网络设备和远端设备通信的方法、装置及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110971388A CN110971388A (zh) | 2020-04-07 |
CN110971388B true CN110971388B (zh) | 2022-02-18 |
Family
ID=70027510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811151923.1A Active CN110971388B (zh) | 2018-09-29 | 2018-09-29 | 用于在网络设备和远端设备通信的方法、装置及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110971388B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1063981A (zh) * | 1991-01-31 | 1992-08-26 | 莫托罗拉公司 | 具有相位无关的带宽控制的数据传输***接收机 |
US5630113A (en) * | 1991-01-22 | 1997-05-13 | Ungermann-Bass, Inc. | Method and apparatus for reducing jitter accumulation in a series of repeating devices |
CN104426631A (zh) * | 2013-09-06 | 2015-03-18 | 华为技术有限公司 | 对数据进行处理的方法及装置 |
WO2017121158A1 (zh) * | 2016-01-15 | 2017-07-20 | 华为技术有限公司 | 处理弹性以太网信号的方法和装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8630821B2 (en) * | 2011-07-25 | 2014-01-14 | Qualcomm Incorporated | High speed data testing without high speed bit clock |
EP3843307A1 (en) * | 2015-04-23 | 2021-06-30 | Huawei Technologies Co., Ltd. | Data processing method, data transmit end, and data receive end |
-
2018
- 2018-09-29 CN CN201811151923.1A patent/CN110971388B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5630113A (en) * | 1991-01-22 | 1997-05-13 | Ungermann-Bass, Inc. | Method and apparatus for reducing jitter accumulation in a series of repeating devices |
CN1063981A (zh) * | 1991-01-31 | 1992-08-26 | 莫托罗拉公司 | 具有相位无关的带宽控制的数据传输***接收机 |
CN104426631A (zh) * | 2013-09-06 | 2015-03-18 | 华为技术有限公司 | 对数据进行处理的方法及装置 |
WO2017121158A1 (zh) * | 2016-01-15 | 2017-07-20 | 华为技术有限公司 | 处理弹性以太网信号的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110971388A (zh) | 2020-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8065584B2 (en) | Transmitting data words | |
US8995562B2 (en) | Method and apparatus providing protection and DC balance in a communication system | |
US8484518B2 (en) | System and method for consecutive identical digit reduction | |
US20040088633A1 (en) | Error correcting 8B/10B transmission system | |
US9154156B2 (en) | Ternary line code design for controlled decision feedback equalizer error propagation | |
US9031241B2 (en) | Link and physical coding sub-layer protocols | |
US20230246741A1 (en) | Data Processing Method and Device in Passive Optical Network System | |
JP4322946B2 (ja) | 通信装置 | |
US8009993B2 (en) | Hybrid balanced coding scheme | |
CN110971388B (zh) | 用于在网络设备和远端设备通信的方法、装置及设备 | |
US8438443B2 (en) | Pattern-dependent error correction method and system | |
RU2552382C2 (ru) | Способ (варианты) и приемник для регулирования порога принятия решения по символу в приемнике сети передачи данных | |
US20210342151A1 (en) | Data transmitting and receiving system including clock and data recovery device and operating method of the data transmitting and receiving system | |
JP2007306212A (ja) | 送信装置、受信装置、通信システム、及び通信方法 | |
CN112543080A (zh) | 误码率检测的方法和装置 | |
CN110995479A (zh) | 一种提高非同源时钟gtx通信链路容错能力的方法 | |
US20100054382A1 (en) | Recovering Data From An Oversampled Bit Stream With A Plesiochronous Receiver | |
CN113127398A (zh) | 一种数据处理方法及装置 | |
WO2010109830A1 (ja) | PLTnビット訂正回路及びそれを用いたGFPレイヤ2同期回路並びにGFPフレーム転送装置 | |
CN117596177A (zh) | 通信设备异常处理方法、装置、通信设备和存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |