CN110971218B - 上电复位电路 - Google Patents

上电复位电路 Download PDF

Info

Publication number
CN110971218B
CN110971218B CN201911311910.0A CN201911311910A CN110971218B CN 110971218 B CN110971218 B CN 110971218B CN 201911311910 A CN201911311910 A CN 201911311910A CN 110971218 B CN110971218 B CN 110971218B
Authority
CN
China
Prior art keywords
transistor
circuit
resistor
voltage
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911311910.0A
Other languages
English (en)
Other versions
CN110971218A (zh
Inventor
刘勇江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Microelectronics Technology Co Ltd
Original Assignee
Chengdu Haiguang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Microelectronics Technology Co Ltd filed Critical Chengdu Haiguang Microelectronics Technology Co Ltd
Priority to CN201911311910.0A priority Critical patent/CN110971218B/zh
Publication of CN110971218A publication Critical patent/CN110971218A/zh
Application granted granted Critical
Publication of CN110971218B publication Critical patent/CN110971218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K2017/226—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in bipolar transistor switches

Landscapes

  • Electronic Switches (AREA)

Abstract

本公开提供了一种高精度低功耗的上电复位电路，包括电压检测电路和比较器。电压检测电路用于检测电源电压，包括第一输出端和第二输出端、并联连接在地与电源电压之间的第一支路和第二支路；比较器的同相输入端连接到所述电压检测电路的第一输出端，反相输入端连接到所述电压检测电路的第二输出端，用于输出上电复位信号。本公开的上电复位电路无需基准电压，能够产生低触发电压的上电复位信号。

Description

上电复位电路
技术领域
本公开涉及电路技术领域，具体涉及一种上电复位电路。
背景技术
上电复位(POR，Power On Reset)电路是片上***(SOC，System On Chip)非常重要的一个组成部分，主要用于在***启动时对各个模块当前的状态进行复位或重置。随着工艺越来越先进，SOC***中的电源电压越来越低，而一般的POR电路要求POR触发电压必须要大于1.25V，精度差且功耗大，无法适应SOC***。因此，需要一种能够实现低POR触发电压的高精度低功耗的上电复位电路。
发明内容
有鉴于此，本公开提供了一种电压检测电路和包括该电压检测电路的上电复位电路，能够有效解决传统上电复位电路POR触发点电压高、功耗大且可靠性低的问题。
下文中将给出关于本公开的简要概述，以便提供关于本公开的某些方面的基本理解。应当理解，此概述并不是关于本公开的穷举性概述。它并不是意图确定本公开的关键或重要部分，也不是意图限定本公开的范围。其目的仅仅是以简化的形式给出某些概念，以此作为稍后论述的更详细描述的前序。
根据本公开的第一方面，提供了一种上电复位电路，包括电压检测电路和比较器。电压检测电路用于检测电源电压，包括第一输出端和第二输出端、并联连接在地与电源电压之间的第一支路和第二支路。具体地，第一支路包括串联的第一分压电阻和第一可调电阻，第二支路包括串联的第二分压电阻和第二可调电阻，第一分压电阻和第二分压电阻的电阻值相同，第一可调电阻和第二可调电阻的电阻值相同；第一支路的第一分压电阻并联有相互串联的第一晶体管及第三电阻以形成第一并联电路，所述第一并联电路一端接地，另一端连接到所述电压检测电路的第一输出端；第二支路的第二分压电阻并联有第二晶体管以形成第二并联电路，所述第二并联电路一端接地，另一端连接到所述电压检测电路的第二输出端。比较器的同相输入端连接到所述电压检测电路的第一输出端，反相输入端连接到所述电压检测电路的第二输出端，用于输出上电复位信号。
在一些实施例中，第一晶体管的面积可以是第二晶体管的n倍，n为大于等于2的整数。
在一些实施例中，上电复位电路的触发电压可以被适配为：
Figure BDA0002324758580000021
其中，V1为第一晶体管的门限电压，V2为第二晶体管的门限电压，R3、R1、Rad分别为第三电阻、第一分压电阻、第一可调电阻的电阻值。
在一些实施例中，上电复位电路还可以包括施密特触发器和缓冲电路，缓冲电路可以包括一个或多个缓冲器。比较器的输出端可以连接到施密特触发器的输入端，施密特触发器的输出端可以连接到所述缓冲电路，缓冲电路用于输出上电复位信号。
在一些实施例中，第一可调电阻可以包括多个串联电阻，第二可调电阻可以包括多个串联电阻，第一可调电阻的其中一个串联电阻的两端及第二可调电阻的其中一个串联电阻的两端并联有开关，缓冲电路还可以用于将上电复位信号输出至所述开关以控制所述串联电阻接入电路或短路。
在一些实施例中，上电复位电路还可以包括与缓冲电路的输出端相连接的脉冲产生电路，用于产生一定宽度的脉冲信号作为上电复位信号。
根据本公开的第二方面，提供了一种电压检测电路，用于检测电源电压，包括第一输出端和第二输出端、并联连接在地与电源电压之间的第一支路和第二支路。第一支路包括串联的第一分压电阻和第一可调电阻，第二支路包括串联的第二分压电阻和第二可调电阻，第一分压电阻和第二分压电阻的电阻值相同，第一可调电阻和第二可调电阻的电阻值相同；第一支路的第一分压电阻并联有相互串联的第一晶体管及第三电阻以形成第一并联电路，所述第一并联电路一端接地，另一端连接到电压检测电路的第一输出端；第二支路的第二分压电阻并联有第二晶体管以形成第二并联电路，所述第二并联电路一端接地，另一端连接到电压检测电路的第二输出端。
在一些实施例中，第一晶体管的面积可以是第二晶体管的n倍，n为大于等于2的整数。
在一些实施例中，第一晶体管可以是第一PMOS管，第一PMOS管的漏极连接到第三电阻的一端，源极和栅极接地，第三电阻的另一端连接到电压检测电路的第一输出端；第二晶体管为第二PMOS管，第二PMOS管的漏极连接到电压检测电路的第二输出端，源极和栅极接地。
在一些实施例中，第一晶体管可以是第一NMOS管，第一NMOS管的源极和栅极连接到第三电阻的一端，漏极接地，第三电阻的另一端连接到电压检测电路的第一输出端；第二晶体管可以是第二NMOS管，第二NMOS管的源极和栅极连接到电压检测电路的第二输出端，漏极接地。
在一些实施例中，第一晶体管可以是第一PNP三极管，第一PNP三极管的发射极连接到第三电阻的一端，集电极和基极接地，第三电阻的另一端连接到电压检测电路的第一输出端；第二晶体管可以是第二PNP三极管，第二PNP三极管的发射极连接到电压检测电路的第二输出端，集电极和基极接地。
在一些实施例中，第一晶体管可以是第一NPN三极管，第一NPN三极管的集电极和基极连接到第三电阻的一端，发射极接地，第三电阻的另一端连接到电压检测电路的第一输出端；第二晶体管可以是第二NPN三极管，第二NPN三极管的集电极和基极连接到电压检测电路的第二输出端，发射极接地。
根据本公开的第三方面，提供了一种***级芯片，所述***级芯片包括根据本公开第一方面提供的上电复位电路。
本公开通过采用无需基准电压的电压检测电路和比较器来产生上电复位信号，有效节省了上电复位电路面积且降低了功耗，并且通过对电压检测电路的接入电阻值进行调节，能够有效降低上电复位电路的触发电压并提高复位精度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。
图1是相关技术的一种上电复位电路的电路示意图。
图2是相关技术的另一种上电复位电路的电路示意图。
图3是根据本公开实施例提供的一种电压检测电路的结构示意图。
图4是根据本公开实施例提供的一种电压检测电路的电路示意图。
图5是根据本公开实施例提供的另一种电压检测电路的电路示意图。
图6是根据本公开实施例提供的又一种电压检测电路的电路示意图。
图7是根据本公开实施例提供的再一种电压检测电路的电路示意图。
图8是根据本公开实施例的电压检测电路的输出电压随电源电压的变化曲线图。
图9是根据本公开实施例的上电复位电路的电路示意图。
图10是根据本公开实施例的上电复位电路的各节点电压时序图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
再者，本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
下文中将结合附图对本公开的示例性实施例进行描述。为了清楚和简明起见，在说明书中并未描述实际实施例的所有特征。然而，应该了解，在开发任何这种实际实施例的过程中可以做出很多特定于实施例的决定，以便实现开发人员的具体目标，并且这些决定可能会随着实施例的不同而有所改变。
在此，还需要说明的一点是，为了避免因不必要的细节而模糊了本公开，在附图中仅仅示出了与根据本公开的方案密切相关的装置结构，而省略了与本公开关系不大的其他细节。
应理解的是，本公开并不会由于如下参照附图的描述而只限于所描述的实施形式。在本文中，在可行的情况下，实施例可以相互组合、不同实施例之间的特征替换或借用、在一个实施例中省略一个或多个特征。
图1所示是相关技术中使用较为普遍的一种上电复位电路，主要由电阻和电容组成，通过电阻给电容充电且当电容电压达到缓冲器的导通电压时，产生上电复位信号。现有技术中使用较为普遍的另一种上电复位电路则是采用较为复杂的基准电压结合比较器的电路结构，比较器将电源电压与基准电压进行比较后生成上电复位信号。前者存在复位精度差、可靠性低的缺点，而后者存在结构复杂、功耗偏大的缺点。
另一方面，如图2所示，现有技术中上电复位电路的POR触发电压多大于1.25V，然而随着工艺的进步以及片上***电源电压的下降，POR触发电压需要做到足够小才能满足***的需求。
为了解决上述问题，本公开实施例提供了一种电压检测电路和包括该电压检测电路的上电复位电路。下面首先对本公开实施例提供的一种电压检测电路进行介绍。
图3示出了根据本公开实施例提供的电压检测电路300的结构示意图，所述电压检测电路300用于检测电源电压。电压检测电路300连接在电源电压301和地302之间，具有两个输出端：第一输出端310和第二输出端311。第一输出端310和第二输出端311可以响应于电路上电过程，即电源电压从0V升高，分别输出各自的检测电压Vout1和Vout2，用于产生上电复位信号。例如，如下文详述，第一输出端310的电压Vout1和第二输出端311的电压Vout2被输入到比较器，由比较器产生上电复位信号，而且不需要基准电压。
如图3所示，电压检测电路300包括并联连接在电源电压301与地302之间的第一支路L1和第二支路L2，其中第一支路L1包括串联的第一分压电阻303和第一可调电阻304，第二支路L2包括串联的第二分压电阻305和第二可调电阻306。
第一支路L1的第一分压电阻303并联有相互串联的第一晶体管307及第三电阻308以形成第一并联电路P1，第一并联电路P1一端连接到地302，另一端连接到电压检测电路的第一输出端310。第二支路L2的第二分压电阻305并联有第二晶体管309以形成第二并联电路P2，第二并联电路P2一端接地，另一端连接到电压检测电路的第二输出端311。
本公开实施例中第一分压电阻303和第二分压电阻305的电阻值相同，第一可调电阻304和第二可调电阻306的电阻值相同。结合说明书下文，可以通过调整第一可调电阻304和第二可调电阻306的电阻值，调整第一输出端310和第二输出端311的电压相等时的电源电压值，即，调整上电复位电路的触发电压VTrig。
这样设置的目的在于，当电压检测电路300的第一输出端310与第二输出端311的输出电压相等时，可以使通过第一分压电阻303与第二分压电阻305的电流相等，同时也可以使通过第一可调电阻304与第二可调电阻306的电流相等，由于通过第一晶体管307的电流为通过第一可调电阻304的电流与通过第一分压电阻303的电流之差，通过第二晶体管309的电流为通过第二可调电阻306与通过第二分压电阻305的电流之差。因此，可以使通过第一晶体管307的电流与通过第二晶体管309的电流相等。
在一些可能的实施例中，第一晶体管307的面积可以大于第二晶体管，例如，面积是第二晶体管309面积的n倍，其中n为大于等于2的整数。在一些可能的实施例中，第一晶体管307和第二晶体管309可以同时为P型金属-氧化物半导体场效应管(PMOS管)或N型金属-氧化物半导体场效应管(NMOS管)，也可以同时为PNP型三极管或NPN型三极管。根据采用的晶体管类型的不同，图4-图7分别示出了根据本公开实施例提供的四种不同的电压检测电路。
如图4所示，本公开实施例提供了一种电压检测电路400，包括并联连接在电源电压与地之间的第一支路L1和第二支路L2，其中第一支路L1包括串联的第一分压电阻R1和第一可调电阻Rad1，第二支路L2包括串联的第二分压电阻R2和第二可调电阻Rad2。第一分压电阻R1和第二分压电阻R2的电阻值相同，第一可调电阻Rad1和第二可调电阻Rad2的电阻值相同。
如图所示，第一分压电阻R1的两端并联有互相串联的第一晶体管MP1和第三电阻R3，第一晶体管MP1为PMOS管，第一晶体管MP1的漏极连接到第三电阻R3的一端，源极和栅极接地，第三电阻R3的另一端连接到电压检测电路的第一输出端Out1。第二分压电阻R2的两端并联有第二晶体管MP2，第二晶体管MP2为PMOS管，第二晶体管MP2的漏极连接到电压检测电路的第二输出端Out2，源极和栅极接地。
如图5所示，本公开实施例提供了另一种电压检测电路500，包括并联连接在电源电压与地之间的第一支路L1和第二支路L2，其中第一支路L1包括串联的第一分压电阻R1和第一可调电阻Rad1，第二支路L2包括串联的第二分压电阻R2和第二可调电阻Rad2。第一分压电阻R1和第二分压电阻R2的电阻值相同，第一可调电阻Rad1和第二可调电阻Rad2的电阻值相同。
如图所示，第一分压电阻R1的两端并联有互相串联的第一晶体管MP1和第三电阻R3，第一晶体管MP1为NMOS管，第一晶体管MP1的源极和栅极连接到第三电阻R3的一端，漏极接地，第三电阻R3的另一端连接到电压检测电路的第一输出端Out1；第二分压电阻R2的两端并联有第二晶体管MP2，第二晶体管MP2为NMOS管，第二晶体管MP2的源极和栅极连接到电压检测电路的第二输出端Out2，漏极接地。
如图6所示，本公开实施例提供了又一种电压检测电路600，包括并联连接在电源电压与地之间的第一支路L1和第二支路L2，其中第一支路L1包括串联的第一分压电阻R1和第一可调电阻Rad1，第二支路L2包括串联的第二分压电阻R2和第二可调电阻Rad2。第一分压电阻R1和第二分压电阻R2的电阻值相同，第一可调电阻Rad1和第二可调电阻Rad2的电阻值相同。
第一分压电阻R1的两端并联有互相串联的第一晶体管Q1和第三电阻R3，第一晶体管Q1为PNP三极管，第一晶体管Q1的发射极连接到第三电阻R3的一端，集电极和基极接地，第三电阻R3的另一端连接到电压检测电路的第一输出端Out1；第二分压电阻R2的两端并联有第二晶体管Q2，第二晶体管Q2为PNP三极管，第二晶体管Q2的发射极连接到电压检测电路的第二输出端Out2，集电极和基极接地。
如图7所示，本公开实施例提供了再一种电压检测电路700，包括并联连接在电源电压与地之间的第一支路L1和第二支路L2，其中第一支路L1包括串联的第一分压电阻R1和第一可调电阻Rad1，第二支路L2包括串联的第二分压电阻R2和第二可调电阻Rad2。第一分压电阻R1和第二分压电阻R2的电阻值相同，第一可调电阻Rad1和第二可调电阻Rad2的电阻值相同。
如图所示，第一分压电阻R1的两端并联有互相串联的第一晶体管Q1和第三电阻R3，第一晶体管Q1为NPN三极管，第一晶体管Q1的集电极和基极连接到第三电阻R3的一端，发射极接地，第三电阻R3的另一端连接到电压检测电路的第一输出端Out1；第二分压电阻R2的两端并联有第二晶体管Q2，第二晶体管Q2为NPN三极管，第二晶体管Q2的集电极和基极连接到电压检测电路的第二输出端Out2，发射极接地。
图8示出了本公开实施例提供的电压检测电路的输出电压Vout1和Vout2随电源电压的变化曲线图。以下结合图3及图8对本实施例提供的电压检测电路的工作过程进行具体说明。
第一阶段，从原点起Vout1和Vout2的曲线基本重叠的阶段：在电源电压从0V逐渐上升的过程(例如，上电)中，当电源电压还较小时，第一晶体管307和第二晶体管309不导通，电压检测电路的第一输出端310的电压Vout1为第一分压电阻303的电压，电压检测电路的第二输出端311的电压Vout2为第二分压电阻305的电压，由于第一分压电阻303与第二分压电阻305的阻值相等，且第一可调电阻304与第二可调电阻306的阻值相等，因此该阶段电压检测电路第一输出端310的电压Vout1与第二输出端311的电压Vout2相等。
第二阶段，在第一阶段Vout1与Vout2相等的情况下，由于第一分压电阻303与第二分压电阻305的阻值相等，且第一可调电阻304与第二可调电阻306的阻值相等，因此通过第一晶体管307和第二晶体管309的电流相等。随着电源电压不断升高，进入第二阶段，通过第一晶体管307和第二晶体管309的电流逐渐变大，第一晶体管307和第二晶体管309导通。本公开实施例中第一晶体管307和第二晶体管309面积可以不同，例如，第一晶体管307的面积是第二晶体管309面积的n倍(n是大于等于2的整数)，因此第一晶体管307的门限电压Vth1小于第二晶体管309的门限电压Vth2。此外，考虑到该阶段电源电压仍然比较小，因此流过第三电阻308的电流较小，第三电阻308上的压降可以忽略不计，因此电压检测电路的第一输出端310的电压Vout1为第一晶体管307的门限电压Vth1，电压检测电路的第二输出端311的电压Vout2为第二晶体管309的门限电压Vth2，在Vth1小于Vth2的情况下，电压检测电路的第一输出端310的电压Vout1小于第二输出端311的电压Vout2。
第三阶段：电源电压继续增大，通过第三电阻308的电流逐渐增大，第三电阻308上的电压在该阶段无法忽略不计。此时，电压检测电路第一输出端310的电压Vout1为第三电阻308的电压与第一晶体管307的门限电压Vth1之和，电压检测电路第二输出端311的电压Vout2为第二晶体管309的门限电压Vth2。当通过第三电阻308的电流大到一定程度，可以使电压检测电路第一输出端310的电压Vout1与第二输出端311的电压Vout2相等，且之后随着电源电压的增大，电压检测电路第一输出端310的电压Vout1将大于第二输出端311的电压Vout2。
根据以上描述，本公开实施例所述的电压检测电路应用于上电复位电路，可以利用电压检测电路第一输出端310的电压Vout1与第二输出端311的电压Vout2产生上电复位信号。
以下将对本公开实施例提供的上电复位电路进行介绍。如图9所示，本公开实施例提供的上电复位电路900包括电压检测电路901、比较器902、施密特触发器903及缓冲电路904，其中电压检测电路901用于检测电源电压，包括并联连接在地与电源电压之间的第一支路L1和第二支路L2，第一支路L1包括串联的第一分压电阻R11和第一可调电阻Rad1，第二支路L2包括串联的第二分压电阻R21和第二可调电阻Rad2，第一分压电阻R11和第二分压电阻R21的电阻值相同，第一可调电阻Rad1和第二可调电阻Rad2的电阻值相同。本实施例中，第一可调电阻Rad1可以由三个电阻R12、R13、R14串联而成，第二可调电阻Rad2可以由三个电阻R22、R23、R24串联而成，其中电阻R14及电阻R24可以被设置为可调电阻。
第一支路L1的第一分压电阻R11并联有相互串联的第一晶体管MP1及第三电阻R3以形成第一并联电路P1，所述第一并联电路P1一端接地，另一端连接到电压检测电路901的第一输出端Out1；第二支路L2的第二分压电阻R21并联有第二晶体管MP2以形成第二并联电路P2，所述第二并联电路P2一端接地，另一端连接到电压检测电路901的第二输出端Out2。
本公开实施例中，所述第一可调电阻Rad1的串联电阻R13及第二可调电阻Rad2的串联电阻R23的两端均并联有一开关SW1，开关SW1可以控制电阻R13及R23接入电路或者短路。
本公开实施例中，所述第一晶体管MP1的面积可以是第二晶体管MP2的8倍，且第一晶体管MP1和第二晶体管MP2可以为PMOS管。
需要注意的是，如本公开实施例中前述对电压检测电路的介绍，本领域技术人员应该知晓，在保证第一晶体管面积大于第二晶体管面积的前提下，第一晶体管的面积也可以是第二晶体管面积的其他整数倍，具体视上电复位电路的结构和功能而确定。此外，第一晶体管和第二晶体管的设置也不局限于PMOS管，还可以同时为NMOS管、PNP三极管或NPN三极管等。
本公开实施例中，所述比较器902的同相输入端接电压检测电路901的第一输出端Out1，反相输入端接电压检测电路901的第二输出端Out2，输出端接施密特触发器903的输入端；施密特触发器903的输出端接缓冲电路904的输入端；缓冲电路904，包括一个或多个缓冲器，用于输出上电复位信号。缓冲电路904还可以将上电复位信号输出至电压检测电路901，通过控制开关SW1来控制电阻R13接入电路或者短路。
本公开实施例中，所述缓冲电路904可以包括两个缓冲器，缓冲器1输出第一缓冲信号VBuf1到电压检测电路901，以通过控制开关SW1的断开或闭合来控制电阻R13及R23接入电路或者短路，缓冲器2输出第二缓冲信号VBuf2作为上电复位信号。
需要注意的是，可选的，还可以是，第一可调电阻Rad1的串联电阻R13两端并联有一开关SW1，开关SW1可以控制电阻R13接入电路或短路；第二可调电阻Rad2的串联电阻R23两端并联有一开关SW2，开关SW2可以控制电阻R23接入电路或短路。缓冲电路904还可以将上电复位信号分别输出至电压检测电路901的开关SW1和SW2，通过控制开关SW1和SW2来控制电阻R13及R23接入电路或者短路。
本公开实施例中，所述上电复位电路还可以进一步包括脉冲产生电路905，用于对缓冲电路904输出的信号进行进一步处理，从而生成具有一定脉冲宽度的脉冲信号，以提供给不同的***使用。本公开实施例中，脉冲产生电路905对缓冲器2输出的第二缓冲信号进行进一步处理，以生成具有一定宽度的脉冲信号。
图10示出了本公开实施例的上电复位电路各节点的电压时序图。下面将结合图8、图9及图10对本公开实施例提供的上电复位电路的工作原理进行详细介绍。
在电源电压从0V上升到正常电压的过程中，电压检测电路901实现对电源电压的检测，并产生第一输出端电压VOut1和第二输出端电压VOut2。第一输出端电压VOut1作为比较器902同相输入端的输入信号，第二输出端电压VOut2作为比较器902反相输入端的输入信号，在第一输出端电压VOut1小于第二输出端电压VOut2的情况下，比较器902输出低电平，此时没有上电复位信号产生。随着电源电压的上升，电压检测电路901的第一输出端电压VOut1会逐渐等于直至大于第二输出端电压VOut2，当第一输出端电压VOut1等于第二输出端电压VOut2时，比较器902被触发，之后在第一输出端电压VOut1大于第二输出端电压VOut2的情况下，比较器902的输出保持为高电平。当电压检测电路901的第一输出端电压VOut1等于第二输出端电压VOut2时，上电复位电路被触发，此时电源电压的数值被称为上电复位电路的触发电压，也即图8中所示的VTrig。
以下将具体说明上电复位电路触发电压VTrig的计算方法。可以理解，经由该计算方法，能够通过调整可调电阻Rad1和Rad2的电阻值来配置上电复位电路的触发电压VTrig。
当电压检测电路901的第一输出端电压VOut1等于第二输出端电压VOut2时，流过第一可调电阻Rad1的电流为：
Figure BDA0002324758580000131
由此可以计算出第一可调电阻Rad1上的电压和电源电压分别为：
Figure BDA0002324758580000141
VAVDD＝V2+Vad1 (3)
则结合上述公式可计算得到上电复位电路的触发电压VTrig为：
Figure BDA0002324758580000142
其中，V1为第一晶体管MP1的门限电压，V2为第二晶体管MP2的门限电压，R3、R1、Rad分别为第三电阻R3、第一分压电阻R11、第一可调电阻Rad1的电阻值。
由公式(4)可知，上电复位电路的触发电压VTrig由第二晶体管MP2的门限电压V2，第二晶体管MP2的门限电压与第一晶体管MP1的门限电压之差V2-V1，以及第一可调电阻Rad1与第一分压电阻R11电阻值的比值、第一可调电阻Rad1与第三电阻R3电阻值的比值确定。
由晶体管自身的特性可知，本公开实施例中第二晶体管MP2的门限电压V2与温度负相关；此外，本公开实施例中，第二晶体管MP2的门限电压与第一晶体管MP1的门限电压之差V2-V1的计算方式为：
Figure BDA0002324758580000143
其中，Cd为晶体管的表面耗尽层电容，Cox为晶体管氧化层电容，
Figure BDA0002324758580000144
为正温度系数，其中k为波尔茨曼常数，k约为1.38×10-23J/K，T为热力学温度，单位为K(开尔文)，常温时对应的绝对温度约为300K，q为电子电荷，q取值为1.6×10-19C，A为第一晶体管MP1的宽长比与第二晶体管MP2的宽长比之比。
由公式(5)可以得出，第二晶体管MP2的门限电压与第一晶体管MP1的门限电压之差V2-V1与温度正相关，因此可以通过调节第一可调电阻Rad1与第一分压电阻R11、以及第一可调电阻Rad1与第三电阻R3的电阻值比例关系，将上电复位电路的触发电压设计为与温度无关，从而可以实现温度补偿，保证上电复位电路在没有基准电压的情况下，复位电压也不会随温度发生偏移，从而能够实现很高的复位精度。
此外，由于在先进工艺中第二晶体管MP2的门限电压可以低至0.25V左右，本公开实施例中，可以将第二晶体管MP2的门限电压设置为0.25V，在这种情况下，通过调节第一可调电阻Rad1分别与第一分压电阻R11、第三电阻R3的电阻值比例关系，可以将本公开实施例中所示的上电复位电路的触发电压控制在0.5V左右，从而有效降低了触发电压。
如图10中所示，本公开实施例中，在上电复位电路被触发后，比较器902输出高电平信号VComp至施密特触发器903，施密特触发器903对该高电平信号VComp进行去噪，并输出波形变化滞后于该高电平信号VComp的信号VSmt。由于施密特触发器903的输出信号VSmt变化比较缓慢，本公开实施例中，缓冲电路904进一步用于对该信号进行整形，并输出驱动能力较强的整形信号VBuf作为上电复位信号。本公开实施例中，缓冲电路904可以包括二级缓冲器，其中缓冲器1输出第一缓冲信号VBuf1至电压检测电路901，以控制开关SW1的开闭；缓冲器2输出第二缓冲信号VBuf2作为上电复位信号。
本公开实施例中，缓冲器1可以输出第一缓冲信号VBuf1至电压检测电路901，以控制开关SW1闭合，从而将第一可调电阻Rad1的串联电阻R13及第二可调电阻Rad2的串联电阻R23短路。由于串联电阻R13及R23被短路，使第一可调电阻Rad1及第二可调电阻Rad2的阻值变小，则当电源电压从高到低变化时，由于接入电压检测电路901第一支路L1及第一支路L2的电阻变小，当电压检测电路901的第一输出端电压VOut1与第二输出端电压VOut2下降到再次相等时，上电复位电路的触发电压会小于电压上升过程中上电复位电路的触发电压，因此在电源电压的上升和下降过程中产生了一个窗口，形成迟滞。通过该迟滞作用，可以防止电源电压的抖动而产生误动作，从而提高了上电复位电路的抗干扰能力。
此外，需要注意的是，在公式(4)中，当所述第一晶体管及第二晶体管均为PMOS管或NMOS管时，V1和V2分别为第一晶体管和第二晶体管的门限电压Vth；当所述第一晶体管及第二晶体管均为PNP三极管或NPN三极管时，V1和V2分别为第一晶体管和第二晶体管的Vbe电压。
本实施例所提供的上电复位电路，也可以在其他***中用作欠压保护电路，当被用作为欠压保护电路时，其电路结构与工作原理与本实施例所描述的一致。
本实施例所提供的上电复位电路可以用于***级芯片，作为所述***级芯片的上电复位电路或欠压保护电路。
以上所述实施例，仅为本公开的具体实施方式，用以说明本公开的技术方案，而非对其限制，本公开的保护范围并非局限于此，尽管参照前述实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或替换，并不使相应技术方案的本质脱离本公开实施例技术方案的精神和范围，都应涵盖在本公开的保护范围之内。

Claims (9)

1.一种上电复位电路，其特征在于，包括：
电压检测电路，用于检测电源电压，包括第一输出端和第二输出端、并联连接在地与电源电压之间的第一支路和第二支路，其中
第一支路包括串联的第一分压电阻和第一可调电阻，第二支路包括串联的第二分压电阻和第二可调电阻，第一分压电阻和第二分压电阻的电阻值相同，第一可调电阻和第二可调电阻的电阻值相同，
第一支路的第一分压电阻并联有相互串联的第一晶体管及第三电阻以形成第一并联电路，所述第一并联电路一端接地，另一端连接到所述电压检测电路的第一输出端，
第二支路的第二分压电阻并联有第二晶体管以形成第二并联电路，所述第二并联电路一端接地，另一端连接到所述电压检测电路的第二输出端；
比较器，同相输入端连接到所述电压检测电路的第一输出端，反相输入端连接到所述电压检测电路的第二输出端，用于输出上电复位信号；
所述上电复位电路还包括施密特触发器和缓冲电路，所述缓冲电路包括一个或多个缓冲器，所述比较器的输出端连接到所述施密特触发器的输入端，所述施密特触发器的输出端连接到所述缓冲电路，所述缓冲电路用于输出上电复位信号，所述第一可调电阻包括多个串联电阻，所述第二可调电阻包括多个串联电阻，第一可调电阻的其中一个串联电阻的两端及第二可调电阻的其中一个串联电阻的两端并联有开关，所述缓冲电路还用于将上电复位信号输出至所述开关以控制所述串联电阻接入电路或短路。
2.如权利要求1所述的上电复位电路，第一晶体管的面积是第二晶体管的n倍，n为大于等于2的整数。
3.如权利要求2所述的上电复位电路，所述第一晶体管为第一PMOS管，第一PMOS管的漏极连接到第三电阻的一端，源极和栅极接地，第三电阻的另一端连接到电压检测电路的第一输出端；所述第二晶体管为第二PMOS管，第二PMOS管的漏极连接到电压检测电路的第二输出端，源极和栅极接地。
4.如权利要求2所述的上电复位电路，所述第一晶体管为第一NMOS管，第一NMOS管的源极和栅极连接到第三电阻的一端，漏极接地，第三电阻的另一端连接到电压检测电路的第一输出端；所述第二晶体管为第二NMOS管，第二NMOS管的源极和栅极连接到电压检测电路的第二输出端，漏极接地。
5.如权利要求2所述的上电复位电路，所述第一晶体管为第一PNP三极管，第一PNP三极管的发射极连接到第三电阻的一端，集电极和基极接地，第三电阻的另一端连接到电压检测电路的第一输出端；所述第二晶体管为第二PNP三极管，第二PNP三极管的发射极连接到电压检测电路的第二输出端，集电极和基极接地。
6.如权利要求2所述的上电复位电路，所述第一晶体管为第一NPN三极管，第一NPN三极管的集电极和基极连接到第三电阻的一端，发射极接地，第三电阻的另一端连接到电压检测电路的第一输出端；所述第二晶体管为第二NPN三极管，第二NPN三极管的集电极和基极连接到电压检测电路的第二输出端，发射极接地。
7.如权利要求2所述的上电复位电路，所述上电复位电路的触发电压被适配为：
Figure FDA0002963038010000021
其中，V1为第一晶体管的门限电压，V2为第二晶体管的门限电压，R3、R1、Rad分别为第三电阻、第一分压电阻、第一可调电阻的电阻值。
8.如权利要求1所述的上电复位电路，还包括与缓冲电路的输出端相连接的脉冲产生电路，用于产生一定宽度的脉冲信号作为上电复位信号。
9.一种***级芯片，包括如权利要求1-8中任一项所述的上电复位电路。
CN201911311910.0A 2019-12-18 2019-12-18 上电复位电路 Active CN110971218B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911311910.0A CN110971218B (zh) 2019-12-18 2019-12-18 上电复位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911311910.0A CN110971218B (zh) 2019-12-18 2019-12-18 上电复位电路

Publications (2)

Publication Number Publication Date
CN110971218A CN110971218A (zh) 2020-04-07
CN110971218B true CN110971218B (zh) 2021-04-27

Family

ID=70035099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911311910.0A Active CN110971218B (zh) 2019-12-18 2019-12-18 上电复位电路

Country Status (1)

Country Link
CN (1) CN110971218B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682503A (zh) * 2020-06-17 2020-09-18 苏州纳芯微电子股份有限公司 欠压保护电路
CN112134550A (zh) * 2020-09-23 2020-12-25 苏州坤元微电子有限公司 上电复位电路
CN117459044A (zh) * 2023-11-17 2024-01-26 无锡芯霖华科技有限公司 一种低压复位电路及复位方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001536A2 (en) * 1998-11-12 2000-05-17 Fairchild Semiconductor Corporation Power-on reset circuit
CN204465489U (zh) * 2015-02-17 2015-07-08 刘海清 一种新型低压上电复位电路
CN106325449A (zh) * 2016-08-31 2017-01-11 中国科学院上海高等研究院 一种低功耗上电复位电路
CN107132399A (zh) * 2017-06-29 2017-09-05 合肥灿芯科技有限公司 电压检测电路
CN108063610A (zh) * 2016-11-07 2018-05-22 无锡华润矽科微电子有限公司 上电复位脉冲产生电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9312850B2 (en) * 2014-08-20 2016-04-12 Freescale Semiconductor, Inc. Testable power-on-reset circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1001536A2 (en) * 1998-11-12 2000-05-17 Fairchild Semiconductor Corporation Power-on reset circuit
CN204465489U (zh) * 2015-02-17 2015-07-08 刘海清 一种新型低压上电复位电路
CN106325449A (zh) * 2016-08-31 2017-01-11 中国科学院上海高等研究院 一种低功耗上电复位电路
CN108063610A (zh) * 2016-11-07 2018-05-22 无锡华润矽科微电子有限公司 上电复位脉冲产生电路
CN107132399A (zh) * 2017-06-29 2017-09-05 合肥灿芯科技有限公司 电压检测电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A power-on-reset circuit with precisely triggered threshold voltages;Ruibin Xie等;《2017 International Conference on Electron Devices and Solid-State Circuits (EDSSC)》;20171204;正文第1页左栏倒数第1段-第2页左栏第3段，图1-2 *

Also Published As

Publication number Publication date
CN110971218A (zh) 2020-04-07

Similar Documents

Publication Publication Date Title
CN110971218B (zh) 上电复位电路
US10151644B2 (en) Combination current generator configured to selectively generate one of a PTAT and a CTAT current
US20140111259A1 (en) Power-on reset circuit
US8843093B2 (en) Low power squelch detector circuit
US9407254B1 (en) Power on-reset with built-in hysteresis
US20190310677A1 (en) Power supply voltage monitoring circuit
US10700594B2 (en) Power conversion device
US10804888B1 (en) Delay circuit and electronic system equipped with delay circuit
TW201919338A (zh) 主動式負載產生電路及應用其之濾波器
WO2019086869A1 (en) Electronic Circuits comprising Voltage Detectors
US9274148B2 (en) Voltage detection circuit
Wang et al. A 51 pW reference-free capacitive-discharging oscillator architecture operating at 2.8 Hz
US20090109427A1 (en) Conversion Of Properties Of Light To Frequency Counting
JP2007043667A (ja) ヒステリシス特性を有する電圧比較回路
CN209841222U (zh) 一种cmos温度传感器电路
CN111366259B (zh) 一种可重构的全数字温度传感器及测温方法
WO2020165250A1 (en) Threshold detector of a power on reset circuit with improved accuracy for switching levels over temperature variations
US9454174B2 (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
CN108955930B (zh) 温度测量电路
US20150198485A1 (en) Temperature sensing circuits
TW201703437A (zh) 接通重設定偵測器
US7994841B2 (en) Dual temperature control circuit
US8564353B2 (en) Temperature sensitive device for generating a temperature-dependent output signal that is substantially independent of device manufacturing process
CN108776501B (zh) Ldo和por的复用电路
CN107342757B (zh) 一种基于改进的带隙基准结构的上电复位电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant