CN110970499B - GaN基横向超结器件及其制作方法 - Google Patents
GaN基横向超结器件及其制作方法 Download PDFInfo
- Publication number
- CN110970499B CN110970499B CN201811153660.8A CN201811153660A CN110970499B CN 110970499 B CN110970499 B CN 110970499B CN 201811153660 A CN201811153660 A CN 201811153660A CN 110970499 B CN110970499 B CN 110970499B
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- gan
- type
- based lateral
- lateral superjunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 335
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 20
- 230000015556 catabolic process Effects 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 17
- 229910002704 AlGaN Inorganic materials 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 238000012545 processing Methods 0.000 claims description 11
- 239000012212 insulator Substances 0.000 claims description 10
- 229910003460 diamond Inorganic materials 0.000 claims description 8
- 239000010432 diamond Substances 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 5
- 229910017109 AlON Inorganic materials 0.000 claims description 5
- 229910052582 BN Inorganic materials 0.000 claims description 5
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 5
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000000407 epitaxy Methods 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 description 82
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 64
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000005516 engineering process Methods 0.000 description 10
- 238000009826 distribution Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 238000005566 electron beam evaporation Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001017 electron-beam sputter deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001727 in vivo Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种GaN基横向超结器件及其制作方法。所述横向超结器件包括异质结以及与异质结配合的源极、漏极和栅极，异质结包含第一半导体和第二半导体，第二半导体形成在第一半导体上，异质结中形成有二维电子气，源极与漏极通过二维电子气电连接；GaN基横向超结器件还包括复数个间隔设置的P型半导体，P型半导体分布在栅极下方；P型半导体形成于第一半导体上，且源极或漏极与P型半导体连接或不连接，或者，P型半导体形成于第二半导体上，且在相邻两个P型半导体之间以及在所述P型半导体与源极或漏极中的任意一者之间还形成有高阻半导体。本发明提供的GaN基横向超结器件，击穿电压高、比导通电阻小；制作工艺简单，重复性好。
Description
技术领域
本发明特别涉及一种GaN基横向超结器件及其制作方法，属于电子科学与技术领域。
背景技术
功率半导体器件是进行电能(功率)处理的半导体器件。以功率MOS器件和绝缘栅双极型晶体管IGBT为代表的场控功率器件，已经发展成为功率半导体的主力器件。
击穿电压Vbr和比导通电阻Ron是功率半导体器件最重要的电学参数，边缘终端技术(或称为结终端技术)与RESURF(Reduced Surface Field)是两类基本技术，两者在改善表面场分布以提高耐压方面卓有成效。但随着功率半导体技术的发展，功率半导体器件体内场分布问题渐显突出，而功率超结器件的发明打破了这一难题。
超结器件与一般功率MOS器件结构的本质区别在于，前者为N型和P型周期排列的结型耐压层，后者为单一导电型的阻型耐压层。这种从阻型到结型的变化，是耐压层结构的一次质变。超结在耐压层引入高浓度等量异型电荷，满足电荷平衡，产生二维场，是体内引入电场的典型方法，体现从表面场到体内场优化的思想。这种结构在耐压状态下，使总电场从一维变为二维分布、在横向超结中甚至为三维场分布。分析方法亦从一维泊松分布方程变为解二维、三维泊松方程。在瞬变状态下，呈现电子与空穴的同向和反向异位运动。因此，功率超结器件与功率MOS器件相比较，在相同耐压下显著降低导通电阻，Ron-Vbr关系从2.5次方变为1.32次方，使之成为“功率MOS器件发展的里程碑”。
近五十多年来，功率器件已经由第一代Si半导体材料发展到第二代GaAs半导体材料，再到目前的第三代SiC/GaN半导体材料。第一代Si半导体功率器件虽然取得了显著的成效，但目前其性能已经接近材料的理论极限，另外随着对频率和功率要求越来越高，第二代GaAs半导体材料由于其禁带宽度窄、击穿电场低等因素，导致GaAs功率器件不能满足现有的技术发展。现有技术中一种横向超结场效应晶体管的结构如图1所示，该结构可以有效的提高器件的击穿电压以及降低导通电阻相比于传统的MOS器件，但是250V左右的击穿电压还是较低。
发明内容
本发明的主要目的在于提供一种GaN基横向超结器件及其制作方法，以克服现有技术的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种GaN基横向超结器件，包括异质结以及与所述异质结配合的源极、漏极和栅极，所述异质结包含第一半导体和第二半导体，所述第二半导体形成在第一半导体上，且具有宽于所述第一半导体的带隙，所述异质结中形成有二维电子气，所述源极与漏极通过所述二维电子气电连接；所述GaN基横向超结器件还包括复数个间隔设置的P型半导体，所述P型半导体分布在栅极下方；所述P型半导体形成于第一半导体上，且所述源极或漏极与P型半导体连接或不连接，或者，所述P型半导体形成于第二半导体上，且在相邻两个P型半导体之间以及在所述P型半导体与源极或漏极中的任意一者之间还形成有高阻半导体。
本发明实施例还提供了一种GaN基横向超结器件的制作方法，包括制作异质结的步骤以及制作与异质结配合的源极、漏极的步骤；
所述异质结包括第一半导体和第二半导体，所述第二半导体形成在第一半导体上，且具有宽于所述第一半导体的带隙，所述异质结中形成有二维电子气；
在所述第一半导体或第二半导体上形成复数个间隔设置的P型半导体，所述P型半导体能够将位于其下方的二维电子气耗尽；
以及制作与所述P型半导体配合的栅极。
本发明实施例还提供了一种GaN基横向超结器件，其包括第一半导体、设置于第一半导体上的复数个第二半导体、与第一半导体连接的栅极、与第二半导体连接的源极和漏极，所述栅极位于源极和漏极之间；所述第二半导体设置于所述第一半导体与源极、漏极中的任一者之间，设置于第一半导体与源极或漏极之间的复数个第二半导体间隔设置。
本发明实施例还提供了所述GaN基横向超结器件于高电压、大功率射频器件领域的应用。
与现有技术相比，本发明实施例提供了一种GaN基横向超结器件，击穿电压高、比导通电阻小；制作工艺简单，重复性好。
附图说明
图1是现有技术中一种横向超结场效应晶体管的结构示意图；
图2a是本发明实施例1中一种GaN基横向超结器件的正视图；
图2b是本发明实施例1中一种GaN基横向超结器件的俯视图；
图3是本发明实施例2中步骤1)中形成的材料结构示意图；
图4是本发明实施例2中步骤2)中形成的材料结构示意图；
图5a是本发明实施例2中步骤3)中形成的材料结构的正视图；
图5b是本发明实施例2中步骤3)中形成的材料结构的俯视图；
图6a是本发明实施例2中步骤4)中形成的一种GaN基横向超结器件的正视图；
图6b是本发明实施例2中步骤4)中形成的一种GaN基横向超结器件的俯视图；
图7a是本发明实施例3中一种GaN基横向超结器件的正视图；
图7b是本发明实施例3中一种GaN基横向超结器件的俯视图；
图8a是本发明实施例4中一种GaN基横向超结器件的正视图；
图8b是本发明实施例4中一种GaN基横向超结器件的俯视图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供了一种GaN基横向超结器件，包括异质结以及与所述异质结配合的源极、漏极和栅极，所述异质结包含第一半导体和第二半导体，所述第二半导体形成在第一半导体上，且具有宽于所述第一半导体的带隙，所述异质结中形成有二维电子气，所述源极与漏极通过所述二维电子气电连接；所述GaN基横向超结器件还包括复数个间隔设置的P型半导体，所述P型半导体分布在栅极下方；所述P型半导体形成于第一半导体上，且所述源极或漏极与P型半导体连接或不连接，或者，所述P型半导体形成于第二半导体上，且在相邻两个P型半导体之间以及在所述P型半导体与源极或漏极中的任意一者之间还形成有高阻半导体。
在一些较为具体的实施方案中，所述第二半导体与P型半导体一体设置。
优选的，所述P型半导体由所述第二半导体经扩散、离子注入或二次外延中的任意一种方式处理形成，但不限于此。
进一步的，所述源极或漏极与P型半导体连接或不连接。
优选的，所述P型半导体设置于源极和漏极之间。
在一些较为具体的实施方案中，所述P型半导体与高阻半导体一体设置。
优选的，所述高阻半导体由所述P型半导体经钝化处理形成。
优选的，所述钝化处理包括H等离子体处理或离子注入处理，但不限于此。
进一步的，复数个所述P型半导体取向排列形成半导体阵列。
优选的，所述P型半导体的两端分别指向源极和漏极。
进一步的，任意两个所述P型半导体的长度或宽度相同或不同。
进一步的，任意两个所述P型半导体P型掺杂浓度相同或不同，例如复数个所述P型半导体P型掺杂浓度按设定方向逐渐增减或减小。
优选的，所述P型半导体的形状包括方形或三角形。
进一步的，所述第一半导体的材质选自Ⅲ族氮化物。
优选的，所述第一半导体的材质包括GaN，但不限于此。
进一步的，所述第二半导体的材质选自Ⅲ族氮化物。
优选的；所述第二半导体的材质包括AlGaN或AlInN，但不限于此。
优选的，所述异质结的厚度为10nm-10μm。
进一步的，所述P型半导体的材质包括P-GaN、P-AlGaN、P型金刚石、P-NiO中的任意一种，但不限于此。
优选的，所述P型半导体的厚度为10nm-1μm。
进一步的，所述高阻半导体的材质包括HR-GaN、HR-AlGaN、高阻金刚石、HR-NiO中的任意一种，但不限于此。
在一些较为具体的实施方案中，所述第一半导体和第二半导体之间还设置有***层。
优选的，所述的***层的材质包括AlN或AlInN，但不限于此。
在一些较为具体的实施方案中，所述异质结形成在缓冲层上，所述缓冲层形成在衬底上。
优选的，所述缓冲层的材质包括高阻GaN，但不限于此。
优选的，所述缓冲层的厚度为100nm-1mm。
优选的，所述衬底的材质包括Si、SiC或蓝宝石，但不限于此。
优选的，所述衬底的厚度为100μm-10mm。
进一步的，至少在所述栅极与P型半导体之间还形成有介质层。
优选的，所述介质层为由绝缘体和/或绝缘二维材料形成的单层或多层结构或者微图形结构。
优选的，所述绝缘体包括Al2O3、SiO2、AlON、Si3N4、HfO2、GaMgO、SiON、HfON、TiN中的任意一种或两种以上的组合，但不限于此。
优选的，所述的绝缘二维材料包括六方氮化硼，但不限于此。
进一步的，所述栅极的形状包括方形、T型或V型，但不限于此。
优选的，所述栅极的尺寸为亚微米级。
进一步的，所述的横向超结器件包含场板结构或不含场板结构。
进一步的，所述的GaN基横向超结器件的击穿电压为100V-5000V；导通电阻为0.1mΩ-100Ω。
本发明实施例还提供了一种GaN基横向超结器件的制作方法，包括制作异质结的步骤以及制作与异质结配合的源极、漏极的步骤；
所述异质结包括第一半导体和第二半导体，所述第二半导体形成在第一半导体上，且具有宽于所述第一半导体的带隙，所述异质结中形成有二维电子气；
在所述第一半导体或第二半导体上形成复数个间隔设置的P型半导体，所述P型半导体能够将位于其下方的二维电子气耗尽；
以及制作与所述P型半导体配合的栅极。
在一些较为具体的实施方案中，所述的制作方法具体包括：在所述第一半导体上形成第二半导体，并对所述第二半导体进行加工处理，以在所述第二半导体内形成复数个间隔设置的P型半导体。
优选的，所述加工处理包括扩散、离子注入或二次外延中的任意一种方式，但不限于此。
进一步的，所述源极或漏极与P型半导体连接或不连接。
优选的，所述P型半导体设置于源极和漏极之间。
在一些较为具体的实施方案中，所述的制作方法具体包括：在所述第二半导体上直接形成P型半导体，对所述P型半导体进行钝化处理以使部分P型半导体形成高阻半导体，使余留的复数个P型半导体间隔设置。
优选的，所述高阻半导体设置于相邻两个P型半导体之间以及所述P型半导体与源极或漏极中的任意一者之间。
优选的，所述钝化处理包括H等离子体处理或离子注入处理。
进一步的，复数个所述P型半导体取向排列形成半导体阵列。
优选的，所述P型半导体的两端分别指向源极和漏极。
进一步的，任意两个所述P型半导体的长度或宽度相同或不同。
进一步的，任意两个所述P型半导体P型掺杂浓度相同或不同，例如复数个所述P型半导体P型掺杂浓度按设定方向逐渐增减或减小。
优选的，所述P型半导体的形状为方形、三角形中的任意一种或两种以上的组合。
进一步的，所述第一半导体的材质选自Ⅲ族氮化物。
优选的，所述第一半导体的材质包括GaN，但不限于此。
进一步的，所述第二半导体的材质选自Ⅲ族氮化物。
优选的；所述第二半导体的材质包括AlGaN或AlInN，但不限于此。
优选的，所述异质结的厚度为10nm-10μm。
进一步的，所述P型半导体的材质包括P-GaN、P-AlGaN、P型金刚石、P-NiO中的任意一种，但不限于此。
优选的，所述P型半导体的厚度为10nm-1μm。
进一步的，所述高阻半导体的材质包括HR-GaN、HR-AlGaN、高阻金刚石、HR-NiO中的任意一种，但不限于此。
在一些较为具体的实施方案中，所述第一半导体和第二半导体之间还设置有***层。
优选的，所述的***层的材质包括AlN或AlInN，但不限于此。
在一些较为具体的实施方案中，所述异质结形成在缓冲层上，所述缓冲层形成在衬底上。
优选的，所述缓冲层的材质包括高阻GaN，但不限于此。
优选的，所述缓冲层的厚度为100nm-1mm。
优选的，所述衬底的材质包括Si、SiC和蓝宝石中的任意一种，但不限于此。
优选的，所述衬底的厚度为100μm-10mm。
进一步的，至少在所述栅极与P型半导体之间还形成有介质层。
优选的，所述介质层为由绝缘体和/或绝缘二维材料形成的单层或多层结构或者微图形结构。
优选的，所述绝缘体包括Al2O3、SiO2、AlON、Si3N4、HfO2、GaMgO、SiON、HfON、TiN中的任意一种或两种以上的组合，但不限于此。
优选的，所述的绝缘二维材料包括六方氮化硼，但不限于此。
进一步的，所述栅极的形状包括方形、T型或V型，但不限于此。
优选的，所述栅极的尺寸为亚微米级。
进一步的，所述的横向超结器件包含场板结构或不含场板结构。
本发明实施例还提供了一种GaN基横向超结器件，其包括第一半导体、设置于第一半导体上的复数个第二半导体、与第一半导体连接的栅极、与第二半导体连接的源极和漏极，所述栅极位于源极和漏极之间；所述第二半导体设置于所述第一半导体与源极、漏极中的任一者之间，设置于第一半导体与源极或漏极之间的复数个第二半导体间隔设置。
进一步的，设置于第一半导体与源极或漏极之间的复数个第二半导体取向排列形成半导体阵列。
进一步的，设置于第一半导体与源极或漏极之间的复数个第二半导体的两端分别指向源极和漏极。
进一步的，任意两个所述第二半导体的长度或宽度相同或不同。
优选的，所述第二半导体的形状包括方形或三角形，但不限于此。
进一步的，至少在所述栅极与第一半导体之间还形成有介质层。
优选的，所述介质层为由绝缘体和/或绝缘二维材料形成的单层或多层结构或者微图形结构。
优选的，所述绝缘体包括Al2O3、SiO2、AlON、Si3N4、HfO2、GaMgO、SiON、HfON、TiN中的任意一种或两种以上的组合，但不限于此。
优选的，所述的绝缘二维材料包括六方氮化硼，但不限于此。
进一步的，所述栅极的形状包括方形、T型或V型，但不限于此。
优选的，所述栅极的尺寸为亚微米级或更大尺寸。
进一步的，所述的横向超结器件包含场板结构或不含场板结构。
进一步的，所述的GaN基横向超结器件的击穿电压为100V-5000V；导通电阻为0.1mΩ-100Ω。
在一些较为具体的实施方案中，所述第一半导体为N型半导体，所述第二半导体为P型半导体，任意两个所述第二半导体的P型掺杂浓度相同或不同；或者，所述第一半导体为P型半导体，所述第二半导体为N型半导体。
优选的，所述第一半导体为N型GaN，第二半导体为P型GaN，或者，所述第一半导体为P型GaN，第二半导体为N型GaN。
本发明实施例还提供了所述GaN基横向超结器件于高电压、大功率射频器件领域的应用。
如下将结合附图以及具体实施例对该技术方案、其实施过程及原理等作进一步的解释说明。
作为重要的第三代宽禁带半导体材料，氮化镓(GaN)禁带宽度大(3.4eV)、击穿电场高(>3MV/cm)，AlGaN/GaN异质结的二维电子气浓度高(>1013cm-2)、电子饱和漂移速度高(2.8×107cm/s)，且GaN材料的化学惰性和高温稳定性好。因此，AlGaN/GaN高电子迁移率晶体管(HEMT)能够获得很高的击穿电压、功率密度以及极高的工作频率，且开关损耗非常小。因而具有AlGaN/GaN异质结构的半导体器件更适合于高电压与大功率方面的应用。
本发明所提出的器件结构采用GaN材料制备，由于其GaN材料优越的特性，击穿场强可达3.3MV/cm，制备的横向超结器件的击穿电压可大大提高，接近材料理论值。此外，本器件包含P型GaN(或其他P型材料层)材料层，当栅极施加正向电压后，P型材料中的空穴会被注入到异质结中，等量的空穴会吸引等量的电子，电子的重新分布可以优化器件内部电场分布，可进一步提高器件的击穿电压，同时，由于电子和空穴的迁移率不同，空穴的迁移率比电子低两个数量级，这些电子在漏极电压的作用下不断以高迁移率到达漏极，这一动态过程能够明显的增加漏极电流，即减小了器件的导通电阻。
本发明提供的一种GaN基横向超结器件，主要目的在于提高器件的击穿电压同时降低器件的比导通电阻，其结构如图6a、图6b所示，其包括异质结以及与异质结配合的源极S、漏极D和栅极G，异质结包含GaN沟道层(即第一半导体)和AlGaN势垒层(即第二半导体)，所述AlGaN势垒层形成在GaN沟道层，异质结中形成有二维电子气，源极与漏极通过所述二维电子气电连接；在AlGaN势垒层上形成有复数个P-GaN，复数个P-GaN取向排列形成P-GaN半导体阵列，所述P-GaN的两端分别指向源极、漏极，在相邻两个P-GaN之间以及在P-GaN与源极或漏极中的任意一者之间还形成有HR-GaN，栅极设置在P-GaN半导体阵列上方。
具体的，一种GaN基横向超结器件的制作过程可以包括如下步骤：
1)利用金属有机化合物化学气相沉积(MOCVD)或分子束外延(MBE)或氢化物气相外延(HVPE)等外延技术，在衬底上依次生长缓冲层、第一半导体、第二半导体和P型半导体材料结构，第一半导体与第二半导体为Ⅲ族氮化物异质结构；第一半导体与第二半导体间由于极化效应，使得在第一半导体上靠近第二半导体一处存在二维电子气(2DEG)；衬底可以选用Si、SiC或者蓝宝石等，衬底的厚度可以从100μm到10mm；缓冲层可以选用高阻GaN等，缓冲层的厚度可以从100nm到1mm；Ⅲ族氮化物异质结构可以是AlGaN/GaN异质结构，AlInN/GaN异质结构，AlGaN/InGaN/GaN异质结构，AlGaN/AlN/GaN异质结构等；Ⅲ族氮化物异质结构的厚度可以从10nm到10μm；P型半导体的材质包括P-GaN、P-AlGaN、P型金刚石、P-NiO中的任意一种，所述P型半导体的厚度为10nm-1μm；
2)利用氧等离子体、反应离子刻蚀、离子束刻蚀等干法刻蚀或湿法腐蚀技术，去除欧姆区域的P型半导体材料层，目的是形成良好的欧姆接触。处理区域可以通过光刻或掩膜转移等技术进行确定；
3)利用电子束蒸发或溅射等金属沉积技术，在欧姆区域制作源电极金属和漏电极金属，并进行退火处理；
4)采用氢等离子处理、N型杂质注入补偿等方法处理部分P-GaN，处理区域可以通过光刻或掩膜转移等技术进行确定；对于P-AlGaN、P型金刚石、P-NiO等P型半导体材料可以采用N型杂质注入补偿等方法；
5)利用电子束蒸发或溅射等金属沉积技术，在源电极金属与漏电极金属之间的P型半导体上制作栅电极金属，处理区域可以通过光刻或掩膜转移等技术进行确定。
实施例1
请参阅图2a、图2b，一种GaN基横向超结器件，其包括衬底1、设置在衬底1上的缓冲层2、设置在缓冲层2上的异质结，异质结包括第一半导体3和第二半导体4，第二半导体4形成在第一半导体3上，在第一半导体和第二半导体之间形成有二维电子气；所述异质结上设置有源极7漏极8和栅极9，源极7漏极8均设置在第二半导体4上，且所述源极和漏极通过所述二维电子气电连接，在第二半导体4上还设置有由复数个P型半导体5取向排列形成的P型半导体阵列，P型半导体5的两端分别指向源极7、漏极8，在相邻两个P型半导体5之间以及在P型半导体5与源极7或漏极8中的任意一者之间还形成有高阻半导体6，栅极9设置在P型半导体阵列上方，P型半导体5和高阻半导体6一体设置。
实施例2
一种GaN基横向超结器件的制作过程可以包括如下步骤：
1)利用金属有机化学气相沉积(MOCVD)方法生长如图3所示的材料结构，衬底选用Si，厚度为400μm，缓冲层选用高阻GaN，厚度为4.2μm；AlGaN/GaN异质结构中GaN厚度为260nm，AlGaN厚度为18nm，Al组分含量为18％；P型半导体选用P-GaN材料，P-GaN厚度为70nm；
2)利用电感耦合等离子体刻蚀欧姆区域的P-GaN层，随后采用电子束蒸发技术沉积Ti/Al/Ni/Au四层金属并在N2条件下875℃退火30s，形成的材料结构如图4所示；
3)采用氢等离子体处理部分P-GaN，形成高阻GaN(HG-GaN)，处理后的材料结构如图5a、图5b所示；
4)采用电子束蒸发技术沉积Ni/Au双层金属作为栅电极金属，形成GaN基横向超结器件结构如图6a、图6b所示。
实施例3
请参阅图7a、图7b，一种GaN基横向超结器件，其包括衬底1、设置在衬底1上的缓冲层2、设置在缓冲层2上的异质结，异质结包括第一半导体3和第二半导体4，第二半导体4形成在第一半导体3上，在第一半导体和第二半导体之间形成有二维电子气；所述异质结上设置有源极7漏极8和栅极9，所述源极和漏极通过所述二维电子气电连接，在第一半导体3上还设置有由复数个P型半导体5取向排列形成的P型半导体阵列，所述P型半导体阵列的两端分别指向源极7、漏极8，源极7、漏极8均与第二半导体4连接，栅极9位于源极7和漏极8之间，且栅极9与P型半导体5连接。其中第二半导体4和P型半导体5一体设置，P型半导体5设置于第二半导体4内。
实施例4
在一些较为具体的实施方案中，请参阅图8a、图8b，一种GaN基横向超结器件包括第一半导体10、第二半导体11、绝缘介质层12、源极7、漏极8、栅极9，第二半导体11设置于第一半导体10与源极7、漏极8中的任一者之间，设置于第一半导体10与源极7或漏极8之间的复数个第二半导体11取向排列形成半导体阵列；源极7、漏极8与第二半导体11连接，栅极9与第一半导体10连接，绝缘介质层12设置在栅极9与第一半导体10之间。其中，第一半导体10为N型GaN，第二半导体为P型GaN，任意两个P型GaN的P型掺杂浓度相同或不同；或者，所述第一半导体为P型GaN，所述第二半导体为N型GaN。
本发明实施例提供了的GaN基横向超结器件具有击穿电压高、比导通电阻小等优点，同时其制作工艺简单，重复性好。
需要说明的是，本发明中所述的源极、漏极、栅极即分别对应源电极或源(电)极金属、漏电极或漏(电)极金属、栅电极或栅(电)极金属，在图中标注的源、漏、栅分别对应源极、漏极、栅极。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。
Claims (35)
1.一种GaN基横向超结器件，包括异质结以及与所述异质结配合的源极、漏极和栅极，所述异质结包含第一半导体和第二半导体，所述第二半导体形成在第一半导体上，且具有宽于所述第一半导体的带隙，所述异质结中形成有二维电子气，所述源极与漏极通过所述二维电子气电连接；其特征在于：所述GaN基横向超结器件还包括复数个间隔设置的P型半导体，所述P型半导体分布在栅极下方；
所述P型半导体与第二半导体一体形成并设置在第一半导体上，且所述源极或漏极与P型半导体连接或不连接，
或者，所述P型半导体形成于第二半导体上，且在相邻两个所述P型半导体之间以及在所述P型半导体与源极或漏极中的任意一者之间还设置有高阻半导体，所述高阻半导体与P型半导体一体形成；
其中，复数个所述P型半导体取向排列形成半导体阵列，其中每一所述P型半导体的两端分别指向源极和漏极。
2.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述P型半导体由所述第二半导体经扩散、离子注入或二次外延中的任意一种方式处理形成。
3.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述高阻半导体由所述P型半导体经钝化处理形成，所述钝化处理包括H等离子体处理或离子注入处理。
4.根据权利要求1所述的GaN基横向超结器件，其特征在于：任意两个所述P型半导体的长度或宽度相同或不同；和/或，任意两个所述P型半导体P型掺杂浓度相同或不同。
5.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述P型半导体的形状包括方形或三角形。
6.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述P型半导体的材质选自P-GaN、P-AlGaN、P型金刚石、P-NiO中的任意一种。
7.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述P型半导体的厚度为10nm-1μm。
8.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述高阻半导体的材质选自HR-GaN、HR-AlGaN、高阻金刚石、HR-NiO中的任意一种。
9.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述第一半导体、第二半导体的材质选自Ⅲ族氮化物。
10.根据权利要求9所述的GaN基横向超结器件，其特征在于：所述第一半导体的材质包括GaN，所述第二半导体的材质包括AlGaN或AlInN。
11.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述异质结的厚度为10nm-10μm。
12.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述第一半导体和第二半导体之间还设置有***层，所述的***层的材质包括AlN或AlInN。
13.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述异质结形成在缓冲层上，所述缓冲层形成在衬底上。
14.根据权利要求13所述的GaN基横向超结器件，其特征在于：所述缓冲层的材质包括高阻GaN；和/或，所述缓冲层的厚度为100nm-1mm。
15.根据权利要求14所述的GaN基横向超结器件，其特征在于：所述衬底的材质包括Si、SiC或蓝宝石；和/或，所述衬底的厚度为100μm-10mm。
16.根据权利要求1所述的GaN基横向超结器件，其特征在于：至少在所述栅极与P型半导体之间还形成有介质层，所述介质层为由绝缘体和/或绝缘二维材料形成的单层或多层结构或者微图形结构。
17.根据权利要求16所述的GaN基横向超结器件，其特征在于：所述绝缘体包括Al2O3、SiO2、AlON、Si3N4、HfO2、GaMgO、SiON、HfON、TiN中的任意一种或两种以上的组合。
18.根据权利要求16所述的GaN基横向超结器件，其特征在于：所述绝缘二维材料包括六方氮化硼。
19.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述栅极的形状包括方形、T型或V型。
20.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述栅极的尺寸为亚微米级。
21.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述GaN基横向超结器件包含场板结构或不含场板结构。
22.根据权利要求1所述的GaN基横向超结器件，其特征在于：所述GaN基横向超结器件的击穿电压为100V-5000V、导通电阻为0.1mΩ-100Ω。
23.权利要求1-22中任一项所述GaN基横向超结器件的制作方法，包括制作异质结的步骤以及制作与异质结配合的源极、漏极的步骤；
所述异质结包括第一半导体和第二半导体，所述第二半导体形成在第一半导体上，且具有宽于所述第一半导体的带隙，所述异质结中形成有二维电子气；其特征在于还包括：
在所述第一半导体上形成第二半导体，并对所述第二半导体进行加工处理，以在所述第二半导体内形成复数个间隔设置的P型半导体，
或者，在所述第二半导体上直接形成P型半导体，对所述P型半导体进行钝化处理以使部分P型半导体形成高阻半导体，使余留的复数个P型半导体间隔设置，其中所述高阻半导体设置于相邻两个P型半导体之间以及所述P型半导体与源极或漏极中的任意一者之间；
以及，制作与所述P型半导体配合的栅极；
其中，复数个所述P型半导体取向排列形成半导体阵列，每个所述P型半导体的两端分别指向源极和漏极，所述源极或漏极与P型半导体连接或不连接，所述P型半导体能够将位于其下方的二维电子气耗尽。
24.根据权利要求23所述的制作方法，其特征在于：所述加工处理包括扩散、离子注入或二次外延中的任意一种方式。
25.根据权利要求23所述的制作方法，其特征在于：所述钝化处理包括H等离子体处理或离子注入处理。
26.一种GaN基横向超结器件，其特征在于，包括第一半导体、设置于第一半导体上的复数个第二半导体、与第一半导体连接的栅极、与第二半导体连接的源极和漏极，所述栅极位于源极和漏极之间；所述第二半导体设置于所述第一半导体与源极、漏极中的任一者之间，设置于第一半导体与源极或漏极之间的复数个第二半导体间隔设置且取向排列形成半导体阵列，其中每个所述第二半导体的两端分别指向源极和漏极。
27.根据权利要求26所述的GaN基横向超结器件，其特征在于：任意两个所述第二半导体的长度或宽度相同或不同；和/或，所述第二半导体的形状包括方形或三角形。
28.根据权利要求26所述的GaN基横向超结器件，其特征在于：至少在所述栅极与第一半导体之间还形成有介质层，所述介质层为由绝缘体和/或绝缘二维材料形成的单层或多层结构或者微图形结构。
29.根据权利要求28所述的GaN基横向超结器件，其特征在于：所述绝缘体包括Al2O3、SiO2、AlON、Si3N4、HfO2、GaMgO、SiON、HfON、TiN中的任意一种或两种以上的组合。
30.根据权利要求28所述的GaN基横向超结器件，其特征在于：所述绝缘二维材料包括六方氮化硼。
31.根据权利要求26所述的GaN基横向超结器件，其特征在于：所述栅极的形状包括方形、T型或V型；和/或，所述栅极的尺寸为亚微米级。
32.根据权利要求26所述的GaN基横向超结器件，其特征在于：所述GaN基横向超结器件包含场板结构或不含场板结构。
33.根据权利要求26所述的GaN基横向超结器件，其特征在于：所述GaN基横向超结器件的击穿电压为100V-5000V、导通电阻为0.1mΩ-100Ω。
34.根据权利要求26所述的GaN基横向超结器件，其特征在于：所述第一半导体为N型半导体，所述第二半导体为P型半导体，任意两个所述第二半导体的P型掺杂浓度相同或不同；或者，所述第一半导体为P型半导体，所述第二半导体为N型半导体。
35.根据权利要求34所述的GaN基横向超结器件，其特征在于：所述第一半导体为N型GaN，第二半导体为P型GaN；或者，所述第一半导体为P型GaN，第二半导体为N型GaN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811153660.8A CN110970499B (zh) | 2018-09-30 | 2018-09-30 | GaN基横向超结器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811153660.8A CN110970499B (zh) | 2018-09-30 | 2018-09-30 | GaN基横向超结器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110970499A CN110970499A (zh) | 2020-04-07 |
| CN110970499B true CN110970499B (zh) | 2023-09-15 |
Family
ID=70028275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811153660.8A Active CN110970499B (zh) | 2018-09-30 | 2018-09-30 | GaN基横向超结器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110970499B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115606006A (zh) * | 2020-06-03 | 2023-01-13 | 苏州晶湛半导体有限公司（Cn） | 半导体结构及其制作方法 |
| CN114203797B (zh) * | 2021-11-29 | 2023-03-21 | 西安电子科技大学 | 基于异质结的超结氧化镓晶体管及其制作方法与应用 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106169417A (zh) * | 2016-07-11 | 2016-11-30 | 厦门市三安集成电路有限公司 | 一种异质结终端的碳化硅功率器件及其制备方法 |
| CN108155099A (zh) * | 2017-12-22 | 2018-06-12 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种包含介质层的p型栅HEMT器件及其制作方法 |
| CN108565283A (zh) * | 2018-04-13 | 2018-09-21 | 中国科学院苏州纳米技术与纳米仿生研究所 | GaN基T型栅高频器件及其制备方法和应用 |
-
2018
- 2018-09-30 CN CN201811153660.8A patent/CN110970499B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106169417A (zh) * | 2016-07-11 | 2016-11-30 | 厦门市三安集成电路有限公司 | 一种异质结终端的碳化硅功率器件及其制备方法 |
| CN108155099A (zh) * | 2017-12-22 | 2018-06-12 | 中国科学院苏州纳米技术与纳米仿生研究所 | 一种包含介质层的p型栅HEMT器件及其制作方法 |
| CN108565283A (zh) * | 2018-04-13 | 2018-09-21 | 中国科学院苏州纳米技术与纳米仿生研究所 | GaN基T型栅高频器件及其制备方法和应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110970499A (zh) | 2020-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6371986B2 (ja) | 窒化物半導体構造物 | |
| US8890239B2 (en) | Semiconductor device and method for producing the same | |
| CN110875387B (zh) | 半导体器件和用于形成半导体器件的方法 | |
| CN102332469B (zh) | 纵向导通的GaN常关型MISFET器件及其制作方法 | |
| CN113380623A (zh) | 通过p型钝化实现增强型HEMT的方法 | |
| US20150123139A1 (en) | High electron mobility transistor and method of manufacturing the same | |
| US10256352B2 (en) | Structures for nitride vertical transistors | |
| CN103155155A (zh) | 半导体器件及其制造方法 | |
| CN102709320B (zh) | 纵向导通的GaN基MISFET 器件及其制作方法 | |
| JP2010206020A (ja) | 半導体装置 | |
| JP2013115362A (ja) | 窒化物半導体ダイオード | |
| JP4474292B2 (ja) | 半導体装置 | |
| CN108054208B (zh) | 横向型氮化镓基场效应晶体管及其制作方法 | |
| JP2012094688A (ja) | 半導体装置およびその製造方法 | |
| CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| WO2023024549A1 (zh) | GaN基HEMT器件、器件外延结构及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN110970499B (zh) | GaN基横向超结器件及其制作方法 | |
| KR101172857B1 (ko) | 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 | |
| CN107706238B (zh) | Hemt器件及其制造方法 | |
| CN110518067B (zh) | 基于沟道阵列的异质结场效应晶体管及其制作方法和应用 | |
| CN111211176B (zh) | 一种氮化镓基异质结集成器件结构及制造方法 | |
| WO2021029183A1 (ja) | 半導体装置、半導体モジュールおよび電子機器 | |
| CN108352408A (zh) | 半导体装置、电子部件、电子设备以及半导体装置的制造方法 | |
| CN109148575B (zh) | 一种含有混合漏电极的氮化镓hemt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |