CN110945589A - 用于节省存储器刷新功率的部分刷新技术 - Google Patents

用于节省存储器刷新功率的部分刷新技术 Download PDF

Info

Publication number
CN110945589A
CN110945589A CN201880048140.2A CN201880048140A CN110945589A CN 110945589 A CN110945589 A CN 110945589A CN 201880048140 A CN201880048140 A CN 201880048140A CN 110945589 A CN110945589 A CN 110945589A
Authority
CN
China
Prior art keywords
refresh
memory device
mask
par
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880048140.2A
Other languages
English (en)
Inventor
J·孙
Y·李
M·H·洛
D·T·程
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Priority to CN202311584807.XA priority Critical patent/CN117524276A/zh
Publication of CN110945589A publication Critical patent/CN110945589A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

在常规的存储器子***中，当存储器设备处于自动刷新模式时，存储器控制器向DRAM存储器设备发出显式的刷新命令以维持存储在存储器设备中的数据的完整性。可消耗相当大量的功率来执行刷新。为了解决该问题以及其他问题，提议允许在自动刷新模式中的部分刷新，其中可针对存储器单元的子集跳过刷新操作。通过这种选择性刷新跳过，可减小自动刷新所消耗的功率。操作***内核和存储器驱动器可被配置成确定可以跳过刷新操作的存储器区域。

Description

用于节省存储器刷新功率的部分刷新技术
公开领域
所公开的主题内容的领域涉及存储器设备。具体而言，所公开的主题内容的领域涉及存储器设备中的部分刷新操作以节省功率。
背景
存储器设备(诸如动态随机存取存储器(DRAM))广泛用于计算设备(包括移动设备)中以存储数据。为了维持数据完整性，DRAM单元被周期性地刷新。随着DRAM的密度和速度增加，刷新操作对DRAM的总体性能和功耗的影响变得越来越大。刷新操作的影响在移动设备中可以特别显著，因为在这些设备中功耗是较大的关注问题。
概述
本概述标识了一些示例方面的特征，并且不是对所公开的主题内容的排他性或穷尽性描述。各特征或各方面是被包括在本概述中还是从本概述中省略不旨在指示这些特征的相对重要性。描述了附加特征和方面，并且这些附加特征和方面将在阅读以下详细描述并查看形成该详细描述的一部分的附图之际变得对本领域技术人员显而易见。
公开了一种示例性装置。所述装置可包括存储器设备，并且所述存储器设备可包括多个存储器单元和部分阵列刷新掩蔽寄存器。当所述存储器设备处于自动刷新模式并且所述部分阵列自动刷新被启用时，所述多个存储器单元的一部分可基于所述部分阵列刷新掩蔽寄存器来被掩蔽而不进行刷新。
公开了一种示例性装置。所述装置可包括：被配置成在链路上彼此通信的片上***和存储器设备。所述片上***可被配置成在所述链路上向所述存储器设备提供命令。所述存储器设备可被配置成处于自刷新模式或处于自动刷新模式。所述存储器设备可包括多个存储器单元。所述存储器设备还可包括部分阵列刷新掩蔽寄存器。当所述存储器设备处于所述自刷新模式并且部分阵列自刷新被启用时，所述存储器设备可刷新根据所述部分阵列刷新掩蔽寄存器来选择的所述存储器单元的子集而无需从所述片上***接收刷新命令。当所述存储器设备处于所述自动刷新模式并且部分阵列自动刷新被启用时，所述存储器设备可在从所述片上***接收到所述刷新命令之际刷新根据所述部分阵列刷新掩蔽寄存器来选择的所述存储器单元的所述子集。
公开了一种用于降低计算***的装置中的功耗的示例性方法。所述装置可包括：被配置成在链路上彼此通信的片上***和存储器设备。所述片上***可被配置成在所述链路上向所述存储器设备提供命令。所述存储器设备可包括多个存储器单元。所述存储器设备还可包括被配置成实现部分阵列刷新启用寄存器和部分阵列刷新掩蔽寄存器的多个模式寄存器。所述部分阵列刷新启用寄存器可包括多个启用比特，所述多个启用比特包括部分阵列自刷新启用比特和部分阵列自动刷新启用比特。所述部分阵列自刷新启用比特在被置位时可指示部分阵列自刷新被启用，并且所述部分阵列自动刷新启用比特在被置位时可指示部分阵列自动刷新被启用。在所述方法中，对于用于实现所述部分阵列刷新启用寄存器的每个模式寄存器，所述片上***可向所述存储器设备发出模式寄存器写命令以及对应的模式值，以使所述部分阵列刷新启用寄存器的所述部分阵列自动刷新启用比特置位。对于用于实现所述部分阵列刷新掩蔽寄存器的每个模式寄存器，所述片上***还可向所述存储器设备发出模式寄存器写命令以及对应的模式值，以使掩蔽值被写入所述部分阵列刷新掩蔽寄存器，其中所述掩蔽值对应于刷新跳过区域。所述片上***可向所述存储器设备发出刷新命令。如果在所述刷新命令被发出时所述部分阵列自动刷新启用比特被置位，则所述存储器设备可基于所述部分阵列刷新掩蔽寄存器来跳过对所述刷新跳过区域的刷新。
公开了一种示例性装备。所述装备可包括：被配置成在链路上彼此通信的片上***和存储器设备。所述片上***可被配置成在所述链路上向所述存储器设备提供命令。所述存储器设备可被配置成处于自刷新模式或处于自动刷新模式。所述存储器设备可包括多个存储器单元、部分阵列刷新掩蔽寄存器、以及用于刷新的装置。当所述存储器设备处于所述自刷新模式并且部分阵列自刷新被启用时，所述用于刷新的装置可刷新根据所述部分阵列刷新掩蔽寄存器来选择的所述存储器单元的子集而无需从所述片上***接收刷新命令。当所述存储器设备处于所述自动刷新模式并且部分阵列自动刷新被启用时，所述用于刷新的装置可在从所述片上***接收到所述刷新命令之际刷新根据所述部分阵列刷新掩蔽寄存器来选择的所述存储器单元的所述子集。
附图简述
给出附图以帮助对所公开的主题内容的一个或多个方面的示例进行描述，并且提供这些附图仅仅是为了解说各示例而非对其进行限制：
图1解说了存储器子***的示例；
图2解说了存储器设备的示例；
图3解说了对存储器设备的多个存储器单元的示例划分；
图4解说了用于实现部分阵列刷新启用寄存器的模式寄存器的示例；
图5A和5B解说了用于实现部分阵列掩蔽的模式寄存器的示例；
图6A–6D解说了在部分阵列自动刷新被启用时当发出全组刷新命令时基于掩蔽来执行和跳过刷新操作的不同场景；
图7A和7B解说了在部分阵列自动刷新被启用时当发出每组刷新命令时基于掩蔽来执行和跳过刷新操作的不同场景；
图8A和8B分别解说了示例计算***的硬件和阶层式布置；
图9解说了计算***的各组件之间的示例运行时交互；以及
图10解说了其中集成有存储器子***的设备的示例。
详细描述
主题内容的各方面在以下针对所公开的主题内容的特定示例的描述和相关附图中提供。可以设计出替换方案而不会脱离所公开的主题内容的范围。另外，众所周知的元素将不被详细描述或将被省去以免混淆相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例、或解说”。本文中描述为“示例性”的任何实施例不必被解释为优于或胜过其他实施例。同样，术语“实施例”并不要求所公开主题内容的所有实施例都包括所讨论的特征、优点、或操作模式。
本文所使用的术语仅出于描述特定示例的目的，而并不旨在限定。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示。将进一步理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指明所陈述的特征、整数、过程、操作、元素、和/或组件的存在，但并不排除一个或多个其他特征、整数、过程、操作、元素、组件和/或其群组的存在或添加。
此外，许多示例以将由例如计算设备的元件执行的动作序列的形式来描述。将认识到，本文中所描述的各种动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文中所描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，该计算机可读存储介质内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的对应计算机指令集。由此，各个方面可以用数种不同的形式来体现，所有这些形式都已被构想落在所要求保护的主题内容的范围内。另外，对于本文描述的每个示例，任何此类示例的对应形式可在本文中被描述为例如“被配置成执行所描述的动作的逻辑”。
DRAM的单元通常包括存取晶体管和电容器。数据作为电荷被存储在电容器中。随着时间流逝，电容器中的电荷漏泄。为了保留漏泄电容器中的数据，执行周期性的刷新，该刷新消耗功率。在移动设备中，为了执行刷新而消耗的功率可以是重要的关注问题。
DRAM设备(包括移动DRAM设备)通常支持两种刷新方法–自刷新(SR)和自动刷新(AR)。当DRAM设备处于空闲或低功率状态时使用SR。在JEDEC(电子器件工程联合委员会)LPDDR4(低功率双倍数据率4)标准文档JESD209-4A(该文档通过援引全部纳入于此)中，DRAM设备在它从存储器控制器接收到自刷新进入(SRE)和自刷新退出(SRX)命令时进入和退出SR模式。DRAM设备包括内置定时器，该定时器允许DRAM设备容适自刷新操作。当处于SR模式时，SDRAM设备可以保留数据而无需从存储器控制器接收刷新命令。
为了减小自刷新电流(JEDEC中的“IDD6”)并且因此减小所消耗的自刷新功率，移动DRAM设备提供了部分阵列自刷新(PASR)功能，该功能在SR模式期间执行部分阵列刷新(PAR)。在PASR中，存储器控制器对移动DRAM设备编程以通过PASR掩蔽来仅刷新存储器的一部分。
当DRAM设备处于活跃状态时，使用自动刷新来保留DRAM单元数据。在AR模式中，存储器控制器向移动DRAM设备提供显式的刷新REF命令。为了减小自动刷新电流(JEDEC中的“IDD5”)，现有的解决方案专注于基于温度来控制自动刷新率tREFI。作为解说，当设备的温度下降时，自动刷新率也可例如减慢到正常刷新率的一半或2*tREFI。实际上，在常规解决方案中通过延长各刷新之间的时间(例如，通过减慢发出REF命令的速率)来减小总体IDD5消耗。
然而，在非限制方面，提议即使当存储器设备处于活跃状态时也允许部分阵列刷新。换言之，可以实现部分阵列自动刷新(PAAR)，其中在刷新操作期间针对一些存储器单元跳过刷新。以此方式，可以减小自动刷新电流。
图1中解说了存储器子***的示例。存储器子***100可以包括在链路130上进行通信的片上***(SOC)110和一个或多个存储器设备120。事实上，链路130可以包括多个信号线，包括用于从SOC 110向存储器设备120传送单向信号(例如，时钟(CK)、芯片选择(CS)、命令和地址(CA)等等)和双向定向信号(数据(DQ)、数据选通(DQS)等等)的线。
SOC 110可包括存储器控制器115和PHY块117。SOC 110和存储器设备120可以在链路130上彼此处于通信。具体而言，存储器控制器115可通过交换信号来控制存储器设备120以向存储器设备120的存储器单元写入数据和从存储器单元读取数据。
如图中可见，可以存在N个存储器设备120-1…120-N，其中N可以是大于零的任何整数。图2中解说了存储器设备120的示例。如所见，存储器设备120可包括被配置成与存储器控制器115对接的输入/输出(I/O)电路210。I/O电路210可以是用于对接的装置的示例。存储器控制器115可以被认为在存储器设备120的外部。I/O电路210还可被配置成向多个存储器单元写入数据和从多个存储器单元读取数据。存储器设备120的存储器单元可以是将数据作为电荷存储在电容器上的DRAM单元。
在一方面，该多个存储器单元可被划分成多个存储器组220或者简单地组220。如所见，可以存在P个组220-1…220-P，其中P可以是大于零的任何整数。每个组220中的存储器单元可被进一步划分成多个块或区段。注意，组内的存储器单元可按各种方式来分段，包括通过行地址、通过列地址或者其组合。图3解说了对存储器设备120的该多个存储器单元的示例划分。在该图中，假定存在八个组，即，P＝8。此外，在每个组内，假定存在每组八个区段。当然，这仅是示例而非限制。
返回参照图2，存储器设备120可进一步包括多个模式寄存器(MR)230。模式寄存器230可定义存储器设备120的行为。如所见，可以存在M个模式寄存器230-1…230-M，其中M可以是大于零的任何整数。每个模式寄存器230可以是写类型、读类型、或读/写类型。SOC 110(例如，存储器控制器115)可发出模式寄存器写(MRW)命令以指定特定的写或读/写类型模式寄存器以及模式值，并且I/O电路210可将接收到的模式值写入所指定的模式寄存器。存储器控制器115还可发出模式寄存器读(MRR)命令以指定特定的读或读/写类型模式寄存器，并且I/O电路210可从所指定的模式寄存器读取并将所读取的值提供给存储器控制器115。
当存储器设备120的存储器单元是DRAM单元时，执行周期性的刷新以维持存储在单元中的数据的完整性。存储器设备120可被配置成处于自刷新(SR)模式或处于自动刷新(AR)模式。在一方面，存储器设备120可分别在从存储器控制器115接收到自刷新进入(SRE)和自刷新退出(SRX)命令之际进入和退出SR模式。
如所指示的，当存储器设备120处于SR模式时，存储器设备120(例如，I/O电路210或某个其他组件)可被配置成刷新存储器单元而无需从存储器控制器115接收刷新(REF)命令。在该模式中，存储器设备120可通过内置定时器(未示出)来生成必要的刷新脉冲，并且由此消除存储器控制器115发出显式REF命令的需要。SR模式可被认为是低功率刷新模式，因为SOC 110可以被置于空闲状态以降低功耗。
另一方面，当存储器设备120处于活跃模式时(即，当它处于AR模式时)，存储器控制器115可通过发出REF命令来控制刷新操作。I/O电路210可被配置成在从存储器控制器115接收到REF命令之际刷新存储器单元。为了减小自动刷新电流(例如，IDD5)的消耗，提议使得存储器设备120能够在存储器控制器115发出REF命令时刷新存储器单元的子集(小于全部存储器单元)。即，提议允许部分阵列刷新，其中针对非零数目的存储器单元跳过刷新操作。
可使用掩蔽来指定存储器单元中要跳过刷新操作的部分以及要执行刷新操作的其他部分。为了实现刷新掩蔽，存储器设备120可包括部分阵列刷新启用寄存器和部分阵列刷新掩蔽寄存器。PAR启用寄存器的比特可指示部分阵列自动刷新(PAAR)和部分阵列自刷新(PAAR)中的一者、两者被启用还是都未被启用。PAR掩蔽寄存器中的掩蔽值可指示存储器单元中要跳过刷新操作的部分以及要执行刷新操作的部分。
PAR启用寄存器可包括多个启用比特，这些启用比特包括PAAR启用比特和PASR启用比特。PAAR启用比特在被置位或取消置位时可指示PAAR被启用或被禁用。类似地，PASR启用比特在被置位或取消置位时可指示PASR被启用或被禁用。一个或多个模式寄存器230可被用于实现PAR启用寄存器。对于用于实现PAR启用寄存器的每个模式寄存器230，存储器控制器115可发出MRW命令以及对应的模式值。I/O电路210进而可将对应的模式值写入该模式寄存器230。以此方式，PAAR启用比特可被置位或取消置位，并且PAR启用比特可被置位或取消置位。
图4解说了用于实现PAR启用寄存器的模式寄存器230的示例。在该示例中，假定用于PAR启用寄存器的模式寄存器230包括八个操作数(OP)比特，其中比特OP[1]和OP[0]分别是PAAR启用比特和PASR启用比特。PAAR启用比特在被置位或取消置位时指示PAAR被启用或被禁用。类似地，PASR启用比特在被置位或取消置位时指示PASR被启用或被禁用。由PAR启用寄存器的比特OP[1:0]表示的值可被称为刷新启用值。
不同的一个或多个模式寄存器230可被用于实现PAR掩蔽寄存器。PAR掩蔽寄存器可包括多个区段掩蔽比特、多个组掩蔽比特、或两者。对于用于实现PAR掩蔽寄存器的每个模式寄存器230，存储器控制器115可发出MRW命令以及对应的模式值。进而，I/O电路210可将对应的模式值写入该模式寄存器230。以此方式，掩蔽值可被写入PAR掩蔽寄存器。
图5A和5B解说了用于实现PAR掩蔽寄存器的模式寄存器230的示例。在该示例中，假定存储器单元被划分成如图3中所解说的八个组以及每组八个区段。因此，在该实例中，PAR掩蔽寄存器可包括区段掩蔽比特和组掩蔽比特两者。这八个区段掩蔽比特可使用如图5A中所解说的一个模式寄存器230来实现。图5A中的每个OP比特可对应于组的区段，并且可指示刷新针对对应的区段被启用还是被禁用。这八个组掩蔽比特可使用如图5B中所解说的另一个模式寄存器230来实现。图5B中的每个OP比特可对应于组，并且可指示刷新针对对应的组被启用还是被禁用。
当然，这仅是示例并且不应当被视为是限制性的。如果存储器单元仅被划分成区段或仅被划分成组，则单个模式寄存器230可以足以实现PAR掩蔽寄存器。如果存储器单元以进一步的方式来划分，则对于PAR掩蔽寄存器实现可能需要更多的模式寄存器230。
返回参照图5A和5B，当存储器设备120处于AP模式并且PAAR被启用时(即，PAR启用寄存器的PAAR启用比特被置位)，存储器设备120可以在从存储器控制器115接收到REF命令之际刷新根据PAR掩蔽寄存器来选择的存储器单元子集。REF命令可以是全组刷新(REFab)命令或每组刷新(REFpb)命令。取决于REF命令的类型(REFab或REFpb)并取决于PAR掩蔽是否包括区段和/或组掩蔽比特，可以执行不同的刷新操作。
在图6A–6D中所解说的第一至第四场景中，可假定存储器设备120处于AR模式，PAAR被启用，并且REF命令是全组刷新REFab命令。此外，如果应用区段掩蔽，则假定区段掩蔽比特指示刷新针对区段4和6被禁用。此外，如果应用组掩蔽，则假定组掩蔽比特指示刷新针对组3、5和6被禁用。
在第一场景中，可假定仅应用区段掩蔽。这可以是因为PAAR掩蔽寄存器仅包括区段掩蔽比特或者组掩蔽被关闭。在该第一场景中，对于每个组，存储器设备120可跳过对存在以下情形的每个区段的刷新，该区段的对应区段掩蔽比特指示刷新针对该区段被禁用。图6A中解说了一示例，其中阴影区段表示刷新已被跳过的区段。可以看到，所有八个组的区段4和6都加了阴影。
在第二场景中，可假定仅应用组掩蔽。这可以是因为PAAR掩蔽寄存器仅包括组掩蔽比特或者区段掩蔽被关闭。在第二场景中，对于每个组，当对应的组掩蔽比特指示刷新针对该组被禁用时，存储器设备120可跳过对该组进行刷新。图6B中解说了一示例，其中组3、5和6的全部区段加了阴影。
在第三场景中，可假定应用组和区段掩蔽两者。在第三场景中，当组的区段的对应组和区段掩蔽比特两者都指示刷新被禁用时，针对该区段可跳过刷新操作。图6C中解说了一示例。注意，如果仅当区段的组和区段掩蔽比特两者都指示刷新被禁用时才针对该区段跳过刷新，则图6A的第一场景可通过启用全部组掩蔽比特同时禁用区段4和6的区段掩蔽比特来重建，并且图6B的第二场景可通过启用全部区段掩蔽比特同时禁用组3、5和6的组掩蔽比特来重建。
在第四场景中，也可假定应用组和区段掩蔽两者。但在第四场景中，当组的区段的对应组掩蔽比特或其对应区段掩蔽比特中的任一者指示刷新被禁用时，针对该区段可跳过刷新操作。图6D中解说了一示例。注意，如果当组的区段的组或区段掩蔽比特中的任一者指示刷新被禁用时针对该区段跳过刷新，则图6A的第一场景可通过禁用全部组掩蔽比特同时禁用区段4和6的区段掩蔽比特来重建，并且图6B的第二场景可通过禁用全部区段掩蔽比特同时禁用组3、5和6的组掩蔽比特来重建。
在图7A–7B中所解说的第五和第六场景中，可假定存储器设备120处于AR模式，PAAR被启用，并且REF命令是每组刷新REFpb命令(与图6A–6D的场景中的REFab命令相对)。如果应用区段掩蔽，则假定区段掩蔽比特指示刷新针对区段4和6被禁用。如果应用组掩蔽，则假定组掩蔽比特指示刷新针对组3、5和6被禁用。另外，假定组3是应用REFpb命令的当前组。
在第五场景中，类似于第一场景，可假定仅应用区段掩蔽。在该第五场景中，存储器设备120可跳过对当前组(组3)的存在以下情形的每个区段的刷新，该区段的对应区段掩蔽比特指示刷新被禁用。图7A中解说了一示例。如所见，针对组3的区段4和6的刷新操作被跳过。当仅应用区段掩蔽时，则通过步进通过八个REFpb命令，可达成与图6A类似的结果。
在第六场景中，类似于第二场景，可假定仅应用组掩蔽。在第六场景中，如果对应组掩蔽比特指示刷新被禁用，则存储器设备120可完全跳过对当前组的刷新。图7B中解说了一示例。如所见，针对组3的全部区段跳过刷新操作。当仅应用组掩蔽时，则通过步进通过八个REFpb命令，可达成与图6B类似的结果。
虽然未特别解说，但针对REFpb命令可应用组和区段掩蔽比特两者。在一个场景中，假定仅当组的区段的组和区段掩蔽比特两者都指示刷新被禁用时才针对该区段跳过刷新。在该场景中，如果针对当前组(例如，组3)刷新被禁用，则可应用区段掩蔽以跳过对所选择的区段(例如，区段4和6)的刷新。另一方面，如果刷新针对当前组被启用，则整个当前组可被刷新而不管区段掩蔽如何，即，针对当前组的任何区段不跳过刷新(未示出)。在该实例中，通过步进通过八个REFpb命令，可达成与图6C类似的结果。
在另一场景中，假定当组的区段的组或区段掩蔽比特中的任一者指示刷新被禁用时跳过针对该区段的刷新。在该场景中，可应用区段掩蔽以跳过对所选择的区段(例如，区段4和6)的刷新，而不管刷新针对当前组(例如，组3)被启用还是被禁用。在该实例中，通过步进通过八个REFpb命令，可达成与图6D类似的结果。
在一方面，当存储器设备120处于SR模式时，可使用相同的PAR掩蔽寄存器(即，相同的一个或多个模式寄存器230)。当处于SR模式时，存储器设备120可内部地刷新存储器单元而无需从存储器控制器115接收显式REF命令。如果在处于SR模式时PASR被启用(例如，PAR启用寄存器的PASR启用比特被置位)，则存储器设备120可根据PAR掩蔽寄存器来刷新存储器单元的子集(例如，所选择的组和/或区段)。
存储器控制器115可发出用于PAR启用寄存器的MRW命令，并且I/O电路210可在PAR启用寄存器中写入刷新启用值以使PASR启用比特置位。存储器控制器115还可发出用于PAR掩蔽寄存器的MRW命令，并且I/O电路210可在PAR掩蔽寄存器中写入掩蔽值。存储器控制器115可在命令移动设备120进入SR模式之前发出(诸)MRW命令。
当处于SR模式时，如果PAR掩蔽寄存器仅包括区段掩蔽比特或者组掩蔽被关闭，则对于每个组，存储器设备120可跳过对存在以下情形的每个区段的刷新，该区段的对应区段掩蔽比特指示刷新针对该区段被禁用。这类似于图6A中所解说的第一场景。如果PAR掩蔽寄存器仅包括组掩蔽比特或者区段掩蔽被关闭，则对于每个组，当对应组掩蔽比特指示刷新针对该组被禁用时，存储器设备120可跳过对该组的刷新。这类似于图6B中所解说的第二场景。
如果PAR掩蔽寄存器包括组和掩蔽比特两者，则当组的区段的对应组和区段掩蔽比特两者都指示刷新被禁用时，存储器设备120可跳过针对该区段的刷新操作。这类似于图6C中所解说的第三场景。替换地，当组的区段的对应组掩蔽比特或其对应区段掩蔽比特中的任一者指示刷新被禁用时，可跳过针对该区段的刷新操作。这类似于图6D中所解说的第三场景。
图8A解说了可包括处理器810和存储器子***100的计算***800的示例框图。为简单起见，图8A中未示出其他组件，诸如输入设备(例如，键盘、触摸板)、输出设备(例如，显示器)、和非易失性存储(例如，闪存、盘)。此外，计算***800可包括一个或多个处理单元(例如，CPU)，这些处理单元由处理器810共同表示。存储器子***100已在上面详细描述。如所见，处理器810和存储器子***100可彼此通信。
图8A解说了计算***800的硬件构成的示例。图8B解说了相同计算***800的阶层式布置的示例。计算***800可包括应用815、高级操作***(HLOS)内核825、存储器驱动器835、存储器控制器115、以及存储器设备120，它们可以阶层式地布置，其中应用815在阶层的顶部并且存储器设备120在阶层的底部。回忆起可以存在由存储器控制器115控制的多个存储器设备120。但是为了描述简单起见，示出了一个存储器设备120。
存储器控制器115和存储器设备120可以很大程度上甚至排他地是硬件。应用815、HLOS内核825和存储器驱动器835可以是硬件和软件的组合。例如，处理器810可以执行应用815、HLOS内核825和存储器驱动器835的指令。如图8中所见，存储器控制器115可与存储器驱动器835处于通信。
在一方面，提议较高级组件(应用815、HLOS内核和存储器驱动器835)利用存储器设备120的PAAR特征来节省功耗。在启动时，存储器驱动器835可将存储器设备120的属性保存到RAM划分表中，在该表中存储器设备120的全部存储器单元被划分成区域。RAM划分可以是可读取的。HLOS内核可基于RAM划分来生成包括功率属性、性能属性和群物理地址的存储器拓扑。
可提供用户接口以允许计算***800的用户来配置触发功率节省模式的条件。例如，可基于阈值电池电平来触发功率节省模式。替换地或附加地，可在计算***已处于低活跃性达阈值时间量时触发功率节省模式。针对不同级别的活跃功率节省可以定义多个阈值。
图9解说了计算***800的各组件之间的示例运行时交互。在框910中，应用815(诸如***事件处置器)可检测事件并调用对HLOS内核825的回调。例如，用户可能已经退出在计算***800上运行的用户应用，并且用户应用数据可能已被保存到非易失性存储。在该实例中，在存储器设备120中不需要维持用户应用数据。在框920中，HLOS内核825可释放用户应用数据的存储器区域并向存储器驱动器835通知所释放的存储器区域。
在框930中，存储器驱动器835可将所释放的存储器区域转换成刷新跳过区域，其中该刷新跳过区域包括存储器设备120的存储器单元中不需要刷新的一个或多个部分。在框940中，存储器驱动器835可向存储器控制器115提供关于刷新跳过区域的信息。在框945中，存储器控制器115可通过向存储器设备120发出MRW命令以使PAR启用寄存器的PAAR启用比特置位、并向PAR掩蔽寄存器写入与刷新跳过区域相对应的掩蔽值来进行响应。
在框950中，存储器驱动器835可指令存储器控制器115基于所释放的存储器区域来调节刷新间隔(例如，tREFI)。例如，当针对存储器单元的非零部分跳过刷新时，消耗更少的功率，并且存储器设备120可以更冷却地运行。因此，减慢刷新率可能是安全的。在框955中，存储器控制器115可以通过在向存储器设备120发出一个REF命令之后并在发出另一REF命令之前等待至少经调节的刷新间隔来进行响应。
图10解说了可集成有任何前述存储器子***100的各种电子设备。例如，需要小的形状因子、非常低剖面的移动电话设备1002、膝上型计算机设备1004、终端设备1006、以及可穿戴设备、便携式***可包括纳入如本文所描述的存储器子***100的器件/封装1000。器件/封装1000可以是例如本文所描述的集成电路、管芯、集成器件、集成器件封装、集成电路器件、器件封装、集成电路(IC)封装、层叠封装器件、***级封装器件中的任何一者。图10中所解说的设备1002、1004、1006仅是示例性的。其它电子设备也能以器件/封装1000为其特征，此类电子设备包括但不限于包括以下各项的一组设备(例如，电子设备)：移动设备、手持式个人通信***(PCS)单元、便携式数据单元(诸如个人数字助理)、启用全球定位***(GPS)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单元(诸如仪表读数装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、服务器、路由器、实现在机动车辆(例如，自主车辆)中的电子设备、或者存储或检索数据或计算机指令的任何其它设备，或者其任何组合。
本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
此外，本领域技术人员将领会，结合本文所公开的各示例描述的各种解说性逻辑块、模块、电路和算法可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及方法在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体***的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本公开的范围。
结合本文公开的各示例描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质与处理器耦合以使得该处理器能从/向该存储介质读写信息。替换地，存储介质可以被整合到处理器。
相应地，一个方面可包括实施形成半导体器件的方法的计算机可读介质。因此，所公开的主题内容的范围不限于所解说的示例且任何用于执行本文中所描述的功能性的手段均被包括。
尽管上述公开示出了解说性示例，但是应当注意，在其中可作出各种变更和修改而不会脱离如所附权利要求定义的所公开的主题内容的范围。根据本文中所描述的示例的方法权利要求的功能、过程和/或动作不必按任何特定次序来执行。此外，尽管所公开的主题内容的要素可能是以单数来描述或主张权利的，但是复数也是已料想了的，除非显式地声明了限定于单数。

Claims (26)

1.一种装置，包括：
存储器设备，包括：
多个存储器单元；以及
部分阵列刷新(PAR)掩蔽寄存器，
其中，当所述存储器设备处于自动刷新模式时并且当部分阵列自动刷新(PAAR)被启用时，所述多个存储器单元的一部分基于所述PAR掩蔽寄存器被掩蔽而不进行刷新。
2.如权利要求1所述的装置，其特征在于，进一步包括片上***(SOC)，所述SOC被配置成在链路上向所述存储器设备提供命令。
3.如权利要求2所述的装置，其特征在于，所述装置被纳入到从包括以下各项的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车中的设备。
4.如权利要求2所述的装置，其特征在于，所述PAR掩蔽寄存器被配置成：在所述自动刷新模式和自刷新模式两者中都掩蔽所述多个存储器单元的所述部分。
5.如权利要求4所述的装置，其特征在于，
所述存储器设备进一步包括输入/输出(I/O)电路，所述I/O电路被配置成：在所述链路上与所述SOC对接，以及向所述多个存储器单元写入数据并从所述多个存储器单元读取数据；以及
其中，存储器设备被配置成：当所述存储器设备处于所述自刷新模式并且部分阵列自刷新(PASR)被启用时，刷新根据所述PAR掩蔽寄存器来选择的所述存储器单元的子集而无需所述I/O电路从所述SOC接收刷新(REF)命令，以及
其中，所述存储器设备被配置成：当所述存储器设备处于所述自动刷新模式并且所述PAAR被启用时，在所述I/O电路从所述SOC接收到所述REF命令之际刷新根据所述PAR掩蔽寄存器来选择的所述存储器单元的所述子集。
6.如权利要求5所述的装置，其特征在于，
所述多个存储器单元被划分成多个组，每个组包括多个区段，
其中，所述PAR掩蔽寄存器包括多个区段掩蔽比特，每个区段掩蔽比特对应于组的区段并指示刷新针对对应的区段被启用还是被禁用，以及
其中，当所述存储器设备处于所述自动刷新模式、所述PAAR被启用、并且所述REF命令是每组刷新命令时，所述存储器设备被配置成：跳过对当前组的存在以下情形的每个区段的刷新，该区段的对应区段掩蔽比特指示刷新被禁用。
7.如权利要求5所述的装置，其特征在于，
所述多个存储器单元被划分成多个组，
其中，所述PAR掩蔽寄存器包括多个组掩蔽比特，每个组掩蔽比特对应于组并指示刷新针对对应的组被启用还是被禁用，以及
其中，当所述存储器设备处于所述自动刷新模式、所述PAAR被启用、并且所述REF命令是每组刷新命令时，所述存储器设备被配置成：在对应组掩蔽比特指示刷新被禁用时，跳过对当前组的刷新。
8.如权利要求5所述的装置，其特征在于，
所述多个存储器单元被划分成多个组，每个组包括多个区段，
其中，所述PAR掩蔽寄存器包括多个区段掩蔽比特，每个区段掩蔽比特对应于组的区段并指示刷新针对对应的区段被启用还是被禁用，以及
其中，当所述存储器设备处于所述自动刷新模式、所述PAAR被启用、并且所述REF命令是全组刷新命令时，所述存储器设备被配置成：对于每个组，跳过对该组的存在以下情形的每个区段的刷新，该区段的对应区段掩蔽比特指示刷新被禁用。
9.如权利要求5所述的装置，其特征在于，
所述多个存储器单元被划分成多个组，
其中，所述PAR掩蔽寄存器包括多个组掩蔽比特，每个组掩蔽比特对应于组并指示刷新针对对应的组被启用还是被禁用，以及
其中，当所述存储器设备处于所述自动刷新模式、所述PAAR被启用、并且所述REF命令是全组刷新命令时，所述存储器设备被配置成：跳过对存在以下情形的每个组的刷新，该组的对应组掩蔽比特指示刷新被禁用。
10.如权利要求5所述的装置，其特征在于，
所述多个存储器单元被划分成多个组，每个组包括多个区段，
其中，所述PAR掩蔽寄存器包括多个组掩蔽比特和多个区段掩蔽比特，每个组掩蔽比特对应于组并指示刷新针对对应的组被启用还是被禁用，并且每个区段掩蔽比特对应于区段并指示刷新针对对应的区段被启用还是被禁用，以及
其中，当所述存储器设备处于所述自刷新模式并且所述PASR被启用时，所述存储器设备被配置成
跳过对存在以下情形的每个组的刷新，该组的对应组掩蔽比特指示刷新针对该组被禁用，以及
对于存在以下情形的每个组，其中该组的对应组掩蔽比特指示刷新针对该组被启用，跳过对该组的存在以下情形的每个区段进行刷新，该区段的对应区段掩蔽比特指示刷新被禁用。
11.一种装置，包括：
被配置成在链路上彼此通信的片上***(SOC)和存储器设备，
其中，所述SOC被配置成：在所述链路上向所述存储器设备提供命令，
其中，所述存储器设备包括：
多个存储器单元；以及
部分阵列刷新(PAR)掩蔽寄存器，
其中，所述存储器设备被配置成处于自刷新模式或处于自动刷新模式，
其中，所述存储器设备被配置成：当所述存储器设备处于所述自刷新模式并且部分阵列自刷新(PASR)被启用时，刷新根据所述PAR掩蔽寄存器来选择的所述存储器单元的子集而无需从所述SOC接收刷新(REF)命令，以及
其中，所述存储器设备被配置成：当所述存储器设备处于所述自动刷新模式并且部分阵列自动刷新(PAAR)被启用时，在从所述SOC接收到所述REF命令之际刷新根据所述PAR掩蔽寄存器来选择的所述存储器单元的所述子集。
12.如权利要求11所述的装置，其特征在于，所述存储器设备包括被配置成实现PAR启用寄存器和所述PAR掩蔽寄存器的多个寄存器(MR)，所述PAR启用寄存器包括包括多个启用比特，所述多个启用比特包括PASR启用比特和PAAR启用比特，所述PASR启用比特在被置位时指示所述PASR被启用，并且所述PAAR启用比特在被置位时指示所述PAAR被启用。
13.如权利要求12所述的装置，其特征在于，所述SOC被配置成
对于用于实现所述PAR启用寄存器的每个模式寄存器，向所述存储器设备发出模式寄存器写(MRW)命令以及对应的模式值，以使所述PAR启用寄存器的所述PAAR启用比特置位，以及
对于用于实现所述PAR掩蔽寄存器的每个模式寄存器，向所述存储器设备发出所述MRW命令以及对应的模式值，以使掩蔽值被写入所述PAR掩蔽寄存器，所述掩蔽值指示包括所述多个存储器单元中不需要刷新的一个或多个部分的刷新跳过区域。
14.如权利要求13所述的装置，其特征在于，所述SOC被配置成
从计算***的存储器驱动器接收所述刷新跳过区域，以及
在从所述存储器驱动器接收所述刷新跳过区域之后发出所述MRW命令以使所述PAR启用寄存器的所述PAAR启用比特置位并设置指示所述刷新跳过区域的所述掩蔽值。
15.如权利要求13所述的装置，其特征在于，所述SOC被配置成：基于所述刷新跳过区域来调节在向所述存储器设备发出REF命令之间的历时。
16.如权利要求11所述的装置，其特征在于，
所述多个存储器单元被划分成多个组，每个组包括多个区段，
其中，所述PAR掩蔽寄存器包括多个区段掩蔽比特，每个区段掩蔽比特对应于组的区段并指示刷新针对对应的区段被启用还是被禁用，以及
其中，当所述存储器设备处于所述自动刷新模式、所述部分阵列自动刷新被启用、并且所述REF命令是每组刷新命令时，所述存储器设备被配置成：跳过对当前组的存在以下情形的每个区段的刷新，该区段的对应区段掩蔽比特指示刷新被禁用。
17.如权利要求11所述的装置，其特征在于，
所述多个存储器单元被划分成多个组，
其中，所述PAR掩蔽寄存器包括多个组掩蔽比特，每个组掩蔽比特对应于组并指示刷新针对对应的组被启用还是被禁用，以及
其中，当所述存储器设备处于所述自动刷新模式、所述部分阵列自动刷新被启用、并且所述REF命令是每组刷新命令时，所述存储器设备被配置成：在对应组掩蔽比特指示刷新被禁用时，跳过对当前组的刷新。
18.如权利要求11所述的装置，其特征在于，
所述多个存储器单元被划分成多个组，每个组包括多个区段，
其中，所述PAR掩蔽寄存器包括多个区段掩蔽比特，每个区段掩蔽比特对应于组的区段并指示刷新针对对应的区段被启用还是被禁用，以及
其中，当所述存储器设备处于所述自动刷新模式、所述PAAR被启用、并且所述REF命令是全组刷新命令时，所述存储器设备被配置成：对于每个组，跳过对该组的存在以下情形的每个区段的刷新，该区段的对应区段掩蔽比特指示刷新被禁用。
19.如权利要求11所述的装置，其特征在于，
所述多个存储器单元被划分成多个组，
其中，所述PAR掩蔽寄存器包括多个组掩蔽比特，每个组掩蔽比特对应于组并指示刷新针对对应的组被启用还是被禁用，以及
其中，当所述存储器设备处于所述自动刷新模式、所述PAAR被启用、并且所述REF命令是全组刷新命令时，所述存储器设备被配置成：跳过对存在以下情形的每个组的刷新，该组的对应组掩蔽比特指示刷新被禁用。
20.如权利要求11所述的装置，其特征在于，所述装置被纳入到从包括以下各项的组中选择的设备中：音乐播放器、视频播放器、娱乐单元、导航设备、通信设备、移动设备、移动电话、智能电话、个人数字助理、固定位置终端、平板计算机、计算机、可穿戴设备、膝上型计算机、服务器、以及机动车中的设备。
21.一种用于降低计算***的装置中的存储器功耗的方法，
其中，所述装置包括被配置成在链路上彼此通信的片上***(SOC)和存储器设备，
其中，所述SOC被配置成：在所述链路上向所述存储器设备提供命令，
其中，所述存储器设备包括：
多个存储器单元；以及
被配置成实现部分阵列刷新(PAR)启用寄存器和PAR掩蔽寄存器的多个模式寄存器(MR)，所述PAR启用寄存器包括多个启用比特，所述多个启用比特包括部分阵列自刷新(PASR)启用比特和部分阵列自动刷新(PAAR)启用比特，所述PASR启用比特在被置位时指示PASR被启用，并且所述PAAR启用比特在被置位时指示PAAR被启用，以及其中，所述方法包括：
对于用于实现所述PAR启用寄存器的每个模式寄存器，由所述SOC向所述存储器设备发出模式寄存器写(MRW)命令以及对应的模式值，以使所述PAR启用寄存器的所述PAAR启用比特置位；
对于用于实现所述PAR掩蔽寄存器的每个模式寄存器，由所述SOC向所述存储器设备发出模式寄存器写(MRW)命令以及对应的模式值，以使掩蔽值被写入所述PAR掩蔽寄存器，所述掩蔽值对应于刷新跳过区域；
由所述SOC向所述存储器设备发出REF命令；以及
当所述REF命令由所述SOC发出并且所述PAAR启用比特被置位时，由所述存储器设备基于所述PAR掩蔽寄存器来跳过对所述刷新跳过区域的刷新。
22.如权利要求21所述的方法，其特征在于，
所述多个存储器单元被划分成多个组，每个组包括多个区段，
其中，所述PAR掩蔽寄存器包括多个区段掩蔽比特，每个区段掩蔽比特对应于组的区段并指示刷新针对对应的区段被启用还是被禁用，以及
其中，跳过所述刷新包括：当所述REF命令是每组刷新命令并且所述PAAR启用比特被置位时，跳过对当前组的存在以下情形的每个区段的刷新，该区段的对应区段掩蔽比特指示刷新被禁用。
23.如权利要求21所述的方法，其特征在于，
所述多个存储器单元被划分成多个组，每个组包括多个区段，
其中，所述PAR掩蔽寄存器包括多个区段掩蔽比特，每个区段掩蔽比特对应于组的区段并指示刷新针对对应的区段被启用还是被禁用，以及
其中，跳过所述刷新包括：当所述REF命令是全组刷新命令并且所述PAAR启用比特被置位时，对于每个组，跳过对该组的存在以下情形的每个区段的刷新，该区段的对应区段掩蔽比特指示刷新被禁用。
24.一种装备，包括：
被配置成在链路上彼此通信的片上***(SOC)和存储器设备，
其中，所述SOC被配置成：在所述链路上向所述存储器设备提供命令，
其中，所述存储器设备包括：
多个存储器单元；
部分阵列刷新(PAR)掩蔽寄存器；以及
用于刷新的装置，
其中，所述存储器设备被配置成处于自刷新模式或处于自动刷新模式，
其中，当所述存储器设备处于所述自刷新模式并且部分阵列自刷新(PASR)被启用时，所述用于刷新的装置刷新根据所述PAR掩蔽寄存器来选择的所述存储器单元的子集而无需从所述SOC接收刷新(REF)命令，以及
其中，当所述存储器设备处于所述自动刷新模式并且部分阵列自动刷新(PAAR)被启用时，所述用于刷新的装置在从所述SOC接收到所述REF命令之际刷新根据所述PAR掩蔽寄存器来选择的所述存储器单元的所述子集。
25.如权利要求24所述的装备，其特征在于，
所述多个存储器单元被划分成多个组，每个组包括多个区段，
其中，所述PAR掩蔽寄存器包括多个区段掩蔽比特，每个区段掩蔽比特对应于组的区段并指示刷新针对对应的区段是启用还是被禁用，以及
其中，当所述存储器设备处于所述自动刷新模式、所述PAAR启用比特被置位、并且所述REF命令是每组刷新命令时，所述用于刷新的装置跳过对当前组的存在以下情形的每个区段的刷新，该区段的对应区段掩蔽比特指示刷新被禁用。
26.如权利要求24所述的装备，其特征在于，
所述多个存储器单元被划分成多个组，每个组包括多个区段，
其中，所述PAR掩蔽寄存器包括多个区段掩蔽比特，每个区段掩蔽比特对应于组的区段并指示刷新针对对应的区段被启用还是被禁用，以及
其中，当所述存储器设备处于所述自动刷新模式、所述PAAR启用比特被置位、并且所述REF命令是全组刷新命令时，对于每个组，所述用于刷新的装置跳过对该组的存在以下情形的每个区段的刷新，该区段的对应区段掩蔽比特指示刷新被禁用。
CN201880048140.2A 2017-08-02 2018-05-25 用于节省存储器刷新功率的部分刷新技术 Pending CN110945589A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311584807.XA CN117524276A (zh) 2017-08-02 2018-05-25 用于节省存储器刷新功率的部分刷新技术

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/667,618 2017-08-02
US15/667,618 US10332582B2 (en) 2017-08-02 2017-08-02 Partial refresh technique to save memory refresh power
PCT/US2018/034659 WO2019027544A1 (en) 2017-08-02 2018-05-25 PARTIAL REFRESH TECHNOLOGY TO SAVE THE MEMORY REFRESHMENT POWER

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311584807.XA Division CN117524276A (zh) 2017-08-02 2018-05-25 用于节省存储器刷新功率的部分刷新技术

Publications (1)

Publication Number Publication Date
CN110945589A true CN110945589A (zh) 2020-03-31

Family

ID=62631171

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880048140.2A Pending CN110945589A (zh) 2017-08-02 2018-05-25 用于节省存储器刷新功率的部分刷新技术
CN202311584807.XA Pending CN117524276A (zh) 2017-08-02 2018-05-25 用于节省存储器刷新功率的部分刷新技术

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311584807.XA Pending CN117524276A (zh) 2017-08-02 2018-05-25 用于节省存储器刷新功率的部分刷新技术

Country Status (7)

Country Link
US (4) US10332582B2 (zh)
EP (2) EP4220643A1 (zh)
CN (2) CN110945589A (zh)
BR (1) BR112020001854A2 (zh)
SG (1) SG11201912352RA (zh)
TW (1) TWI691958B (zh)
WO (1) WO2019027544A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022062477A1 (zh) * 2020-09-22 2022-03-31 长鑫存储技术有限公司 存储器数据刷新方法及其控制器、存储器
WO2022178772A1 (zh) * 2021-02-25 2022-09-01 华为技术有限公司 一种存储器的刷新方法、存储器、控制器及存储***
CN116543806A (zh) * 2023-06-13 2023-08-04 长鑫存储技术有限公司 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法
US11798612B2 (en) 2020-09-22 2023-10-24 Changxin Memory Technologies, Inc. Data refreshing method of memory, controller of memory, and memory
WO2023226112A1 (zh) * 2022-05-25 2023-11-30 长鑫存储技术有限公司 一种刷新控制电路、存储器和刷新控制方法

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
WO2019222960A1 (en) 2018-05-24 2019-11-28 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
US20190378564A1 (en) * 2018-06-11 2019-12-12 Nanya Technology Corporation Memory device and operating method thereof
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
CN113168861B (zh) 2018-12-03 2024-05-14 美光科技公司 执行行锤刷新操作的半导体装置
CN117198356A (zh) * 2018-12-21 2023-12-08 美光科技公司 用于目标刷新操作的时序交错的设备和方法
US10957377B2 (en) 2018-12-26 2021-03-23 Micron Technology, Inc. Apparatuses and methods for distributed targeted refresh operations
US10770127B2 (en) 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
GB2578932B (en) * 2019-02-14 2021-02-24 Imagination Tech Ltd Allocation of memory
US11615831B2 (en) * 2019-02-26 2023-03-28 Micron Technology, Inc. Apparatuses and methods for memory mat refresh sequencing
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11227649B2 (en) * 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11069393B2 (en) 2019-06-04 2021-07-20 Micron Technology, Inc. Apparatuses and methods for controlling steal rates
US10978132B2 (en) 2019-06-05 2021-04-13 Micron Technology, Inc. Apparatuses and methods for staggered timing of skipped refresh operations
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11302374B2 (en) 2019-08-23 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic refresh allocation
US12045113B2 (en) * 2019-08-26 2024-07-23 Micron Technology, Inc. Bank configurable power modes
US11302377B2 (en) 2019-10-16 2022-04-12 Micron Technology, Inc. Apparatuses and methods for dynamic targeted refresh steals
CN114902333A (zh) * 2019-12-20 2022-08-12 拉姆伯斯公司 部分阵列刷新定时
US11309010B2 (en) 2020-08-14 2022-04-19 Micron Technology, Inc. Apparatuses, systems, and methods for memory directed access pause
US11348631B2 (en) 2020-08-19 2022-05-31 Micron Technology, Inc. Apparatuses, systems, and methods for identifying victim rows in a memory device which cannot be simultaneously refreshed
US11380382B2 (en) 2020-08-19 2022-07-05 Micron Technology, Inc. Refresh logic circuit layout having aggressor detector circuit sampling circuit and row hammer refresh control circuit
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11557331B2 (en) 2020-09-23 2023-01-17 Micron Technology, Inc. Apparatuses and methods for controlling refresh operations
US11222686B1 (en) 2020-11-12 2022-01-11 Micron Technology, Inc. Apparatuses and methods for controlling refresh timing
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11264079B1 (en) 2020-12-18 2022-03-01 Micron Technology, Inc. Apparatuses and methods for row hammer based cache lockdown
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
KR20230025554A (ko) 2021-08-12 2023-02-22 삼성전자주식회사 호스트 장치 및 스토리지 장치의 구동 방법 및 스토리지 장치
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking
CN114384996B (zh) * 2022-01-14 2023-10-24 长鑫存储技术有限公司 电源控制电路及控制方法
KR102668495B1 (ko) * 2022-02-15 2024-05-23 주식회사 피델릭스 반도체 메모리 장치의 오토 리프레쉬 제한 회로
US20230359373A1 (en) * 2022-05-03 2023-11-09 Qualcomm Incorporated Selective refresh for memory devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856837A (zh) * 2003-09-30 2006-11-01 因芬尼昂技术股份公司 有选择的存储体刷新
US20100182864A1 (en) * 2009-01-22 2010-07-22 Elpida Memory, Inc. Semiconductor memory device requiring refresh operation
US20120026813A1 (en) * 2010-07-30 2012-02-02 Elpida Memory, Inc. Semiconductor device changing an active time-out time interval
CN103065674A (zh) * 2011-10-21 2013-04-24 三星电子株式会社 实现综合局部阵列自刷新方案的半导体存储器件

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3400824B2 (ja) 1992-11-06 2003-04-28 三菱電機株式会社 半導体記憶装置
JP2001338489A (ja) 2000-05-24 2001-12-07 Mitsubishi Electric Corp 半導体装置
JP2002064150A (ja) * 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
JP5034149B2 (ja) 2000-10-05 2012-09-26 富士通セミコンダクター株式会社 半導体メモリおよびその制御方法
US6590822B2 (en) 2001-05-07 2003-07-08 Samsung Electronics Co., Ltd. System and method for performing partial array self-refresh operation in a semiconductor memory device
JP2002373489A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体記憶装置
US6549479B2 (en) 2001-06-29 2003-04-15 Micron Technology, Inc. Memory device and method having reduced-power self-refresh mode
KR100437610B1 (ko) 2001-09-20 2004-06-30 주식회사 하이닉스반도체 정상 모드와 부분 어레이 셀프 리프레쉬 모드를 갖는저전력 반도체 메모리 장치
US6738861B2 (en) 2001-09-20 2004-05-18 Intel Corporation System and method for managing data in memory for reducing power consumption
DE10154770B4 (de) 2001-11-08 2004-11-18 Infineon Technologies Ag Dynamische Speichervorrichtung mit einer Auswahleinrichtung für das selektive Ausblenden von nicht belegten Speicherzellen beim Refresh
US6650587B2 (en) 2001-11-19 2003-11-18 Micron Technology, Inc. Partial array self-refresh
US6618314B1 (en) * 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US7043599B1 (en) 2002-06-20 2006-05-09 Rambus Inc. Dynamic memory supporting simultaneous refresh and data-access transactions
US6920523B2 (en) 2002-10-07 2005-07-19 Infineon Technologies Ag Bank address mapping according to bank retention time in dynamic random access memories
JP4205396B2 (ja) 2002-10-30 2009-01-07 エルピーダメモリ株式会社 半導体集積回路装置
JP2004273029A (ja) 2003-03-10 2004-09-30 Sony Corp 記憶装置およびそれに用いられるリフレッシュ制御回路ならびにリフレッシュ方法
US6912168B2 (en) 2003-03-18 2005-06-28 United Memories, Inc. Non-contiguous masked refresh for an integrated circuit memory
US6853591B2 (en) 2003-03-31 2005-02-08 Micron Technology, Inc. Circuit and method for decreasing the required refresh rate of DRAM devices
KR100605606B1 (ko) 2003-05-29 2006-07-28 주식회사 하이닉스반도체 반도체 메모리 장치의 동기식 셀프 리프레쉬 제어 방법 및제어 회로
KR100621619B1 (ko) 2003-11-14 2006-09-13 삼성전자주식회사 리플레쉬 동작을 수행하는 반도체 메모리 장치
US7345940B2 (en) * 2003-11-18 2008-03-18 Infineon Technologies Ag Method and circuit configuration for refreshing data in a semiconductor memory
KR100653688B1 (ko) 2004-04-29 2006-12-04 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 리프레쉬 방법, 및 이장치를 위한 메모리 시스템
KR100611774B1 (ko) 2004-06-03 2006-08-10 주식회사 하이닉스반도체 반도체 기억 소자의 뱅크 베이스드 부분 어레이 셀프 리프레쉬 장치 및 방법
KR20060084071A (ko) 2005-01-17 2006-07-24 삼성전자주식회사 반도체 메모리에서의 리프레쉬 제어회로 및 그에 따른제어방법
US7702839B2 (en) * 2005-04-12 2010-04-20 Nokia Corporation Memory interface for volatile and non-volatile memory devices
US7492656B2 (en) * 2006-04-28 2009-02-17 Mosaid Technologies Incorporated Dynamic random access memory with fully independent partial array refresh function
JP2008065971A (ja) 2006-08-10 2008-03-21 Fujitsu Ltd 半導体メモリおよびメモリシステム
JP4299849B2 (ja) 2006-08-22 2009-07-22 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
JP2008084426A (ja) 2006-09-27 2008-04-10 Fujitsu Ltd 半導体メモリおよびシステム
JP4869011B2 (ja) 2006-09-29 2012-02-01 富士通セミコンダクター株式会社 メモリシステム
CA2729505C (en) 2006-12-22 2012-11-13 Sidense Corp. Dual function data register
JP5098391B2 (ja) 2007-03-28 2012-12-12 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
US9071246B2 (en) * 2007-09-14 2015-06-30 Agate Logic, Inc. Memory controller for heterogeneous configurable integrated circuits
KR100899394B1 (ko) * 2007-10-31 2009-05-27 주식회사 하이닉스반도체 리프래쉬 제어 회로
US8161356B2 (en) 2008-03-28 2012-04-17 Intel Corporation Systems, methods, and apparatuses to save memory self-refresh power
US7983108B2 (en) 2008-08-04 2011-07-19 Micron Technology, Inc. Row mask addressing
DE112008004246B4 (de) 2008-12-30 2018-11-15 Micron Technology, Inc. Temperaturalarm und Niedrig-Raten-Auffrischen für einen nichtflüchtigen Speicher
JP2011034632A (ja) 2009-07-31 2011-02-17 Elpida Memory Inc 半導体記憶装置及びそのテスト方法
US8307270B2 (en) 2009-09-03 2012-11-06 International Business Machines Corporation Advanced memory device having improved performance, reduced power and increased reliability
US20110296098A1 (en) 2010-06-01 2011-12-01 Dell Products L.P. System and Method for Reducing Power Consumption of Memory
US8705302B2 (en) 2010-09-24 2014-04-22 Samsung Electronics Co., Ltd. Semiconductor memory devices having self-refresh capability
US9292426B2 (en) 2010-09-24 2016-03-22 Intel Corporation Fast exit from DRAM self-refresh
EP2620838B1 (en) 2012-01-26 2015-04-22 ST-Ericsson SA Automatic partial array self-refresh
JP2013196740A (ja) 2012-03-22 2013-09-30 Toshiba Corp 半導体記憶装置およびその駆動方法
US9007862B2 (en) 2012-07-12 2015-04-14 Rambus Inc. Reducing memory refresh exit time
US10157657B2 (en) 2012-08-28 2018-12-18 Rambus Inc. Selective refresh with software components
TWI503662B (zh) 2012-12-27 2015-10-11 Ind Tech Res Inst 記憶體控制裝置及方法
US9383809B2 (en) 2013-11-13 2016-07-05 Qualcomm Incorporated System and method for reducing memory I/O power via data masking
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
WO2016126264A1 (en) * 2015-02-06 2016-08-11 Hewlett Packard Enterprise Development Lp Refreshing an identified partial array
US9607677B2 (en) 2015-03-31 2017-03-28 Micron Technology, Inc. Apparatuses for resetting an address counter during refresh operations
US10268405B2 (en) 2016-03-17 2019-04-23 Mediatek, Inc. Dynamic rank switching for low power volatile memory
US9824742B1 (en) 2016-04-28 2017-11-21 Qualcomm Incorporated DRAM access in self-refresh state
KR102443274B1 (ko) 2016-05-18 2022-09-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102650828B1 (ko) 2016-05-20 2024-03-26 삼성전자주식회사 둘 이상의 프로세서에 의해 공유되는 메모리 장치 및 상기 메모리 장치를 포함하는 시스템
US10198204B2 (en) 2016-06-01 2019-02-05 Advanced Micro Devices, Inc. Self refresh state machine MOP array
KR20180047778A (ko) 2016-11-01 2018-05-10 삼성전자주식회사 단계별 저전력 상태들을 갖는 메모리 장치
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1856837A (zh) * 2003-09-30 2006-11-01 因芬尼昂技术股份公司 有选择的存储体刷新
US20100182864A1 (en) * 2009-01-22 2010-07-22 Elpida Memory, Inc. Semiconductor memory device requiring refresh operation
US20120026813A1 (en) * 2010-07-30 2012-02-02 Elpida Memory, Inc. Semiconductor device changing an active time-out time interval
CN103065674A (zh) * 2011-10-21 2013-04-24 三星电子株式会社 实现综合局部阵列自刷新方案的半导体存储器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022062477A1 (zh) * 2020-09-22 2022-03-31 长鑫存储技术有限公司 存储器数据刷新方法及其控制器、存储器
US11798612B2 (en) 2020-09-22 2023-10-24 Changxin Memory Technologies, Inc. Data refreshing method of memory, controller of memory, and memory
WO2022178772A1 (zh) * 2021-02-25 2022-09-01 华为技术有限公司 一种存储器的刷新方法、存储器、控制器及存储***
WO2023226112A1 (zh) * 2022-05-25 2023-11-30 长鑫存储技术有限公司 一种刷新控制电路、存储器和刷新控制方法
CN116543806A (zh) * 2023-06-13 2023-08-04 长鑫存储技术有限公司 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法
CN116543806B (zh) * 2023-06-13 2023-11-21 长鑫存储技术有限公司 刷新掩蔽信号生成电路、半导体存储装置及其刷新方法

Also Published As

Publication number Publication date
US11164618B2 (en) 2021-11-02
CN117524276A (zh) 2024-02-06
EP4220643A1 (en) 2023-08-02
US10726904B2 (en) 2020-07-28
US10332582B2 (en) 2019-06-25
US20200321051A1 (en) 2020-10-08
SG11201912352RA (en) 2020-02-27
US20190221252A1 (en) 2019-07-18
US20210343331A1 (en) 2021-11-04
US11631450B2 (en) 2023-04-18
EP3662475A1 (en) 2020-06-10
WO2019027544A1 (en) 2019-02-07
BR112020001854A2 (pt) 2020-07-28
EP3662475B1 (en) 2023-06-07
US20190043558A1 (en) 2019-02-07
TW201923764A (zh) 2019-06-16
TWI691958B (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
US11631450B2 (en) Partial refresh technique to save memory refresh power
Bhati et al. DRAM refresh mechanisms, penalties, and trade-offs
US9761298B2 (en) Method, apparatus and system for responding to a row hammer event
US10242727B2 (en) Reduction of power consumption in memory devices during refresh modes
US6646942B2 (en) Method and circuit for adjusting a self-refresh rate to maintain dynamic data at low supply voltages
KR20170045795A (ko) 메모리 장치 및 이를 포함하는 메모리 시스템
US7757061B2 (en) System and method for decoding commands based on command signals and operating state
US10002657B2 (en) Enhanced memory device
CN114077384A (zh) 存储器装置和用于控制存储器装置的刷新操作的方法
WO2018038805A1 (en) Low power data transfer for memory subsystem
US7345940B2 (en) Method and circuit configuration for refreshing data in a semiconductor memory
US6931479B2 (en) Method and apparatus for multi-functional inputs of a memory device
KR20180060091A (ko) 메모리 장치의 구동 방법 및 메모리 시스템의 구동 방법
US11043256B2 (en) High bandwidth destructive read embedded memory
US20230037415A1 (en) Memory system testing, and related methods, devices, and systems
US7721041B2 (en) PSRAM and method for operating thereof
JP2012216248A (ja) コンピュータシステム及び揮発性メモリ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40022895

Country of ref document: HK

RJ01 Rejection of invention patent application after publication

Application publication date: 20200331

RJ01 Rejection of invention patent application after publication