CN110943110A - 一种显示装置 - Google Patents

一种显示装置 Download PDF

Info

Publication number
CN110943110A
CN110943110A CN201911167912.7A CN201911167912A CN110943110A CN 110943110 A CN110943110 A CN 110943110A CN 201911167912 A CN201911167912 A CN 201911167912A CN 110943110 A CN110943110 A CN 110943110A
Authority
CN
China
Prior art keywords
insulating layer
binding
terminals
display device
conductive particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911167912.7A
Other languages
English (en)
Inventor
丁才华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201911167912.7A priority Critical patent/CN110943110A/zh
Priority to PCT/CN2020/079571 priority patent/WO2021103352A1/zh
Priority to US16/965,611 priority patent/US11957006B2/en
Publication of CN110943110A publication Critical patent/CN110943110A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种显示装置，其包括显示面板和集成电路芯片，所述集成电路芯片上设置有多个间隔设置的第一绑定端子；其中，所述第一绑定端子与所述显示面板的第二绑定端子之间设置有第一绝缘层，所述第二绑定端子上设置穿透所述第一绝缘层与所述第一绑定端子触接的导电粒子。利用第一绝缘层的隔绝作用，***第一绝缘层中的导电粒子相互隔绝，不仅可以更好的实现集成电路芯片和显示面板在水平方向绝缘，同时利用第一绝缘层限制导电粒子的移动，可以防止导电粒子随导电胶流入到相邻第一绑定端子之间的空间中，从而防止导电粒子聚集使得相邻的第一绑定端子之间横向导通而发生短路。

Description

一种显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示装置。
背景技术
目前，COP(ChiponPI)绑定技术已经成为显示面板行业内普遍开发的高端绑定技术之一。COP绑定的优点在于可以更好的降低成本，另外，OLED技术的发展使得可弯折显示屏成为可能，具有超窄边框的显示屏对消费者更具有吸引力，COP绑定技术直接将IC(集成电路芯片)绑定在显示面板的端子区，可以进一步缩小边框的距离。
COP绑定技术是通过在IC上形成多个间隔设置的凸起端子后，将凸起端子通过异方性导电膜(AnisotropicConductiveFilm,ACF)绑定在显示面板上，从而实现电信号的导通。在温度、压力和时间的共同作用下，ACF导电胶中的导电粒子实现IC与显示面板在垂直方向导通，水平方向绝缘。
然而，在COP绑定过程中，ACF导电胶中的树脂胶材在高温下发生融化，变得具有流动性，ACF导电胶中的导电粒子受挤压会随着胶材流动进入到凸起端子之间的空间中，从而容易导致相邻凸起端子横向导通而发生短路。
发明内容
本发明提供一种显示装置，以解决在COP绑定过程中，ACF导电胶中的导电粒子受挤压会随着胶材流动进入到凸起端子之间的空间中，从而导致相邻凸起端子横向导通而发生短路的技术问题。
为解决上述问题，本发明提供的技术方案如下：
一种显示装置，所述显示装置包括显示面板和集成电路芯片，所述集成电路芯片上设置有多个间隔设置的第一绑定端子；
其中，所述第一绑定端子与所述显示面板的第二绑定端子之间设置有第一绝缘层，所述第二绑定端子上设置穿透所述第一绝缘层与所述第一绑定端子触接的导电粒子。
在一些实施例中，所述第一绝缘层的厚度小于或等于所述导电粒子的直径的十分之一。
在一些实施例中，所述第一绝缘层的厚度大于或等于所述导电粒子的直径的二十分之一。
在一些实施例中，相邻所述第一绑定端子之间设置有容液槽，所述第一绑定端子的侧部上设置有位于所述容液槽中的第二绝缘层。
在一些实施例中，相邻两个所述第一绑定端子上的两个第二绝缘层之间设有间隙。
在一些实施例中，所述第二绝缘层整面覆盖所述第一绑定端子的侧面。
在一些实施例中，所述第二绝缘层的厚度大于或等于相邻两个所述第一绑定端子之间的间距的二十分之一。
在一些实施例中，所述第二绝缘层的厚度小于或等于相邻两个所述第一绑定端子之间的间距的十分之一。
在一些实施例中，所述第一绝缘层的制备材料包括聚酰亚胺和亚克力中的至少一种。
在一些实施例中，所述显示面板包括：衬底；设置于衬底上的阵列基板；层叠设置于所述阵列基板上的发光层、触控层和封装层；其中，所述阵列基板具有显示区和绑定区，所述第二绑定端子位于所述绑定区。
本发明的有益效果为：利用第一绝缘层和第二绝缘层结合，设置两道绝缘防护线，防止导电粒子大量聚集使得相邻第一绑定端子之间横向导通而发生短路，同时可以在确保第一绑定端子和第二绑定端子的垂直压合面积不变的前提下，无需缩小导电粒子的直径，从而降低工艺难度，增加绑定制程中对导电粒子的直径的选择范围，节约购买成本。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明具体实施方式中显示装置的结构示意图；
图2至图3为本发明一实施方式中第一绝缘层和第二绝缘层的形成步骤示意图；
图4至图5为本发明另一实施方式中第一绝缘层和第二绝缘层的形成步骤示意图；
图6为本发明一实施方式中阵列基板的平面示意图；
图7为本发明一实施方式中显示面板的结构示意图。
附图标记：
10、集成电路芯片；11、第一绑定端子；12、第一绝缘层；13、第二绝缘层；14、容液槽；20、显示面板；21、第二绑定端子；22、衬底；23、阵列基板；231、显示区；232、绑定区；233、弯折区；24、发光层；25、光学胶层；26、触控层；27、封装层；30、导电胶层；31、导电粒子。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。
本发明针对现有的显示装置，在COP绑定过程中，ACF导电胶中的导电粒子受挤压会随着胶材流动进入到凸起端子之间的空间中，从而导致相邻凸起端子横向导通而发生短路的技术问题。本发明可以解决上述问题。
一种显示装置，如图1所示，所述显示装置包括显示面板20和集成电路芯片10，所述集成电路芯片10上设置有多个间隔设置的第一绑定端子11，所述显示面板20上设置有与所述第一绑定端子11一一对应的第二绑定端子21。
需要说明的是，所述显示面板20可以为柔性显示面板20，也可以为柔性有机致电发光显示面板20。
需要说明的是，所述第一绑定端子11可以沿集成电路芯片10的长度方向并排设置，第一绑定端子11也可以阵列排布。
具体的，所述第一绑定端子11与所述显示面板20的第二绑定端子21之间设置有第一绝缘层12，所述第二绑定端子21上设置有穿透所述第一绝缘层12与所述第一绑定端子11触接的导电粒子31。
将集成电路芯片10绑定在显示面板20上时，先在所述第一绑定端子11上形成第一绝缘层12，并在所述第二绑定端子21上形成带导电粒子31的导电胶层30后，将第一绑定端子11与第二绑定端子21对位，在高温下压合集成电路芯片10和显示面板20，在温度和压力的共同作用下，导电粒子31刺穿第一绝缘层12与第一绑定端子11触接，从而实现第一绑定端子11与第二绑定端子21的电性连接，从而实现集成电路芯片10和显示面板20在垂直方向导通，而利用第一绝缘层12的隔绝作用，***第一绝缘层12中的导电粒子31相互隔绝，不仅可以更好的实现集成电路芯片10和显示面板20在水平方向绝缘，同时利用第一绝缘层12限制导电粒子31的移动，可以防止导电粒子31随导电胶流入到相邻第一绑定端子11之间的空间中，从而防止导电粒子31聚集使得相邻的第一绑定端子11之间横向导通而发生短路。
需要说明的是，对于本领域技术人员可知，显示面板20的分辨率越高，对集成电路芯片10的运算和存储数据的能力的要求也越高，从而会导致显示面板20上绑定集成电路芯片10的第二绑定端子21的个数会越来越多，在集成电路芯片10的整体面积不变的情况下，会导致第一绑定端子11之间的间距越来越小，而利用第一绝缘层12可以在确保第一绑定端子11和第二绑定端子21的垂直压合面积不变的情况，即不影响垂直导通的情况下，无需通过缩小导电粒子31的直径来防止导电粒子31聚集使得相邻第一绑定端子11之间横向导通而发生短路，从而降低工艺难度，增加绑定制程中对导电粒子31的直径的选择范围，节约购买成本。
需要说明的是，导电粒子31一般是一个多层的圆球结构，导电粒子31的直径根据不同产品的需求可以选择为3～6微米。导电粒子31可以是在高分子聚合物外层镀上硬度较高的金属形成；其中，高分子聚合物可以为聚苯乙烯，硬度较高的金属可以为钴或镍等。
具体的，所述第一绝缘层12的厚度小于或等于所述导电粒子31的直径的十分之一，并且，所述第一绝缘层12的厚度大于或等于所述导电粒子31的直径的二十分之一。
其中，所述第一绝缘层12的材料可以为硬度较低的高分子材料，例如聚酰亚胺和亚克力中的至少一种，从而便于导电粒子31刺穿第一绝缘层12与第一绑定端子11触接，同时第一绝缘层12也具有良好的绝缘效果和粘性。
通过对第一绝缘层12的材料和厚度进行设计，从而使得第一绝缘层12起到良好绝缘作用的同时，又可以保证绑定集成电路芯片10时导电粒子31刺穿第一绝缘层12，从而通过导电粒子31电性连接第一绑定端子11和第二绑定端子21。
具体的，相邻所述第一绑定端子11之间设置有容液槽14，所述第一绑定端子11的侧部上设置有位于所述容液槽14中的第二绝缘层13。
压合集成电路芯片10和显示面板20时，即使部分导电粒子31随导电胶流入到第一绑定端子11之间的容液槽14中，也可以利用第二绝缘层13对第一绑定端子11的侧面进行防护，从而进一步加强绝缘作用，防止导电粒子31堆积在溶液槽中导致第一绑定端子11发生横向导通。
需要说明的是，图1中仅示意了所有第一绑定端子11的侧面设置有第二绝缘层13的情况，实际实施中，也可以仅在相邻的两个所述第一绑定端子11中的任一个第一绑定端子11的侧面设置第二绝缘层13。
进一步的，所述第二绝缘层13整面覆盖所述第一绑定端子11的侧面。
进一步的，相邻两个所述第一绑定端子11上的两个第二绝缘层13之间设有间隙。
在一实施方式中，所述第二绝缘层13的厚度大于或等于相邻两个所述第一绑定端子11之间的间距的二十分之一，并且，所述第二绝缘层13的厚度小于或等于相邻两个所述第一绑定端子11之间的间距的十分之一。
通过对第二绝缘层13的厚度进行设计，使得第二绝缘层13起到良好保护作用，同时确保容液槽14中预留有足够的空间，从而防止压合集成电路芯片10和显示面板20时导电粒子31流到其他区域引起显示不良。
需要说明的是，所述第二绝缘层13可以设置成围绕所述第一绑定端子11的周侧，也可以仅设置在相邻两个所述第一绑定端子11的相对侧面上。
需要说明的是，所述第二绝缘层13的制备材料包括但不限于氮化硅、氧化硅、聚酰亚胺或亚克力等。
如图2和图3所示，图2和图3为一实施方式中第一绝缘层12和第二绝缘层13的形成步骤示意图。
如图2所示，提供一带有第一绑定端子11的集成电路芯片10。
如图3所示，利用涂布或成膜等方式在所述第一绑定端子11的侧面上形成第二绝缘层13，利用涂布或成膜等方式在所述第一绑定端子11的底面上形成第一绝缘层12。
如图4和图5所示，图4和图5为另一实施方式中第一绝缘层12和第二绝缘层13的形成示意图。
如图4所示，利用涂布或成膜等方式在第一绑定端子11之间的容液槽14中填充第二绝缘层13，在第一绑定端子11的底面正面覆盖第一绝缘层12。
如图5所示，利用化学蚀刻或激光蚀刻等方式对第一绝缘层12和第二绝缘层13进行图案化处理。
在一实施方式中，如图6和图7所示，所述显示面板20包括衬底22、设置于衬底22上的阵列基板23、层叠设置于所述阵列基板23上的发光层24、触控层26和封装层27。
其中，所述阵列基板23具有显示区231和绑定区232，所述第二绑定端子21位于所述绑定区232。
其中，所述衬底22为柔性衬底22，所述阵列基板23为柔性阵列基板23；所述显示区231与所述绑定区232之间还设置有弯折区233，从而将集成电路芯片10绑定在绑定区232后，可以将集成电路芯片10弯折至所述衬底22的背侧，减小显示面板20的边框宽度。
其中，所述触控层26可以通过光学胶层25粘结于所述发光层24上，所述封装层27可以为封装盖板。
本发明的有益效果为：利用第一绝缘层12和第二绝缘层13结合，设置两道绝缘防护线，防止导电粒子31大量聚集使得相邻第一绑定端子11之间横向导通而发生短路，同时可以在确保第一绑定端子11和第二绑定端子21的垂直压合面积不变的前提下，无需缩小导电粒子31的直径，从而降低工艺难度，增加绑定制程中对导电粒子31的直径的选择范围，节约购买成本。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括显示面板和集成电路芯片，所述集成电路芯片上设置有多个间隔设置的第一绑定端子；
其中，所述第一绑定端子与所述显示面板的第二绑定端子之间设置有第一绝缘层，所述第二绑定端子上设置穿透所述第一绝缘层与所述第一绑定端子触接的导电粒子。
2.根据权利要求1所述的显示装置，其特征在于，所述第一绝缘层的厚度小于或等于所述导电粒子的直径的十分之一。
3.根据权利要求2所述的显示装置，其特征在于，所述第一绝缘层的厚度大于或等于所述导电粒子的直径的二十分之一。
4.根据权利要求1所述的显示装置，其特征在于，相邻所述第一绑定端子之间设置有容液槽，所述第一绑定端子的侧部上设置有位于所述容液槽中的第二绝缘层。
5.根据权利要求4所述的显示装置，其特征在于，相邻两个所述第一绑定端子上的两个第二绝缘层之间设有间隙。
6.根据权利要求4所述的显示装置，其特征在于，所述第二绝缘层整面覆盖所述第一绑定端子的侧面。
7.根据权利要求4所述的显示装置，其特征在于，所述第二绝缘层的厚度大于或等于相邻两个所述第一绑定端子之间的间距的二十分之一。
8.根据权利要求7所述的显示装置，其特征在于，所述第二绝缘层的厚度小于或等于相邻两个所述第一绑定端子之间的间距的十分之一。
9.根据权利要求1所述的显示装置，其特征在于，所述第一绝缘层的制备材料包括聚酰亚胺和亚克力中的至少一种。
10.根据权利要求1所述的显示装置，其特征在于，所述显示面板包括：
衬底；
设置于衬底上的阵列基板；
层叠设置于所述阵列基板上的发光层、触控层和封装层；
其中，所述阵列基板具有显示区和绑定区，所述第二绑定端子位于所述绑定区。
CN201911167912.7A 2019-11-25 2019-11-25 一种显示装置 Pending CN110943110A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911167912.7A CN110943110A (zh) 2019-11-25 2019-11-25 一种显示装置
PCT/CN2020/079571 WO2021103352A1 (zh) 2019-11-25 2020-03-17 一种显示装置
US16/965,611 US11957006B2 (en) 2019-11-25 2020-03-17 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911167912.7A CN110943110A (zh) 2019-11-25 2019-11-25 一种显示装置

Publications (1)

Publication Number Publication Date
CN110943110A true CN110943110A (zh) 2020-03-31

Family

ID=69908223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911167912.7A Pending CN110943110A (zh) 2019-11-25 2019-11-25 一种显示装置

Country Status (3)

Country Link
US (1) US11957006B2 (zh)
CN (1) CN110943110A (zh)
WO (1) WO2021103352A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111621243A (zh) * 2020-05-19 2020-09-04 武汉华星光电半导体显示技术有限公司 导电胶及显示面板、显示装置
CN113534511A (zh) * 2021-07-30 2021-10-22 Tcl华星光电技术有限公司 绑定结构及其制作方法、显示装置
CN114859608A (zh) * 2022-04-13 2022-08-05 惠科股份有限公司 阵列基板及其制备方法、显示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675754A (zh) * 2003-01-08 2005-09-28 Lg电线株式会社 微电极连接方法及基于其的连接结构
CN103247588A (zh) * 2012-02-08 2013-08-14 三星显示有限公司 包括各向异性导电层的微电子器件及其形成方法
CN106405892A (zh) * 2016-10-24 2017-02-15 昆山国显光电有限公司 平板显示装置的压接结构和压接方法
CN107784952A (zh) * 2017-11-17 2018-03-09 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN108882552A (zh) * 2018-08-10 2018-11-23 武汉华星光电半导体显示技术有限公司 导电胶及电路板的邦定方法
CN110444110A (zh) * 2019-08-14 2019-11-12 云谷（固安）科技有限公司 电子元件及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101620350B1 (ko) * 2010-03-29 2016-05-13 삼성전자주식회사 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드
JP6324746B2 (ja) * 2014-02-03 2018-05-16 デクセリアルズ株式会社 接続体、接続体の製造方法、電子機器
JP6430341B2 (ja) * 2015-08-06 2018-11-28 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20180005312A (ko) * 2016-07-05 2018-01-16 삼성디스플레이 주식회사 표시 장치
JP7381841B2 (ja) * 2018-08-08 2023-11-16 デクセリアルズ株式会社 異方性導電フィルム
DE112019007175B4 (de) * 2019-04-09 2024-06-13 Mitsubishi Electric Corporation Leistungshalbleitermodul und leistungswandlergerät

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1675754A (zh) * 2003-01-08 2005-09-28 Lg电线株式会社 微电极连接方法及基于其的连接结构
CN103247588A (zh) * 2012-02-08 2013-08-14 三星显示有限公司 包括各向异性导电层的微电子器件及其形成方法
CN106405892A (zh) * 2016-10-24 2017-02-15 昆山国显光电有限公司 平板显示装置的压接结构和压接方法
CN107784952A (zh) * 2017-11-17 2018-03-09 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN108882552A (zh) * 2018-08-10 2018-11-23 武汉华星光电半导体显示技术有限公司 导电胶及电路板的邦定方法
CN110444110A (zh) * 2019-08-14 2019-11-12 云谷（固安）科技有限公司 电子元件及显示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111621243A (zh) * 2020-05-19 2020-09-04 武汉华星光电半导体显示技术有限公司 导电胶及显示面板、显示装置
CN113534511A (zh) * 2021-07-30 2021-10-22 Tcl华星光电技术有限公司 绑定结构及其制作方法、显示装置
CN113534511B (zh) * 2021-07-30 2024-02-06 Tcl华星光电技术有限公司 绑定结构及其制作方法、显示装置
CN114859608A (zh) * 2022-04-13 2022-08-05 惠科股份有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
US11957006B2 (en) 2024-04-09
WO2021103352A1 (zh) 2021-06-03
US20230180546A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
CN108598142B (zh) 柔性显示基板、柔性显示面板和柔性显示装置
US20230180562A1 (en) Display device
CN110943110A (zh) 一种显示装置
CN106505089B (zh) 显示器件
CN108417605A (zh) 显示面板和显示装置
CN110349979B (zh) 柔性显示器
CN205900544U (zh) 柔性oled显示面板、柔性oled显示装置
CN109671865A (zh) 显示面板及显示装置
CN105390526A (zh) 集成了内嵌式触摸面板的柔性有机发光显示设备
CN111399290B (zh) 显示面板及显示装置
CN102543894B (zh) 电性连接垫结构及包含有多个电性连接垫结构的集成电路
CN110137222A (zh) 显示面板及显示装置
CN114156286B (zh) 显示面板
US9607960B1 (en) Bonding structure and flexible device
CN209182804U (zh) 焊盘连接结构和包括其的触摸传感器
CN201888026U (zh) 二组件基板的接合结构
CN111933666B (zh) 一种显示面板及显示装置
KR100557260B1 (ko) 액정표시장치
KR20180026613A (ko) 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
KR20210012087A (ko) 표시 장치 및 이의 제조 방법
CN110783489B (zh) 一种显示面板及其制备方法、显示装置
CN113826156B (zh) 显示面板和显示装置
CN219421141U (zh) 导电层叠结构、控制面板及显示装置
CN110047990A (zh) 导电薄膜、光电半导体装置及其制造方法
WO2023122962A1 (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200331