KR101620350B1 - 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드 - Google Patents

이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드 Download PDF

Info

Publication number
KR101620350B1
KR101620350B1 KR1020100028089A KR20100028089A KR101620350B1 KR 101620350 B1 KR101620350 B1 KR 101620350B1 KR 1020100028089 A KR1020100028089 A KR 1020100028089A KR 20100028089 A KR20100028089 A KR 20100028089A KR 101620350 B1 KR101620350 B1 KR 101620350B1
Authority
KR
South Korea
Prior art keywords
bump
semiconductor chip
pad
bumps
smart card
Prior art date
Application number
KR1020100028089A
Other languages
English (en)
Other versions
KR20110108729A (ko
Inventor
신승현
선동윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100028089A priority Critical patent/KR101620350B1/ko
Priority to US12/986,801 priority patent/US8421224B2/en
Publication of KR20110108729A publication Critical patent/KR20110108729A/ko
Application granted granted Critical
Publication of KR101620350B1 publication Critical patent/KR101620350B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0722—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips comprising an arrangement for testing the record carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/14179—Corner adaptations, i.e. disposition of the bump connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

이방성도전필름(ACF)을 사용하여 반도체 칩을 연결하는 반도체 소자에서 전기적 검사 안정적으로 수행하고, 조립을 효율적으로 진행할 수 있는 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드에 관해 개시한다. 이를 위해 본 발명에 의한 이중 범프 구조를 갖는 반도체 칩은, 반도체 칩의 패드와 연결되어 패시베이션층 외부로 노출된 제1 범프만을 갖는 검사용 범프와, 상기 제1 범프와, 상기 제1 범프 위에 부분적으로 형성되어 상기 제1 범프의 중앙에서 일 방향으로 치우친 구조로 형성된 제2 범프를 포함하고, 상기 제2 범프가 형성되지 않은 제1 범프에 프로브 팁이 접촉될 수 있는 공간이 마련된 조립용 범프를 구비한다. 따라서 반도체 칩에 조립용 범프를 별도로 만들어, 조립시 반도체 칩과 스마트카드용 기판의 연결 신뢰성을 개선할 수 있다.

Description

이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드{Semiconductor chip having double bump pad and smart card including the same}
본 발명은 반도체 칩 및 이를 포함하는 스마트 카드에 관한 것으로, 더욱 상세하게는 반도체 칩을 이방성 도전필름(ACF: Anisotropic Conductive Film)으로 전자장치용 기판에 전기적으로 연결하는데 적용되는 반도체 칩 및 이를 포함하는 스마트 카드에 관한 것이다.
통상적으로 반도체 칩을 전자장치용 기판, 예컨대 인쇄회로기판이나 스마트 카드 등에 전기적으로 연결하는 방법은 와이어가 사용된다. 그러나 반도체 칩에 형성된 범프가 직접 인쇄회로기판에 마련된 연결단자에 부착될 수도 있다. 예를 들어 스마트 카드 및 액정표시소자(LCD: liquid crystal display )에서는 와이어 대신에 이방성도전필름(ACF)을 사용하여 반도체 칩의 범프를 전자장치용 기판에 연결하고 있다.
하지만 이러한 반도체 칩들은 전자장치에 탑재되기 이전에 자동검사장치(ATE: Automatic Test Equipment)를 사용하여 반도체 칩의 전기적 기능이 적정하게 작동되는지 여부를 확인하여한다. 일반적으로 반도체 칩 상태로 존재하는 반도체 소자에 대한 전기적 기능 검사는, 이.디.에스 검사(EDS: Electronic Die Sorting test)에서 프로브 팁(probe tip) 혹은 탐침(needle)을 반도체 칩의 패드 혹은 패드 위에 만들어진 범프에 접속시켜 진행한다.
본 발명이 이루고자 하는 기술적 과제는 이방성도전필름(ACF)을 사용하여 반도체 칩을 전자장치용 기판에 연결하는 반도체 소자에서 전기적 검사 및 반도체 패키지의 조립을 효율적으로 진행할 수 있는 이중 범프 구조를 갖는 반도체 칩을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 이방성도전필름(ACF)을 사용하여 반도체 칩을 전자장치용 기판에 연결하는 반도체 소자에서 전기적 검사 및 반도체 패키지의 조립을 효율적으로 진행할 수 있는 이중 범프 구조를 갖는 반도체 칩을 포함하는 스마트 카드를 제공하는데 있다.
상기 기술적 과제를 달성하기 위해 본 발명에 의한 이중 범프 구조를 갖는 반도체 칩은, 반도체 기판과, 상기 반도체 기판의 표면에 형성된 회로영역과, 상기 반도체 기판의 표면에서 상기 회로영역과 연결된 패드와, 상기 패드와 연결되어 패시베이션층 외부로 노출된 제1 범프만을 갖는 검사용 범프와, 상기 제1 범프와, 상기 제1 범프 위에 부분적으로 형성되고 상기 제1 범프의 중앙에서 일 방향으로 치우친 구조로 형성된 제2 범프를 포함하고, 상기 제2 범프가 형성되지 않은 제1 범프에 프로브 팁이 접촉될 수 있는 공간이 마련된 조립용 범프를 구비하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 의하면, 상기 제1 범프 및 제2 범프는 재질이 금(Au)인 것이 적합하다.
또한 본 발명의 바람직한 실시예에 의하면, 상기 조립용 범프는, 내부에 송수신 기능을 수행하는 단자를 포함하는 것이 적합하고, 이방성 도전필름(ACF)을 통해 전자장치용 기판에 탑재되는 것이 적합하다.
바람직하게는, 전자장치용 기판은, 스마트 카드인 것이 바람직하나, 스마트 카드 대신에 액정표시소자(LCD)에 사용되는 글라스(Glass)일 수도 있다.
이때, 상기 패드의 조립용 범프는, 상기 반도체 칩에서 네 귀퉁이에 있는 패드에 형성된 것이 적합하다. 한편, 상기 제1 범프는, 상기 패드에 대하여 좌우 폭이 대칭되게 확장되거나 혹은 비대칭으로 확장될 수도 있다.
상기 제2 범프의 높이는, 3~20㎛ 범위인 것이 적합하고, 상기 제2 범프의 폭은, 이방성도전필름에 사용되는 도전성 볼의 구경보다 큰 것이 적합하고, 상기 검사용 범프에서 제1 범프에 프로브 팁이 접촉될 수 있는 공간은, 프로브 팁의 구경의 1.5~4배 범위인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 인쇄회로패턴을 포함하는 스마트 카드용 기판과, 상기 스마트 카드용 기판에 이방성도전필름으로 접속된 반도체 칩과, 상기 스마트 카드용 기판과 상기 반도체 칩을 밀봉하는 봉지부를 구비하는 스마트 카드에 있어서, 상기 반도체 칩의 패드는, 상기 패드와 연결되어 패시베이션층 외부로 노출된 제1 범프만을 갖는 검사용 범프와, 상기 제1 범프와, 상기 제1 범프 위에 부분적으로 형성되고 상기 제1 범프의 중앙에서 일 방향으로 치우친 구조로 형성된 제2 범프를 포함하고, 상기 제2 범프가 형성되지 않은 제1 범프에 프로브 팁이 접촉될 수 있는 공간이 마련된 조립용 범프를 구비하는 것을 특징으로 하는 이중 범프 구조를 갖는 반도체 칩을 포함하는 스마트 카드를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 반도체 칩은, 상기 조립용 범프만으로 상기 스마트 카드용 기판에 탑재된 것이 적합하고, 상기 스마트 카드는, 상기 스마트 카드용 기판에 탑재된 알.에프(RF) 안테나를 더 구비하는 것이 적합하고, 상기 알.에프 안테나는, 상기 조립용 범프의 RF 송수신 단자와 상기 스마트 카드의 배선을 통해 서로 연결된 것이 적합하다.
바람직하게는, 상기 제1 범프 및 제2 범프는, 재질이 금(Au)인 것이 적합하지만, 그 외에도 구리(Cu), 은,(Ag), 주석(Sn) 및 알루미늄(Al) 중에서 적어도 하나 이상을 포함하는 금속재질로 이루어질 수 있다. 상기 조립용 범프는, 상기 반도체 칩의 네 귀퉁이의 패드에 형성된 것이 적합하고, 상기 제2 범프의 폭은, 이방성도전필름에 사용되는 도전성 볼의 구경보다 큰 것이 적합하고, 상기 검사용 범프에서 제1 범프에 프로브 팁이 접촉될 수 있는 공간은, 프로브 팁의 구경의 1.5~4배 범위인 것이 적합하다.
도 1은 본 발명의 바람직한 실시예에 의한 이중 범프 구조를 갖는 반도체 칩을 보여주는 평면도이다.
도 2는 상기 이중 범프 구조를 갖는 반도체 칩에서 검사용 단자의 구조를 설명하기 위한 단면도이다.
도3은 상기 이중 범프 구조를 갖는 반도체 칩에서 조립용 단자의 구조를 설명하기 위한 단면도이다.
도 4는 상기 도 3의 이중 범프 구조를 갖는 반도체 칩에서 조립용 범프의 구조를 설명하기 위한 사시도이다.
도 5는 상기 도3의 이중 범프 구조를 갖는 반도체 칩에서 조립용 범프의 변형예를 설명하기 위한 사시도이다.
도 6은 본 발명의 바람직한 실시예에 의한 이중 범프 구조를 갖는 반도체 칩이 적용되는 스마트 카드를 설명하기 위한 사시도이다.
도 7은 본 발명의 바람직한 실시예에 의한 이중 범프 구조를 갖는 반도체 칩이 스마트 카드에 탑재되는 모양을 설명하기 위한 단면도이다.
도 8은 검사용 패드에 프로브 팁이 접촉된 형태를 보여주는 평면도이다.
도 9는 도 8의 검사용 패드로 이방성 도전필름을 이용하여 반도체 칩을 전자장치용 기판에 부착한 형태를 설명하기 위한 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다. 한편, 본원발명에서는 단자와 범프는 동일한 위치를 가르키며, 단지 전기적 접촉에 중점을 둘 경우에는 단자로 표현하고, 구조에 중점을 둔 경우에는 범프로 표현하였다.
도 1은 본 발명의 바람직한 실시예에 의한 이중 범프 구조를 갖는 반도체 칩을 보여주는 평면도이다.
도 1을 참조하면, 본 발명의 바람직한 실시예에 의한 이중 범프 구조를 갖는 반도체 칩(100)은, 반도체 기판(도2의 102)과, 상기 반도체 기판의 표면에 형성된 회로영역(104)을 포함한다. 상기 회로 영역(104)은, 메모리 기능, 엘.에스.아이(LSI) 기능, 로직(LOGIC) 기능, 컨트롤러 기능 및 프로세서 기능 중에서 어느 하나의 기능을 수행할 수 있다.
또한 본 발명의 바람직한 실시예에 의한 이중 범프 구조를 갖는 반도체 칩(100)은, 상기 반도체 기판의 표면에 있는 회로영역(104)에서 연결된 패드(도2의 106)를 포함한다. 그리고 본 발명의 바람직한 실시예에 의한 이중 범프 구조를 갖는 반도체 칩(100)은, 상기 패드와 연결되어 패시베이션층 외부로 노출된 제1 범프(112)만을 갖는 검사용 단자(110)를 포함한다. 도 1의 반도체 칩(100)에서 VSS 단자, VDD 단자, NC1 ~ NC3 단자, RST 단자가 검사용 단자(110)에 해당된다.
마지막으로 본 발명의 바람직한 실시예에 의한 이중 범프 구조를 갖는 반도체 칩(100)은 조립용 단자(120)를 포함한다.
상기 조립용 단자(120)는 제1 범프(112)와, 상기 제1 범프(112) 위에 부분적으로 형성되고 상기 제1 범프(112)의 상부면 중앙지점에서 한쪽 방향으로 치우친 구조로 형성된 제2 범프(도3의 122)와, 상기 제2 범프(도3의 122)가 형성되지 않은 제1 범프(도3의 112) 위에 마련된 프로브 팁(probe tip)이 접촉될 수 있는 공간(도3의 124)으로 이루어진다. 이에 대해서는 추후 도 3을 참조하여 상세히 설명하기로 한다.
여기서, 상기 조립용 단자(120)는, 반도체 칩(100)의 네 귀퉁이에 형성되는 것이 바람직하므로, 도 1의 L1 및 L2와 같이 RF 송수신용 단자인 것이 적합하다. 도면에서 I/O 단자 및 CLK 단자는 비록 RF 송수신 단자가 아니지만 제2 범프(122)가 형성되었다. 이렇게 상기 I/O 단자 및 CLK 단자에 더미(dummy) 형태의 제2 범프를 형성하는 이유는, 반도체 칩(100)의 네 귀퉁이에 균형을 맞추기 위함이다.
도 2는 상기 이중 범프 구조를 갖는 반도체 칩에서 검사용 단자의 구조를 설명하기 위한 단면도이다.
도 2를 참조하면, 도면은 반도체 기판(102)의 회로영역(미도시)과 연결된 패드(106)중에서, 검사용 패드(110)의 단면을 보여준다. 일반적으로 반도체 칩(100)은, 질화막과 같이 단단한 재질의 패시베이션층(108)에 의해 보호되고, 상기 패드(106)는 상기 패시베이션층(108)의 일부를 식각하여 외부로 노출된다. 도면과 같이 W1의 폭으로 노출된 패드(106)는, 반도체 칩의 전기적 검사를 위해 연결되고, 반도체 칩(100)에서 반도체 패키지로 패키징(packaging)할 때, 와이어가 연결되거나, 범프가 연결되는 통로로 사용된다. 본 발명에 의한 검사용 패드(110)는 상기 패드(106)와 연결되어 패시베이션층(108) 위로 노출된 금(Au)재질의 제1 범프(112)를 포함한다.
도면에서 상기 금(Au)재질의 제1 범프(112)는, 후속공정에서 전기적 검사를 위한 단자, 즉 검사용 단자(110)로 활용된다. 한편, 본 발명에 의한 제1 및 제2 범프는, 재질이 금(Au) 외에 구리(Cu), 은(Ag), 주석(Sn) 및 알루미늄(Al) 중에서 적어도 하나 이상을 포함하는 금속재질로 이루어질 수도 있다. 여기서 도면에는 도시되지 않았으나, 패드(106) 위에 범프(112)를 형성할 때 UBM층(Under Bump Metallurgy)을 상기 패드(106)와 제1 범프(112) 사이에 형성할 수 있다. 일반적으로 UBM층은 하부에 장벽층(barrier layer)을 형성하고, 상기 장벽층 상부에 시드층(seed layer)을 형성하여 만들 수 있으며, 여러 가지 다른 형태로 변형이 가능하다.
도3은 상기 이중 범프 구조를 갖는 반도체 칩에서 조립용 범프의 구조를 설명하기 위한 단면도이다.
도 3을 참조하면, 본 발명의 바람직한 실시예에 의한 반도체 칩(100)의 조립용 단자(120)는, 도 2에서 설명된 제1 범프(112)만을 포함하는 검사용 단자(도2의 112)에 추가로 금(Au)을 재질로 하는 제2 범프(122)가 형성된 구조이다. 이때, 조립용 단자(120)는 검사용 단자(도2의 110)보다 제2 범프의 높이에 해당하는 h1만큼 더 높은 구조이다. 따라서, 반도체 칩(100)에 대한 전기적 검사가 완료된 후, 상기 제2 범프(122)의 높이를 이용하여 전자장치용 기판에 탑재된다. 상기 전자장치용 기판은, 스마트 카드 혹은 액정표시소자(LCD)에 사용되는 글라스가 될 수 있다. 상기 제2 범프(122)의 높이(h1)는, 3~20㎛ 범위인 것이 적합하다. 상기 제2 범프(122)의 높이를 3~20㎛으로 최적화시키는 이유는, 후속공정에서 반도체 칩(100)을 전자장치용 기판에 탑재할 때, 이방성 도전필름(ACF)에 포함된 도전 볼의 최소 구경보다 크고, 1-3개의 도전 볼이 한 개의 열로 배열될 수 있는 범위이기 때문이다.
한편, 상기 제2 범프(122)는, 도면과 같이 상기 제1 범프(112)의 중앙에서 한쪽 방향으로 치우친 구조로 형성된 것이 적합하다. 따라서 제2 범프(122)가 형성되지 않은 제1 범프(112) 위에 프로브 팁(미도시)이 접촉될 수 있는 공간(124)이 만들어진다. 상기 프로브 팁이 접촉될 수 있는 공간(124)에 해당하는 W2는, 그 폭이 전기적 기능 검사에서 사용되는 프로브 팁의 1.5~4배에 해당되는 것이 적합하다. 이는 웨이퍼의 전기적 검사에 사용되는 프로브 카드에서 프로브 팁에 대한 정렬 오차가 발생하더라도 이를 보상할 수 있는 폭으로 정의된다.
마지막으로 상기 제2 범프(122)의 상부 폭(W3)은, 2~10㎛ 범위로 설계하는 것이 적합하다. 이는 제2 범프(122)의 상부 폭(W3)을 2~10㎛ 범위로 설계하는 이유는, 반도체 칩(100)을 전자장치용 기판에 탑재할 때, 접착수단으로 사용되는 이방성 도전필름(ACF)에 포함된 도전 볼의 최소 구경보다 크도록 설계하기 위함이다. 따라서 제2 범프(122)의 상부 폭(W3)에서 반도체 칩과 전자장치용 기판 사이의 도전성(Conductivity) 확보를 위한 최소한의 공간이 만들어진다. 한편, 도면에서는 도시되지 않았으나, 상기 패드(106)와 상기 제 범프(112) 사이에 UBM층을 추가로 형성할 수 있으며, 상기 UBM층은 하부 장벽층과 상부 시드층(upper seed layer)을 포함될 수 있다.
도 4는 상기 도 3의 이중 범프 구조를 갖는 반도체 칩에서 조립용 범프의 구조를 설명하기 위한 사시도이다.
도 4를 참조하면, 본 발명에 의한 조립용 단자(120)는, 패드(106)의 폭(W1)과 비교하여 제1 범프(110)의 좌우 폭이 양쪽 방향으로 정비례하여 대칭적으로 확장된 구조이다. 이러한 구조는 제2 범프(122)의 폭(W3)이 제1 범프(110)의 폭과 비교하여 작아도 패키징 공정에서 문제가 발생하지 않은 때 채택이 유리하다. 즉, 제2 범프(122)의 폭(W3)이 작아도 칩 온 카드(COC: Chip On Card) 패키지나 칩 온 글라스(COG: Chip On Glass) 패키지를 조립하는데 문제가 발생하지 않을 경우에 유리한 구조이다.
따라서, 제2 범프(122)의 폭(W3)을 이방성 도전필름에 사용되는 도전성 볼의 구경보다 큰 범위 내에서 가급적 작게 설계할 수 있다. 이에 따라 제2 범프(122)가 형성되지 않은 제1 범프(110) 상부면에 프로브 팁이 접촉할 수 있는 공간(124, W2)을 가급적 넓게 확보할 수 있다. 상기 프로브 팁이 접촉할 수 있는 공간(124, W2)은, 프로브 팁의 구경의 1.5~4배 범위인 것이 바람직하다.
도 5는 상기 도 3의 이중 범프 구조를 갖는 반도체 칩에서 조립용 범프의 변형예를 설명하기 위한 사시도이다.
도 5를 참조하면, 변형된 조립용 단자(120')는, 패드의 폭(W1)과 비교하여 제1 범프(110)의 좌우 폭이 양쪽 방향으로 비대칭적으로 확장된 구조이다. 이러한 변형된 조립용 범프(120')의 구조는, 제2 범프(122)의 폭(W3)이 작을 경우, 칩 온 카드(COC: Chip On Card) 패키지나 칩 온 글라스(COG: Chip On Glass) 패키지를 조립하는데 문제가 발생할 경우에 채택이 유리하다. 따라서 제2 범프(122)의 폭(W3)을 패드의 폭(W1)과 비교하여 충분히 크게 확보한다. 그리고 제1 범프(110)를 우측으로 더욱 비대칭적으로 확장시켜 제1 범프(110) 상부면에 프로브 팁이 접촉할 수 있는 공간(124, W2)을 확보할 수 있다. 이때, 상기 프로브 팁이 접촉할 수 있는 공간(124, W2)은, 프로브 팁의 구경의 1.5~4배 범위인 것이 바람직하다.
도 6은 본 발명의 바람직한 실시예에 의한 이중 범프 구조를 갖는 반도체 칩이 적용되는 스마트 카드를 설명하기 위한 사시도이다.
도 6을 참조하면, 본 발명에 의한 이중 범프 구조를 갖는 반도체 칩이 적용되는 스마트 카드(500)는, 인쇄회로패턴(220)을 포함하는 스마트 카드용 기판(200)과, 상기 스마트 카드용 기판(200) 위에 이방성 도전필름으로 접속된 반도체 칩(100)을 포함하다.
상기 반도체 칩(100)은 도1 내지 도 5를 통해 설명된 이중 범프 구조를 갖는 반도체 칩(100)을 사용할 수 있다. 상세하게는 상기 반도체 칩(100)의 패드는, 상기 패드와 연결되어 패시베이션층 외부로 노출된 제1 범프만을 갖는 검사용 단자(도2의 110)와, 상기 제1 범프에 제2 범프를 추가로 포함하고, 상기 제2 범프가 형성되지 않은 제1 범프 위에 프로브 팁이 접촉될 수 있는 공간이 마련된 조립용 단자(도3의 120)를 포함하는 것이 적합하다. 그리고 상기 반도체 칩(100)이 상기 스마트 카드용 기판(200)에 접속될 때에는 조립용 단자(120)만 전기적으로 연결되고 검사용 단자(110)는 전기적으로 연결되지 않는 것이 적합하다.
또한, 본 발명에 의한 이중 범프 구조를 갖는 반도체 칩이 적용되는 스마트 카드(500)는, 상기 스마트 카드용 기판(200)과 상기 반도체 칩(100)을 밀봉하는 봉지부(400, 300)를 포함하는 것이 적합하다. 상기 봉지부는 하부 인쇄회로기판(300)과, 상부 인쇄회로기판(400)을 포함하는 것이 적합하며, 기타 스마트 카드용 기판(200)을 외부의 충격이나 환경으로부터 보호하는 여러 형태로 변형될 수 있다. 여기서 참조부호 410은 반도체 칩(100)을 외부로 노출시키는 창을 가리킨다. 상기 반도체 칩(100)의 밑면을 외부로 노출시키는 창은 필요에 따라 형성하지 않을 수도 있다.
마지막으로 본 발명에 의한 이중 범프 구조를 갖는 반도체 칩이 적용되는 스마트 카드(500)는, 상기 스마트 카드용 기판(200)에 형성된 알.에프(RF) 안테나(210)를 추가로 포함한다. 상기 알.에프(RF) 안테나(210)는 상기 스마트 카드용 기판(200)에 형성된 인쇄회로패턴(220)을 통하여 상기 반도체 칩(100)의 RF 송수신용 단자와 연결된 것이 적합하다. 한편, 본 실시예는 반도체 칩(100)이 스마트 카드용 기판(200)이 탑재되는 것을 중심으로 설명하였다. 하지만, 액정표시소자(LCD)에 사용되는 전자장치용 기판, 예를 들어 글라스에도 반도체 칩(100)을 이방성 도전필름으로 접속시킬 수 있다. 따라서 본 발명의 바람직한 실시예에 의한 반도체 칩(100)은, 액정표시소자(LCD)에 사용되는 글라스에도 동일한 방식으로 적절하게 적용할 수 있다.
도 7은 본 발명의 바람직한 실시예에 의한 이중 범프 구조를 갖는 반도체 칩이 스마트 카드에 탑재되는 모양을 설명하기 위한 단면도이다.
도 7을 참조하면, 본 발명에 의한 이중 범프 구조를 갖는 반도체 칩(100)이 스마트 카드용 기판(200)에 접속된 것을 보여준다. 상기 반도체 칩(100)은 회로영역이 밑으로 향하도록 상기 스마트 카드용 기판(200)에 접속된다. 이때, 상기 반도체 칩(100)은 검사용 범프(100)는 스마트 카드용 기판(200)에 접속되지 않고, 오직 조립용 범프(120)만 상기 스마트 카드용 기판(200)에 접속된다. 앞서 설명되었듯이 조립용 범프(120)에서 RF 송수신 기능을 수행하는 단자는 스마트 카드용 기판(200)에 별도로 형성된 RF 안테나에 전기적으로 연결된다.
여기서 상기 반도체 칩(100)과 상기 스마트 카드용 기판(200)의 접속된 영역의 확대도에서 볼 수 있듯이, 상기 조립용 범프(120)는 이방성 도전필름(240)을 통해 스마트 카드용 기판(200) 위의 연결단자(250)에 전기적으로 연결된다. 상기 이방성 도전필름(240)은, 내부에 도전성 볼(242)과, 절연체(244)를 포함하고 있으며, 오직 상하방향으로만 도전성이 있고, 좌우 방향으로는 도전성이 발생되지 않는 구조로 되어 있다. 통상적으로 상기 이방성 도전필름(240)의 도전성 볼(242)은 구경이 4~10㎛ 범위이며, 현재 2㎛의 도전성 볼을 갖는 이방성 도전필름(240)이 개발 중에 있다.
도 8은 검사용 패드에 프로브 팁이 접촉된 형태를 보여주는 평면도이고, 도 9는 도 8의 검사용 패드로 이방성 도전필름을 이용하여 반도체 칩을 전자장치용 기판에 부착한 형태를 설명하기 위한 단면도이다.
도 8 및 도 9를 참조하면, 웨이퍼 제조공정에서 제1 범프(110)를 형성한 후, 웨이퍼 전기적 기능 검사 장비를 통해 전기적 검사를 수행할 때, 프로브 카드(probe card)에 있는 프로브 팁(probe tip)이 전기적 연결을 위해 제1 범프(110)를 강한 힘으로 누르게 된다. 이에 따라 제1 범프(110)의 표면은 프로브 팁이 누른 자국(112)이 발생한다. 이때 프로브 팁은 좌측에서 우측으로 방향성을 가지고 상기 제1 범프(110)를 누르게 되어 프로브 팁이 누른 자국(112) 우측으로 제1 범프(110)의 표면 일부가 위로 일어나 들뜨게 되는 융기부(114)가 발생한다. 이에 따라 제1 범프(110)의 표면은 도 9에서 확인할 수 있는 바와 같이 프로브 팁이 누른 자국(112)은, 밑으로 파이게 되고, 융기부(114)는 위로 올라가 평탄도가 떨어지는 표면구조를 갖게된다.
이에 따라, 이방성 도전필름(240)의 도전성 볼(242)이 프로브 팁이 누른 자국(112)이 있는 영역에서는 2개가 배열되고, 융기부(114)가 있는 영역에서는 한 개만 배열된다. 따라서, 융기부(114)가 있는 영역에서 반도체 칩(100)과 스마트 카드용 기판(200)의 전기적 접속이 원활하게 되지 않는다. 본 발명에서는 이러한 문제점을 해결하기 위하여 도3 내지 도 5에서 설명된 바와 같이 조립용 범프(120, 120')를 별도로 설계하고, 접합계면의 평탄도를 높여 이러한 문제점을 해결하였다.
따라서, 상술한 본 발명에 따르면, 칩 온 카드(COC: Chip On Card) 혹은 COG(Chip On Glass)용 반도체 칩에서, 웨이퍼의 전기적 검사를 위한 검사용 범프와, 반도체 소자의 조립을 위한 조립용 패드를 별도로 설계함으로써, 웨이퍼의 전기적 기능검사(EDS test)에서 프로브 팁과 조립용 범프의 안정적인 연결을 실현하고, 프로브 카드의 고장을 미연에 방지할 수 있다. 뿐만 아니라 조립용 범프를 이용하여 반도체 칩을 이방성 도전필름을 사용하여 안정적으로 전자장치용 기판에 전기적으로 연결할 수 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
본원발명은 반도체 패키지에 적용이 가능하며, 더욱 넓게 적용이 가능한 분야는 본원발명의 반도체 패키지를 적용하는 스마트 카드 및 액정표시소자의 인쇄회로기판에 적용이 가능하다.
100: 이중 범프 구조를 갖는 반도체 칩, 102: 반도체 기판,
104: 회로영역, 106: 패드,
108: 패시베이션층(passivation layer), 110: 검사용 단자,
112: 제1 범프, 120: 조립용 단자,
122: 제2 범프, 124: 프로브 팁 접촉공간,
200: 스마트 카드용 기판, 210: RF 안테나,
220: 스마트 카드의 배선, 300: 하부 인쇄회로기판,
400: 상부 인쇄회로기판, 500: 스마트 카드.

Claims (21)

  1. 반도체 기판;
    상기 반도체 기판의 표면에 형성된 회로영역;
    상기 반도체 기판의 표면에서 상기 회로영역과 연결된 복수의 패드;
    상기 복수의 패드중에서 선택되는 제1 패드와 연결되어 패시베이션층 외부로 노출된 검사용 제1 범프만을 갖는 검사용 범프; 및
    상기 복수의 패드중에서 선택되는 제2 패드와 연결되는 조립용 제1 범프와, 상기 조립용 제1 범프 위에 형성된 제2 범프와, 상기 조립용 제1 범프 중 상기 제2 범프가 형성되지 않은 영역에서 프로브 팁이 접촉될 수 있는 부분을 포함하는 조립용 범프를 구비하고,
    상기 조립용 범프에서 상기 제2 범프는 상기 조립용 제1 범프의 상호 반대측인 양 측 끝부에 대하여 비대칭적으로 배치되도록 상기 조립용 제1 범프의 중앙에서 일 방향으로 치우친 구조로 형성되어 있는 것을 특징으로 하는 이중 범프 구조를 갖는 반도체 칩.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 반도체 칩의 조립용 범프는,
    이방성도전필름(ACF)을 통해 전자장치용 기판에 탑재되는 것을 특징으로 하는 이중 범프 구조를 갖는 반도체 칩.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 조립용 제1 범프는,
    상기 제2 패드에 대하여 좌우 폭이 대칭되게 확장된 것을 특징으로 하는 이중 범프 구조를 갖는 반도체 칩.
  9. 제1항에 있어서,
    상기 조립용 제1 범프는,
    상기 제2 패드에 대하여 좌우 폭이 비대칭으로 확장된 것을 특징으로 하는 이중 범프 구조를 갖는 반도체 칩.
  10. 제1항에 있어서,
    상기 제2 범프의 높이는, 3~20㎛ 범위인 것을 특징으로 하는 이중 범프 구조를 갖는 반도체 칩.
  11. 삭제
  12. 제1항에 있어서,
    상기 조립용 제1 범프 중 상기 프로브 팁이 접촉될 수 있는 부분은 상기 프로브 팁의 구경의 1.5~4배 범위인 것을 특징으로 하는 이중 범프 구조를 갖는 반도체 칩.
  13. 반도체 기판;
    상기 반도체 기판의 표면에 형성된 패드;
    상기 패드의 일부를 노출시키고 상기 반도체 기판을 덮는 패시베이션층;
    상기 패드와 상기 패시베이션층 위에 형성된 제1 범프;
    상기 제1 범프 위에 형성되고 상기 제1 범프보다 폭이 작은 제2 범프를 구비하고,
    상기 제2 범프는 상기 제1 범프의 상호 반대측인 양 측 끝부에 대하여 비대칭적으로 배치되도록 상기 제1 범프의 중앙에서 일 방향으로 치우친 구조로 형성되어 있는 것을 특징으로 하는 이중 범프 구조를 갖는 반도체 칩.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
KR1020100028089A 2010-03-29 2010-03-29 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드 KR101620350B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100028089A KR101620350B1 (ko) 2010-03-29 2010-03-29 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드
US12/986,801 US8421224B2 (en) 2010-03-29 2011-01-07 Semiconductor chip having double bump structure and smart card including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100028089A KR101620350B1 (ko) 2010-03-29 2010-03-29 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드

Publications (2)

Publication Number Publication Date
KR20110108729A KR20110108729A (ko) 2011-10-06
KR101620350B1 true KR101620350B1 (ko) 2016-05-13

Family

ID=44655328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100028089A KR101620350B1 (ko) 2010-03-29 2010-03-29 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드

Country Status (2)

Country Link
US (1) US8421224B2 (ko)
KR (1) KR101620350B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
GB201208680D0 (en) 2012-05-17 2012-06-27 Origold As Method of manufacturing an electronic card
US10119994B2 (en) 2014-12-23 2018-11-06 Semcns Co., Ltd. Probe card having lead part for removing excessive solder
FR3073307B1 (fr) * 2017-11-08 2021-05-28 Oberthur Technologies Dispositif de securite tel qu'une carte a puce
CN110943110A (zh) * 2019-11-25 2020-03-31 武汉华星光电半导体显示技术有限公司 一种显示装置
CN115346886A (zh) * 2022-08-16 2022-11-15 江苏纳沛斯半导体有限公司 一种半导体cog封装测试及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261111A (ja) 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07201865A (ja) 1993-12-31 1995-08-04 Casio Comput Co Ltd バンプを備えた半導体装置
JP2001043336A (ja) * 1999-07-29 2001-02-16 Sony Chem Corp Ｉｃカード
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
KR100597993B1 (ko) 2004-04-08 2006-07-10 주식회사 네패스 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지 및 제조방법
US7465654B2 (en) 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261111A (ja) 2001-03-06 2002-09-13 Texas Instr Japan Ltd 半導体装置及びバンプ形成方法

Also Published As

Publication number Publication date
KR20110108729A (ko) 2011-10-06
US8421224B2 (en) 2013-04-16
US20110233545A1 (en) 2011-09-29

Similar Documents

Publication Publication Date Title
KR101620350B1 (ko) 이중 범프 구조를 갖는 반도체 칩 및 이를 포함하는 스마트 카드
US10459007B2 (en) Probe card
US6765228B2 (en) Bonding pad with separate bonding and probing areas
KR100843202B1 (ko) 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법
US6444563B1 (en) Method and apparatus for extending fatigue life of solder joints in a semiconductor device
US6265775B1 (en) Flip chip technique for chip assembly
JP5271088B2 (ja) 超ファインピッチ配線で積層された超小型電子アセンブリとその製造方法
KR101096039B1 (ko) 인쇄회로기판 및 이를 이용한 반도체 패키지
JP2005322921A (ja) バンプテストのためのフリップチップ半導体パッケージ及びその製造方法
US7977788B2 (en) Contact structure having a compliant bump and a testing area
JP4446793B2 (ja) 半導体装置およびその製造方法
KR100639702B1 (ko) 패키지된 반도체 다이 및 그 제조방법
KR20150127630A (ko) 최적 피치 트레이스들 상에 테스팅 패드들을 갖는 패키지 기판
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
US7589419B2 (en) Side connectors for RFID chip
US11862548B2 (en) Package substrate film and semiconductor package including the same
US20080093114A1 (en) Circuit board
CN104183577A (zh) 具有压接互连的柔性基板
US10037954B2 (en) Chip with I/O pads on peripheries and method making the same
KR100378185B1 (ko) 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프
CN112185921B (zh) 具有混合引线键合焊盘的半导体芯片
JPH06268141A (ja) 電子回路装置の実装方法
CN112447690B (zh) 天线置顶的半导体封装结构
US20230140814A1 (en) Microelectronic test interface substrates, devices, and methods of manufacture thereof probe head test contact pin shield and dielectric insulation on top layer of buildup redistribution layer system
KR20100079837A (ko) Ｒｆｉｄ 태그칩을 위한 플립칩 본딩 구조물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4