CN110932542A - 一种mos管电源电路、控制方法、电子设备及存储介质 - Google Patents
一种mos管电源电路、控制方法、电子设备及存储介质 Download PDFInfo
- Publication number
- CN110932542A CN110932542A CN201911118923.6A CN201911118923A CN110932542A CN 110932542 A CN110932542 A CN 110932542A CN 201911118923 A CN201911118923 A CN 201911118923A CN 110932542 A CN110932542 A CN 110932542A
- Authority
- CN
- China
- Prior art keywords
- gate
- input end
- output
- mos tube
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
Abstract
本发明实施例提供一种MOS管电源电路、控制方法、电子设备及存储介质。所述电路包括:第一与门的第一输入端与PWM驱动控制器的UGATE连接,第一与门的第二输入端连接第一非门的输出端,第一与门的输出端连接上MOS管的栅极和第二非门的输入端;第二与门的第一输入端与PWM驱动控制器的LGATE连接,第二与门的第二输入端连接第二非门的输出端,第二与门的输出端连接下MOS管的栅极和第一非门的输入端;第一保护电路与第一非门的输入端连接,第二保护电路与第二非门的输出端连接。本发明实施例从硬件上解决上下MOS同时导通问题,大幅度降低死区时间,理论上可以达到无死区的效果。
Description
技术领域
本发明实施例涉及电子通信技术领域,具体涉及一种MOS管电源电路、控制方法、电子设备及存储介质。
背景技术
目前,针对电源输出电流较大的电源设计方案,通常采用分离式设计,即将集MOS管(Metal Oxide Semiconductor,简称MOS管)和脉冲宽度调制(Pulse Width Modulation,PWM)驱动芯片从集成芯片中分离出来。该设计方案会使MOS管有更好更大的散热空间,从而使电源可以输出更大的电流。图1为现有技术中上下MOS管电路示意图,如图1所示,MOS管包括N沟道MOS管和P沟道MOS管,图1所示为N沟道MOS管,P沟道MOS管的方向与N沟道相反,无论是N沟道MOS管或P沟道MOS管均包括源极(S极)、漏极(D极)和栅极(G极),以降压式变换电路buck电源为例,电源在工作时,也就是上下MOS管交替开关的过程。但在该过程中,为了避免上下MOS管同时开启,导致MOS管过流击穿烧毁,通常都会有很短的一段时间是上下MOS管同时处于关闭状态,该段时间称之为“死区”时间。死区时间越短,电源性能及稳定性越好。
目前,采用的控制方案都是软件上做控制防止上下MOS管同时导通。该方法无法从硬件上杜绝上下MOS管同时导通的问题。
因此如何从硬件上控制PWM驱动芯片,调整MOS管间的导通状态,减少死区,避免上下MOS管同时导通,成为亟待解决的重要课题。
发明内容
针对现有技术中的缺陷,本发明实施例提供了一种MOS管电源电路、控制方法、电子设备及存储介质。
第一方面,本发明实施例提供一种MOS管电源电路,包括:上MOS管,下MOS管,脉冲宽度调制PWM驱动控制器、第一与门、第二与门、第一非门和第二非门、第一保护电路和第二保护电路;
所述第一与门的第一输入端与所述PWM驱动控制器的高驱动端UGATE连接,所述第一与门的第二输入端连接所述第一非门的输出端,所述第一与门的输出端连接所述上MOS管的栅极和所述第二非门的输入端;
所述第二与门的第一输入端与所述PWM驱动控制器的低驱动端LGATE连接,所述第二与门的第二输入端连接所述第二非门的输出端,所述第二与门的输出端连接所述下MOS管的栅极和所述第一非门的输入端;
所述第一保护电路与所述第一非门的输入端连接,所述第二保护电路与所述第二非门的输出端连接。
如上述电路,可选地,所述第一保护电路包括:第一下拉电阻,所述第一下拉电阻的一端连接所述第一非门的输入端,所述第一下拉电阻的另一端接地;
所述第二保护电路包括:第二下拉电阻,所述第二下拉电阻的一端连接所述第二非门的输出端,所述第二下拉电阻的另一端接地。
如上述电路,可选地,所述第一下拉电阻和所述第二下拉电阻的阻值均为10K欧姆。
如上述电路,可选地,还包括:升压电路;
所述升压电路连接所述第一与门的输出端与所述上MOS管的栅极。
如上述电路,可选地,还包括:第一电容和第二电容;
所述第一电容的一端连接所述第一非门的输入端,所述第一电容的另一端接地;
所述第二电容的一端连接所述第二非门的输入端,所述第二电容的另一端接地。
如上述电路,可选地,所述电路还包括:第三非门和第四非门;
所述第三非门的输入端连接所述PWM驱动控制器的高驱动端UGATE,所述第三非门的输出端连接所述第一与门的第一输入端;
所述第四非门的输入端连接所述PWM驱动控制器的低驱动端LGATE,所述第四非门的输出端连接所述第二与门的第一输入端。
第二方面,本发明实施例提供一种MOS管电源电路控制方法,应用于如上任一所述的MOS管电源电路中,包括:
所述PWM驱动控制器控制所述高驱动端UGATE输出高电平,并控制所述低驱动端LGATE输出低电平,以便所述上MOS管开启,所述下MOS管关闭。
如上述方法,可选地,还包括:
所述PWM驱动控制器控制所述高驱动端UGATE输出低电平,并控制所述低驱动端LGATE输出高电平,以便所述上MOS管关闭,所述下MOS管开启。
第三方面,本发明实施例提供一种电子设备,包括:如上任一所述的MOS管电源电路。
第四方面,本发明实施例提供一种存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现如下方法:所述PWM驱动控制器控制所述高驱动端UGATE输出高电平,并控制所述低驱动端LGATE输出低电平,以便所述上MOS管开启,所述下MOS管关闭。
本发明实施例提供的MOS管电源电路,在PWM驱动控制器的两个驱动端各加了一组硬件逻辑门,通过与门与非门组合,使得上下MOS管交替开启,从硬件上解决上下MOS同时导通问题,且不会误触发,同时大幅度降低死区时间,理论上可以达到无死区的效果。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中上下MOS管电路示意图;
图2为本发明实施例提供的MOS管电源电路示意图;
图3为本发明又一实施例提供的MOS管电源电路示意图;
图4为本发明再一实施例提供的MOS管电源电路示意图;
图5为本发明另一实施例提供的MOS管电源电路示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图2为本发明实施例提供的MOS管电源电路示意图,如图2所示,该电路至少包括:上MOS管、下MOS管,PWM驱动控制器、第一与门A1、第二与门A2、第一非门U1和第二非门U2、第一保护电路和第二保护电路;
第一与门A1的第一输入端I11与PWM驱动控制器的高驱动端UGATE连接,PWM驱动控制器的UGATE端输出信号直接传送至第一与门A1的第一输入端I11,第一与门的第二输入端I12连接第一非门U1的输出端,第一非门U1的输出结果直接输入到第一与门A1的第二输入端I12,第一与门A1将两个输入结果做与逻辑运算后,得到输出结果,从输出端O1输出,第一与门A1的输出端O1连接上MOS管的栅极G1,用于打开或关闭上MOS管,同时,第一与门A1的输出端O1还连接第二非门U2的输入端,作为第二非门U2的输入。
第二与门A2的第一输入端I21与PWM驱动控制器的低驱动端LGATE连接,PWM驱动控制器的LGATE端输出信号直接传输到第二与门A2的第一输入端I21,第二与门A2的第二输入端I22连接第二非门U2的输出端,第二非门U2的输出结果直接输入到第二与门A2的第二输入端I22,第二与门A2将两个输入结果做与逻辑运算后,得到输出结果,从输出端O2输出,第二与门A2的输出端O2连接下MOS管的栅极G2,用于打开或关闭下MOS管,同时,第二与门A2的输出端O2还连接第一非门U1的输入端,作为第一非门U1的输入。
第一保护电路与第一非门U1的输入端连接,第二保护电路与第二非门U2的输出端连接,用于对电源电路提供保护,避免器件被烧坏。
其中,所述上MOS管和所述下MOS管均为N沟道MOS管。图2中其他开源部分,例如电感、电容等,可参照现有技术设计,此处不再赘述。
下面对MOS管电源电路的初始状态和工作状态进行详细阐述。
(一)初始状态
在初始状态下,第二与门A2无输出,因此,第一非门U1的输入端为低电平0,则U1的输出端为高电平1,此时PWM驱动控制器控制UGATE端输出高电平1,则第一与门A1的两个输入端都为高电平1,相与后其输出结果为高电平1,此时上MOS管栅极G1输入为高电平,上MOS管被打开,上MOS管的源极S1与漏极D1之间导通。
同样的,在初始状态下,第一与门A1无输出,因此,第二非门U2的输入为低电平0,输出为高电平1,此时PWM驱动控制器控制LGATE端输出为低电平0,因此第二与门A2的两个输入端一个为低电平,另一个无论是高还是低,相与后输出结果为低电平0,因此O2输出为低电平,因此下MOS管的栅极G2为低电平0,所以下MOS管关闭,避免软件在初始化状态时端口处于高阻态,从硬件上使其默认初始化为关闭状态。
(二)工作状态
MOS管电源电路正常工作时是工作状态1和工作状态2交替往复的过程。
1)工作状态1:PWM驱动控制器UGATE输出高电平1,而PWM驱动控制器的LGATE端输出低电平0,同初始状态,第一与门A1输出高电平1,上MOS管被打开。同时,第二非门U2的输入为高电平,输出为低电平,因此第二与门A2的输入端均为低电平,相与后输出结果为0,因此下MOS管关闭,即工作状态1是上MOS管打开、下MOS管关闭的状态。
2)工作状态2:PWM驱动控制器UGATE端输出低电平0,而PWM驱动控制器LGATE输出高电平1。由于第一与门A1是与门,任何值与0的结果都是0,故第一与门A1输出为低电平0,上MOS管关闭。由于第一与门A1输出为低电平0,因此第二非门U2的输入端为0,其输出端结果为高电平1。而PWM驱动控制器LGATE输出高电平1,即第二与门A2的两个输入端都是高电平1,故相与后的结果为1,输出为高电平1,随后下MOS管开启,即工作状态2是上MOS管关闭、下MOS管打开的状态,上述工作状态1和工作状态2交替执行过程可以确保一个MOS管的栅极关闭后另一个MOS管才开启。
本发明实施例提供的MOS管电源电路,在PWM驱动控制器的两个驱动端各加了一组硬件逻辑门,通过与门与非门组合,使得上下MOS管交替开启,从硬件上解决上下MOS同时导通问题,且不会误触发,同时大幅度降低死区时间,理论上可以达到无死区的效果。
在上述各实施例的基础上,进一步地,所述第一保护电路包括:第一下拉电阻,所述第一下拉电阻的一端连接所述第一非门的输入端,所述第一下拉电阻的另一端接地;
所述第二保护电路包括:第二下拉电阻,所述第二下拉电阻的一端连接所述第二非门的输出端,所述第二下拉电阻的另一端接地。
所述第一下拉电阻和所述第二下拉电阻的阻值均为10K欧姆。
具体地,图3为本发明又一实施例提供的MOS管电源电路示意图,如图3所示,第一保护电路包括第一下拉电阻R1,R1的一端与第一非门U1的输入端连接,另一端接地,第二保护电路包括第二下拉电阻R2,R2的一端与第二非门U2的输出端连接,另一端接地。R1和R2为逻辑门初始状态输入的下拉电阻,阻值通常为10k欧姆左右,可根据逻辑门实际需求改变,不影响实际应用,但必须有该初始电阻R1和R2,以对电源电路进行保护。
在上述各实施例的基础上,进一步地,还包括:升压电路;
所述升压电路连接所述第一与门的输出端与所述上MOS管的栅极。
具体地,由于上MOS管为N沟道MOS管,第一与门A1的驱动电压应高于上MOS管的输入电压VIN,以保证上MOS管在开启时GS(上MOS管的栅极G1和源极S1)间的电压差V_GS达到MOS管的饱和导通电压,使MOS管完全导通,因为MOS为电压型驱动元件,所以可以用小功率升压电路做第一与门A1的驱动电压输入,该升压电路连接第一与门A1的输出端与上MOS管的栅极G1,解决了MOS管栅极-源极电压差不足,导致MOS管不完全开启,其Rds(on)(MOS管开启时,漏极D与源极S之间的电阻称为“Rds(on)”)过大的问题。
在上述各实施例的基础上,进一步地,还包括:第一电容和第二电容;
所述第一电容的一端连接所述第一非门的输入端,所述第一电容的另一端接地;
所述第二电容的一端连接所述第二非门的输入端,所述第二电容的另一端接地。
具体地,图4为本发明再一实施例提供的MOS管电源电路示意图,如图4所示,第一电容C1一端连接第一非门U1的输入端,另一端接地,第二电容C2一端连接第二非门U2的输入端,另一端接地,C1和C2为预留电容,可对逻辑门的输入电压做上升/下降时间的调整,该部分调整需要参照MOS管的DS(漏极D和源极S)间的导通和关闭时间调整。
本发明实施例提供的MOS管电源电路,在PWM驱动控制器的两个驱动端各加了一组硬件逻辑门,通过与门与非门组合,使得上下MOS管交替开启,从硬件上解决上下MOS同时导通问题,且不会误触发,同时解决了MOS管栅极-源极电压差不足,导致MOS管不完全开启,其Rds(on)过大的问题。
在上述各实施例的基础上,进一步地,所述电路还包括:第三非门和第四非门;
所述第三非门的输入端连接所述PWM驱动控制器的高驱动端UGATE,所述第三非门的输出端连接所述第一与门的第一输入端;
所述第四非门的输入端连接所述PWM驱动控制器的低驱动端LGATE,所述第四非门的输出端连接所述第二与门的第一输入端;
其中,所述上MOS管为P沟道MOS管,所述下MOS管为N沟道MOS管。
图5为本发明另一实施例提供的MOS管电源电路示意图,如图5所示,还可以在上述MOS管电源电路中进行调整,使得其满足上MOS管为P沟道MOS管,下MOS管为N沟道MOS管的场景。
具体地,增加第三非门U3和第四非门U4,第三非门U3的输入端连接PWM驱动控制器的高驱动端UGATE,第三非门的输出端连接第一与门A1的第一输入端I11;第四非门U4的输入端连接PWM驱动控制器的低驱动端LGATE,第四非门U4的输出端连接第二与门A2的第一输入端I21,具体的工作过程和初始状态与上述过程类似,此处不再赘述。
本发明实施例提供的MOS管电源电路,在PWM驱动控制器的两个驱动端各加了一组硬件逻辑门,通过与门与非门组合可适合不同的MOS管组合,使得上下MOS管交替开启,从硬件上解决上下MOS同时导通问题,且不会误触发,同时解决了MOS管栅极-源极电压差不足,导致MOS管不完全开启,其Rds(on)过大的问题。
基于同一发明构思,本发明实施例还提供一种MOS管电源电路控制方法,应用于如上实施例中任一种MOS管电源电路中,包括:
所述PWM驱动控制器控制所述高驱动端UGATE输出高电平,并控制所述低驱动端LGATE输出低电平,以便所述上MOS管开启,所述下MOS管关闭。
如上述方法,进一步地,还包括:
所述PWM驱动控制器控制所述高驱动端UGATE输出低电平,并控制所述低驱动端LGATE输出高电平,以便所述上MOS管关闭,所述下MOS管开启。
基于同一发明构思,本发明实施例还提供一种电子设备,包括:如上所述的任一种MOS管电源电路。
基于同一发明构思,本发明实施例还提供一种计算机可读存储介质,其上存储有计算机程序,所述计算机指令使所述计算机执行上述各方法实施例所提供的方法,例如包括:所述PWM驱动控制器控制所述高驱动端UGATE输出高电平,并控制所述低驱动端LGATE输出低电平,以便所述上MOS管开启,所述下MOS管关闭。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储于计算机可读取存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所描述的装置等实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
最后应说明的是:以上各实施例仅用以说明本发明的实施例的技术方案,而非对其限制;尽管参照前述各实施例对本发明的实施例进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明的各实施例技术方案的范围。
Claims (10)
1.一种MOS管电源电路,其特征在于,包括:上MOS管,下MOS管,脉冲宽度调制PWM驱动控制器、第一与门、第二与门、第一非门和第二非门、第一保护电路和第二保护电路;
所述第一与门的第一输入端与所述PWM驱动控制器的高驱动端UGATE连接,所述第一与门的第二输入端连接所述第一非门的输出端,所述第一与门的输出端连接所述上MOS管的栅极和所述第二非门的输入端;
所述第二与门的第一输入端与所述PWM驱动控制器的低驱动端LGATE连接,所述第二与门的第二输入端连接所述第二非门的输出端,所述第二与门的输出端连接所述下MOS管的栅极和所述第一非门的输入端;
所述第一保护电路与所述第一非门的输入端连接,所述第二保护电路与所述第二非门的输出端连接。
2.根据权利要求1所述的电路,其特征在于,所述第一保护电路包括:第一下拉电阻,所述第一下拉电阻的一端连接所述第一非门的输入端,所述第一下拉电阻的另一端接地;
所述第二保护电路包括:第二下拉电阻,所述第二下拉电阻的一端连接所述第二非门的输出端,所述第二下拉电阻的另一端接地。
3.根据权利要求2所述的电路,其特征在于,所述第一下拉电阻和所述第二下拉电阻的阻值均为10K欧姆。
4.根据权利要求1所述的电路,其特征在于,还包括:升压电路;
所述升压电路连接所述第一与门的输出端与所述上MOS管的栅极。
5.根据权利要求1所述的电路,其特征在于,还包括:第一电容和第二电容;
所述第一电容的一端连接所述第一非门的输入端,所述第一电容的另一端接地;
所述第二电容的一端连接所述第二非门的输入端,所述第二电容的另一端接地。
6.根据权利要求1-5任一所述的电路,其特征在于,所述电路还包括:第三非门和第四非门;
所述第三非门的输入端连接所述PWM驱动控制器的高驱动端UGATE,所述第三非门的输出端连接所述第一与门的第一输入端;
所述第四非门的输入端连接所述PWM驱动控制器的低驱动端LGATE,所述第四非门的输出端连接所述第二与门的第一输入端。
7.一种MOS管电源电路控制方法,其特征在于,应用于如权利要求1-6任一所述的MOS管电源电路中,包括:
所述PWM驱动控制器控制所述高驱动端UGATE输出高电平,并控制所述低驱动端LGATE输出低电平,以便所述上MOS管开启,所述下MOS管关闭。
8.根据权利要求7所述的方法,其特征在于,还包括:
所述PWM驱动控制器控制所述高驱动端UGATE输出低电平,并控制所述低驱动端LGATE输出高电平,以便所述上MOS管关闭,所述下MOS管开启。
9.一种电子设备,其特征在于,包括:如权利要求1-6任一所述的MOS管电源电路。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现:如权利要求7或8所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911118923.6A CN110932542A (zh) | 2019-11-15 | 2019-11-15 | 一种mos管电源电路、控制方法、电子设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911118923.6A CN110932542A (zh) | 2019-11-15 | 2019-11-15 | 一种mos管电源电路、控制方法、电子设备及存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110932542A true CN110932542A (zh) | 2020-03-27 |
Family
ID=69853066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911118923.6A Pending CN110932542A (zh) | 2019-11-15 | 2019-11-15 | 一种mos管电源电路、控制方法、电子设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110932542A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112271771A (zh) * | 2020-10-14 | 2021-01-26 | 吴斌 | 一种充电桩遥控互锁控制电路 |
CN113472343A (zh) * | 2021-07-14 | 2021-10-01 | 山东大学 | 一种逻辑门的构建方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100156376A1 (en) * | 2008-12-22 | 2010-06-24 | Yi-Chiang Fu | Control circuit and method for a digital synchronous switching converter |
CN102904432A (zh) * | 2011-07-28 | 2013-01-30 | 美芯晟科技(北京)有限公司 | 一种同步开关电源转换***中的驱动控制电路 |
CN106300932A (zh) * | 2016-10-14 | 2017-01-04 | 杭州派尼澳电子科技有限公司 | 一种可编程的单路pwm信号精密死区时间***电路 |
CN108962119A (zh) * | 2018-08-01 | 2018-12-07 | 京东方科技集团股份有限公司 | 电平转移电路及其驱动方法、显示装置 |
CN109088398A (zh) * | 2018-04-18 | 2018-12-25 | 核工业理化工程研究院 | 大功率电源用开关电源逆变器保护***及控制方法 |
-
2019
- 2019-11-15 CN CN201911118923.6A patent/CN110932542A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100156376A1 (en) * | 2008-12-22 | 2010-06-24 | Yi-Chiang Fu | Control circuit and method for a digital synchronous switching converter |
CN102904432A (zh) * | 2011-07-28 | 2013-01-30 | 美芯晟科技(北京)有限公司 | 一种同步开关电源转换***中的驱动控制电路 |
CN106300932A (zh) * | 2016-10-14 | 2017-01-04 | 杭州派尼澳电子科技有限公司 | 一种可编程的单路pwm信号精密死区时间***电路 |
CN109088398A (zh) * | 2018-04-18 | 2018-12-25 | 核工业理化工程研究院 | 大功率电源用开关电源逆变器保护***及控制方法 |
CN108962119A (zh) * | 2018-08-01 | 2018-12-07 | 京东方科技集团股份有限公司 | 电平转移电路及其驱动方法、显示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112271771A (zh) * | 2020-10-14 | 2021-01-26 | 吴斌 | 一种充电桩遥控互锁控制电路 |
CN113472343A (zh) * | 2021-07-14 | 2021-10-01 | 山东大学 | 一种逻辑门的构建方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10283957B2 (en) | Supplying load having inrush-current behaviour | |
US8294443B2 (en) | Overshoot/undershoot elimination for a PWM converter which requires voltage slewing | |
JP2016082281A (ja) | パワー半導体駆動回路、パワー半導体回路、及びパワーモジュール回路装置 | |
JP3774220B2 (ja) | 電圧作動範囲の信頼性を改善するためのスプリットゲート駆動方式 | |
JPWO2016002249A1 (ja) | スイッチング回路およびこれを備えた電源回路 | |
JP2007272873A5 (zh) | ||
DE102013218228A1 (de) | Gleichspannungswandler | |
CN110932542A (zh) | 一种mos管电源电路、控制方法、电子设备及存储介质 | |
JP2009201096A (ja) | スイッチ回路 | |
WO2023134381A1 (zh) | 开关电源电路及终端设备 | |
JP2017524300A (ja) | ハイサイドスイッチング素子のスルーレートを制御するための回路 | |
DE102023122781A1 (de) | Gate-treiberschaltung mit einer begrenzungsfunktion, um die steuerspannung unter einem nenngrenzwert zu halten | |
EP2712087A1 (en) | Semiconductor device and circuit for controlling electric potential of gate of insulated-gate type switching element | |
WO2015016885A1 (en) | Digital pulse width modulation control for load switch circuits | |
US20240039402A1 (en) | Power converter control | |
US7474084B2 (en) | Circuit arrangement and method for driving a gate of a transistor, in particular a MOSFET | |
JP7195045B2 (ja) | スイッチシステム及びそのようなスイッチシステムを備える電力変換器 | |
JP5034919B2 (ja) | 温度センサ回路 | |
CN101552598B (zh) | 切换式功率晶体管的栅极驱动电路 | |
KR102172964B1 (ko) | 3레벨 벅 조정기를 위한 회로 | |
CN106301318B (zh) | Mosfet器件的隔离驱动电路 | |
JP7336639B2 (ja) | 突入電流抑制装置及びモータ駆動装置 | |
CN103208982A (zh) | 驱动电路 | |
JP7240835B2 (ja) | スイッチング回路 | |
JP5739914B2 (ja) | アクティブスナバを有する電源スイッチ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200327 |