CN110928485B - 存储器***及其操作方法 - Google Patents
存储器***及其操作方法 Download PDFInfo
- Publication number
- CN110928485B CN110928485B CN201910528762.1A CN201910528762A CN110928485B CN 110928485 B CN110928485 B CN 110928485B CN 201910528762 A CN201910528762 A CN 201910528762A CN 110928485 B CN110928485 B CN 110928485B
- Authority
- CN
- China
- Prior art keywords
- memory
- data
- erase count
- memory block
- mapped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 908
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000013507 mapping Methods 0.000 claims abstract description 56
- 238000010586 diagram Methods 0.000 description 30
- 238000012545 processing Methods 0.000 description 21
- 239000000872 buffer Substances 0.000 description 18
- 238000004891 communication Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 238000012937 correction Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 238000013500 data storage Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000007774 longterm Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003936 working memory Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 101000934888 Homo sapiens Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Proteins 0.000 description 2
- 102100025393 Succinate dehydrogenase cytochrome b560 subunit, mitochondrial Human genes 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
- G06F2212/1036—Life time enhancement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1041—Resource optimization
- G06F2212/1044—Space efficiency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7205—Cleaning, compaction, garbage collection, erase control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/72—Details relating to flash memory management
- G06F2212/7211—Wear leveling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本公开涉及存储器***及其操作方法。一种存储器***,包括存储器设备和控制器。存储器设备包括用于存储映射数据的映射存储器块和用于存储主机数据或***数据的数据存储器块。控制器适合于:当映射存储器块的平均擦除计数小于数据存储器块的平均擦除计数并且映射存储器块的平均擦除计数与数据存储器块的平均擦除计数之间的差值大于第一阈值时,检测每个具有的擦除计数小于或等于数据存储器块的平均擦除计数的映射存储器块,作为牺牲存储器块;以及对检测到的第一牺牲存储器块执行垃圾收集操作,将数据存储器块之中的热数据存储器块中存储的数据映射到第一牺牲存储器块,并且将映射存储器块之中的冷映射存储器块中存储的数据映射到热数据存储器块。
Description
相关申请的交叉引用
本申请要求于2018年9月20日提交的韩国专利申请 No.10-2018-0112758的优先权,其全部内容通过引用并入本文。
技术领域
本发明的各种实施例涉及一种存储器***,并且更具体地涉及一 种能够有效地执行耗损均衡操作的存储器***及其操作方法。
背景技术
计算机环境范例已经转移到普适计算,这使得计算***能够随时 随地使用。结果,诸如移动电话、数码相机和膝上型计算机的便携式 电子设备的使用迅速增加。这些便携式电子设备通常使用具有一个或 多个存储设备的存储器***来存储数据。存储器***可以用作便携式电子设备的主存储器设备或辅助存储器设备。
与硬盘设备相比,存储器***提供优异的稳定性、耐用性、高信 息访问速度和低功耗,因为它们没有移动部件。具有这样的优点的存 储器***的示例包括通用串行总线(USB)存储器设备、具有各种接口的存储器卡、和固态驱动器(SSD)。
发明内容
本发明的各种实施例涉及一种能够在映射存储器块上有效地执 行耗损均衡操作的存储器***。
在一个实施例中,一种存储器***可以包括存储器设备和控制 器。存储器设备包括用于存储映射数据的映射存储器块和用于存储主 机数据或***数据的数据存储器块。控制器适合于:当映射存储器块 的平均擦除计数小于数据存储器块的平均擦除计数并且映射存储器块的平均擦除计数与数据存储器块的平均擦除计数之间的差值大于 第一阈值时,检测每个具有的擦除计数小于或等于数据存储器块的平 均擦除计数的映射存储器块,作为第一牺牲存储器块;以及对检测到 的第一牺牲存储器块执行垃圾收集操作,将数据存储器块之中的热数 据存储器块中存储的数据映射到第一牺牲存储器块,并且将映射存储器块之中的冷映射存储器块中存储的数据映射到热数据存储器块。
在一个实施例中,一种存储器***的操作方法可以包括:当映射 存储器块的平均擦除计数小于数据存储器块的平均擦除计数并且映 射存储器块的平均擦除计数与数据存储器块的平均擦除计数之间的 差值大于第一阈值时,检测每个具有的擦除计数小于或等于数据存储器块的平均擦除计数的映射存储器块,作为第一牺牲存储器块;以及 对检测到的第一牺牲存储器块执行垃圾收集操作,将数据存储器块之 中的热数据存储器块中存储的数据映射到第一牺牲存储器块,并且将 映射存储器块之中的冷映射存储器块中存储的数据映射到热数据存 储器块。
在一个实施例中,一种存储器***可以包括存储设备和控制器。 存储设备包括第一存储器块和第二存储器块。控制器适合于:当第一 存储器块的第一平均擦除计数比第二存储器块的第二平均擦除计数 小了大于第一阈值的量时,选择具有擦除计数小于或等于第二平均擦除计数的存储器块作为牺牲存储器块;当第一存储器块的第一平均擦 除计数比第二存储器块的第二擦除计数小了小于或等于第一阈值并 且大于第二阈值的量时,选择具有最小擦除计数的存储器块作为牺牲 存储器块;控制存储器设备利用所选择的牺牲存储器块来执行垃圾收 集操作;以及控制存储器设备将第二存储器块之中的第三存储器块中 存储的热数据映射到牺牲存储器块并且将第一存储器块之中的第四存储器块中存储的冷数据映射到第三存储器块。
附图说明
图1是示出根据本发明的实施例的包括存储器***的数据处理系 统的框图;
图2是示出图1所示的存储器***中采用的存储器设备的配置的 示意图;
图3是示出图1所示的存储器设备中的存储器块的存储器单元阵 列的配置的电路图;
图4是示出根据本发明的实施例的存储器***的存储器设备的结 构的框图;
图5是示意性地示出根据本公开的实施例的存储器***的框图;
图6是示意性地示出根据本公开的实施例的耗损均衡触发模块的 框图;
图7是示意性地示出根据本公开的另一实施例的耗损均衡触发模 块的框图;
图8是示意性地示出根据本公开的实施例的目标牺牲存储器块检 测器的框图;
图9是示意性地示出根据本公开的另一实施例的目标牺牲存储器 块检测器的框图;
图10是示意性地示出根据本公开的实施例的耗损均衡操作模块 的框图;
图11是示意性地示出根据本公开的另一实施例的耗损均衡操作 模块的框图;
图12是示出根据本公开的实施例的存储器***的操作的流程图;
图13是示出根据本公开的另一实施例的存储器***的操作的流 程图;
图14至22是示意性地示出根据本发明的各种实施例的数据处理 ***的应用示例的图。
具体实施方式
下面将参考附图更详细地描述本发明的各种实施例。然而,本发 明可以以不同的形式实现,这些形式可以是任何所公开的实施例的变 型。因此,本发明不限于本文中阐述的实施例。而是,提供这些实施例是为了使得本公开彻底和完整并且向本领域技术人员充分传达本 发明的范围。贯穿本公开,在本发明的各个图和实施例中,相同的附 图标记指代相同的部件。
应当注意,对“实施例”、“另一实施例”等的引用不一定仅表 示一个实施例,并且对任何这样的短语的不同引用不一定是指同一实 施例。
应当理解,尽管本文中可以使用术语“第一”和/或“第二”来标 识各种元素,但是这些元素不应当受这些术语的限制。这些术语仅用 于将一个元素与具有相同或相似名称的另一元素区分开。例如,在不 脱离本公开的教导的情况下,在一个实例中的第一元素可以在另一实 例中称为第二元素,反之亦然。
应当理解,当一个元件被称为“耦合”或“连接”到另一元件时, 它可以直接耦合或连接到另一元件,或者可以在它们之间存在一个或 多个中间元件。相反,应当理解,当一个元件被称为“直接耦合”或 “直接连接”到另一元件时,不存在中间元件。解释元件之间的关系的其他表达(诸如“在......之间”、“直接在......之间”、“与......相 邻”或“与......直接相邻”)应当以相同的方式来解释。两个元件之 间的通信(无论是直接还是间接连接/耦合)可以是有线的或无线的, 除非上下文另有说明。
本文中使用的术语仅用于描述特定实施例的目的,而非旨在是限制性的。在本公开中,除非上下文另有明确说明,否则单数形式旨在 包括复数形式,反之亦然。本申请和所附权利要求中使用的冠词“一 个(a)”和“一个(an)”通常应当被解释为表示“一个或多个”,除非另有说明或从上下文清楚地指向单数形式。将进一步理解,术语 “包括(comprise)”、“包括(include)”、“具有(have)”和 任何其他开放式转换术语当在本说明书中使用时指定所述特征、数 字、步骤、操作、元素、组件和/或其组合的存在,但不排除一个或多 个其他特征、数字、步骤、操作、元素、组件和/或其组合的存在或添 加。
上述实施例仅用于理解本发明,而不是限制本发明的范围。如相 关领域的技术人员将从本公开理解的,可以对任何上述实施例进行各 种修改。
除非另外定义,否则本文中使用的所有术语(包括技术和科学术 语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含 义。除非在本公开中另外定义,否则这些术语不应当被解释为过于理 想或过于正式。
现在将参考附图详细描述本发明的各种实施例。
图1是示出根据本发明的实施例的包括存储器***110的数据处 理***100的框图。
参考图1,数据处理***100可以包括主机102和存储器***110。
主机102可以包括各种便携式电子设备中的任何一种,诸如移动 电话、MP3播放器和膝上型计算机,或者可以包括各种非便携式电子 设备中的任何一种,诸如台式计算机、游戏机、电视和投影仪。
主机102可以包括至少一个OS(操作***)。主机102可以执 行OS以在存储器***110上执行与用户请求相对应的操作。本文中,主机102可以向存储器***110提供与用户请求相对应的多个命令。 因此,存储器***110可以执行与多个命令相对应(即,与用户的请求相对应)的某些操作。OS可以管理和控制主机102的整体功能和 操作。OS可以使用数据处理***100或存储器***110来支持主机 102与用户之间的操作。
存储器***110可以响应于来自主机102的请求而操作或执行特 定功能或操作,并且特别地,可以存储要由主机102访问的数据。存 储器***110可以用作主机102的主存储器***或辅助存储器***。存储器***110可以根据主机接口的协议利用可以与主机102电耦合 的各种类型的存储设备中的任何一种来实现。存储器***110的非限 制性示例包括固态驱动器(SSD)、多媒体卡(MMC)和嵌入式MMC(eMMC)。
存储器***110可以包括各种类型的存储设备中的任何一种。这 样的存储设备的非限制性示例包括诸如DRAM动态随机存取存储器 (DRAM)和静态RAM(SRAM)的易失性存储器设备、以及诸如只 读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、 可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、 铁电RAM(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)、 电阻RAM(RRAM)和闪存的非易失性存储器设备。
存储器***110可以包括存储器设备150和控制器130。
控制器130和存储器设备150可以集成到单个半导体器件中,该 半导体器件可以被包括在如上所述的各种类型的存储器***中的任 何一种中。例如,控制器130和存储器设备150可以集成为单个半导 体器件以构成SSD、PCMCIA(个人计算机存储器卡国际协会)卡、 包括mini-SD的SD卡、micro-SD和SDHC、以及UFS设备。存储器 ***110可以被配置为计算机、智能电话、便携式游戏机、或配置计 算***的各种组件中的一个的一部分。
存储器设备150可以是非易失性存储器设备,即使没有供电,非 易失性存储器设备也可以保留所存储的数据。存储器设备150可以存 储通过写入操作从主机102提供的数据,并且通过读取操作将存储在 其中的数据输出到主机102。在一个实施例中,存储器设备150可以 包括多个存储器管芯(未示出),并且每个存储器管芯可以包括多个平面(未示出)。每个平面可以包括多个存储器块152至156,每个 存储器块可以包括多个页面,每个页面可以包括耦合到字线的多个存 储器单元。在一个实施例中,存储器设备150可以是具有3维(3D) 堆叠结构的闪存。
下面将参考图2至图4详细描述包括存储器设备150的3D堆叠 结构的存储器设备150的结构。
控制器130可以响应于来自主机102的请求而控制存储器设备 150。例如,控制器130可以将从存储器设备150读取的数据提供给 主机102,并且将从主机102提供的数据存储到存储器设备150中。 为了该操作,控制器130可以控制存储器设备150的读取、写入、编程和擦除操作。
更具体地,控制器130可以包括主机接口(I/F)132、处理器134、 存储器接口142和存储器144,它们都经由内部总线可操作地耦合或 接合。如稍后参考图5所述,控制器130还可以包括耗损均衡触发模 块502、目标牺牲存储器块检测器504和耗损均衡操作模块506。
主机接口132可以处理主机102的命令和数据。主机接口132可 以通过诸如通用串行总线(USB)、多媒体卡(MMC)、***组件 互连Express(PCI-E)、小型计算机***接口(SCSI)、串行连接 SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、 增强型小磁盘接口(ESDI)和集成驱动电子设备(IDE)的各种接口 协议中的一个或多个而与主机102通信。主机接口132可以经由固件 (即,用于与主机102交换数据的主机接口层(HIL))来驱动。
存储器接口142可以用作控制器130与存储器设备150之间的存 储器/存储接口,使得控制器130可以响应于来自主机102的请求而控 制存储器设备150。
存储器144可以用作存储器***110和控制器130的工作存储器, 并且存储用于驱动存储器***110和控制器130的数据。
存储器144可以是易失性存储器。例如,存储器144可以是静态 随机存取存储器(SRAM)或动态随机存取存储器(DRAM)。存储 器144可以设置在控制器130内部或外部。图1示出了设置在控制器 130内的存储器144。在另一实施例中,存储器144可以是具有用于在存储器144与控制器130之间传输数据的存储器接口的外部易失性 存储器。
如上所述,存储器144可以包括程序存储器、数据存储器、写缓 冲器/高速缓存、读缓冲器/高速缓存、数据缓冲器/高速缓存以及映射 缓冲器/高速缓存,以存储用于执行主机102与存储器设备150之间的 数据写入和读取操作的一些数据、以及控制器130和存储器设备150 执行这些操作所需要的其他数据。
处理器134可以控制存储器***110的整体操作。处理器134可 以使用固件来控制存储器***110的整体操作。固件可以称为闪存转 换层(FTL)。处理器134可以用微处理器或中央处理单元(CPU) 来实现。
例如,控制器130可以通过处理器134执行由主机102在存储器 设备150中请求的操作,处理器134被实现为微处理器、CPU等。而 且,控制器130可以通过处理器134对存储器设备150执行后台操作,处理器134可以实现为微处理器或CPU。对存储器设备150执行的后台操作可以包括:将存储在存储器设备150的存储器块152到156中 的一些存储器块中的数据复制和处理成其他存储器块的操作(例如, 垃圾收集(GC)操作)、在存储器块152至156中的一些之间执行 交换数据的操作(例如,耗损均衡(WL)操作)、将存储在控制器 130中的映射数据存储在存储器块152至156中的操作(例如,映射 刷新操作)、或者管理存储器设备150的坏块的操作(例如,检测和 处理存储器设备150中的存储器块152至156中的坏块的坏块管理操 作)。
参考图2至图4详细描述根据本发明的实施例的存储器***的存 储器设备。
图2是示出存储器设备150的示意图。图3是示出存储器设备150 中的存储器块330的存储器单元阵列的配置的电路图。图4是示出存储器设备150的3D结构的示意图。
参考图2,存储器设备150可以包括多个存储器块BLOCK0至 BLOCKN-1,其中N是大于1的整数。块BLOCK0至BLOCKN-1中 的每个可以包括多个页面,例如,2M或M个页面,其数目可以根据 电路设计而变化,M是大于1的整数。每个页面可以包括耦合到多个 字线WL的多个存储器单元。
此外,相应存储器块BLOCK0至BLOCKN-1中的存储器单元可 以是存储1位数据的单级单元(SLC)或存储2位或更多位数据的多 级单元(MLC)中的一个或多个。因此,存储器设备150可以包括 SLC存储器块或MLC存储器块,这取决于可以在存储器块中的每个 存储器单元中表达或存储的位的数目。SLC存储器块可以包括由存储 器单元实现的多个页面,每个存储器单元存储一位数据。SLC存储器 块通常可以具有比MLC存储器块更高的数据计算性能和更高的耐用 性。MLC存储器块可以包括多个页面,这些页面由存储器单元实现,每个存储器单元存储多位数据(例如,2位或更多位)。MLC存储器 块通常可以具有比SLC存储器块更大的数据存储空间,即更高的集 成密度。在另一实施例中,存储器设备150可以包括多个三级单元 (TLC)存储器块。在又一实施例中,存储器设备150可以包括多个 四级单元(QLC)存储器块。TCL存储器块可以包括多个页面,这些 页面由每个能够存储3位数据的存储器单元实现。QLC存储器块可以 包括多个页面,这些页面由每个能够存储4位数据的存储器单元实现。
代替非易失性存储器,存储器设备150可以由相变随机存取存储 器(PCRAM)、电阻随机存取存储器(RRAM(ReRAM))、铁电 随机存取存储器(FRAM)和自旋转移力矩磁随机存取存储器 (STT-RAM(STT-MRAM))中的任何一个来实现。
存储器块210、220、230、240可以通过编程操作存储从主机102 传输的数据,并且可以通过读取操作将存储在其中的数据传输到主机 102。
参考图3,存储器块330可以包括耦合到多个对应位线BL0至 BLm-1的多个单元串340。每列的单元串340可以包括一个或多个漏极选择晶体管DST和一个或多个源极选择晶体管SST。在漏极选择 晶体管DST与源极选择晶体管SST之间,多个存储器单元MC0至 MCn-1可以串联耦合。在一个实施例中,存储器单元晶体管MC0至 MCn-1中的每个可以由能够存储多个位的数据信息的MLC实现。单 元串340中的每个可以电耦合到多个位线BL0至BLm-1中的对应位 线。例如,如图3所示,第一单元串耦合到第一位线BL0,并且最后 的单元串耦合到最后的位线BLm-1。
虽然图3示出了与非闪存存储器单元,但是本公开不限于此。注 意,存储器单元可以是或非闪存单元,或者是包括组合在其中的两种 或更多种存储器单元的混合闪存单元。此外,应当注意,存储器设备150可以是包括导电浮栅作为电荷存储层的闪存器件,或者可以是包 括绝缘层作为电荷存储层的电荷陷阱闪存(CTF)存储器设备。
存储器设备150还可以包括电压源310,电压源310根据操作模 式生成包括编程电压、读取电压和通过电压在内的不同字线电压以提 供给字线。电压源310的电压生成操作可以由控制电路(未示出)控 制。在控制电路的控制下,电压源310可以选择存储器单元阵列的至 少一个存储器块(或扇区),选择所选择的存储器块的至少一个字线, 并且可以根据需要向所选择的字线和未选择的字线提供字线电压。
存储器设备150可以包括由控制电路控制的读取/写入电路320。 在验证/正常读取操作期间,读取/写入电路320可以作为感测放大器 进行操作以从存储器单元阵列读取(感测和放大)数据。在编程操作 期间,读取/写入电路320可以作为写入驱动器进行操作以根据要存储 在存储器单元阵列中的数据向位线提供电压或电流。在编程操作期 间,读取/写入电路320可以从缓冲器(未示出)接收要存储到存储器 单元阵列中的数据,并且根据所接收的数据驱动位线。读取/写入电路 320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326。页面缓冲器322至326中的每个可以包括多个 锁存器(未示出)。
存储器设备150可以由2D或3D存储器设备实现。特别地,如 图4所示,存储器设备150可以由具有3D堆叠结构的非易失性存储 器设备实现。当存储器设备150具有3D结构时,存储器设备150可 以包括多个存储器块BLK0至BLKN-1,这些存储器块可以对应于图 1所示的存储器设备150的存储器块152、154和156。存储器块152、 154和156中的每个可以以3D结构(或竖直结构)实现。例如,存 储器块152、154和156中的每个以及集合结构可以是三维的,其尺 寸在相互正交的方向上延伸,例如,x轴方向、y轴方向和z轴方向,如图4所示。
存储器设备150中包括的每个存储器块330可以包括沿第二方向 延伸的多个与非串NS(未示出)以及沿第一方向和第三方向延伸的 多个与非串NS。在本文中,每个与非串NS可以耦合到位线BL、至 少一个串选择线SSL、至少一个地选择线GSL(未示出)、多个字线WL、至少一个虚拟字线DWL(未示出)和公共源极线CSL,并且每 个与非串NS可以包括多个晶体管结构TS(未示出)。
简而言之,代表存储器设备150的存储器块152、154和156中 的任何一个的每个存储器块330可以耦合到多个位线BL、多个串选 择线SSL、多个地选择线GSL、多个字线WL、多个虚拟字线DWL 和多个公共源极线CSL,并且每个存储器块330可以包括多个与非串 NS。而且,在每个存储器块330中,一个位线BL可以耦合到多个与 非串NS以在一个与非串NS中实现多个晶体管。而且,每个与非串 NS的串选择晶体管SST可以耦合到对应的位线BL,并且每个与非串 NS的地选择晶体管GST可以耦合到公共源极线CSL。在本文中,存 储器单元MC可以被提供在每个与非串NS的串选择晶体管SST与地 选择晶体管GST之间。换言之,可以在存储器设备150的每个存储 器块330中实现多个存储器单元。
闪存设备以页面为单位执行编程和读取操作,以存储器块为单位 执行擦除操作,并且不支持重写操作,这与硬盘***不同。因此,为 了改变在页面中编程的原始数据,闪存设备将原始数据的已改变版本 编程到另一页面中并且使原始数据无效。当特定存储器块充满无效页 面时,控制器130可以控制存储器设备150对特定存储器块执行擦除操作,并且然后对特定(现在经擦除的)存储器块执行编程操作。当 特定存储器块的擦除计数达到最大擦除计数时,控制器130可以将特 定存储器块指定为坏存储器块,该存储器块不再能够使用。控制器130 可以控制存储器设备150对存储器块执行耗损均衡操作,使得存储器 块的擦除计数不达到最大擦除计数。通过耗损均衡操作,存储器设备 150中包括的存储器块的耗损水平可以保持均匀,从而增加闪存的寿 命。
在耗损均衡操作期间,在具有高擦除计数的存储器块中编程的数 据可以被映射到具有低擦除计数的存储器块中,而在具有低擦除计数 的存储器块中编程的数据可以被映射到具有高擦除计数的存储器块。 通过耗损均衡操作,对具有低擦除计数的存储器块的编程和擦除操作的频率可以增加,而对具有高擦除计数的存储器块的编程和擦除操作 的频率可以降低。通过耗损均衡操作,存储器设备150中的存储器块 的耗损水平可以保持均匀,从而增加闪存的寿命。
根据现有技术,控制器控制存储器设备对存储映射数据的映射存 储器块以及存储***数据和主机数据的数据存储器块单独地执行耗 损均衡操作。例如,对映射存储器块的耗损均衡操作期间,控制器检 测具有低擦除计数的映射存储器块和具有高擦除计数的映射存储器块,并且将在具有高擦除计数的映射存储器块中编程的映射数据映射 到具有低擦除计数的映射存储器块中,同时将在具有低擦除计数的映 射存储器块中编程的映射数据映射到具有高擦除计数的映射存储器 块中。
根据现有技术,当对映射存储器块和数据存储器块两者集中执行 编程和擦除操作时,很难保持包括映射存储器块和数据存储器块在内 的所有存储器块的耗损水平均匀。例如,当对数据存储器块比对映射 存储器块更集中地执行编程和擦除操作时,数据存储器块的平均擦除计数很高,而映射存储器块的平均擦除计数很低。在这种情况下,尽 管通过对数据存储器块的耗损均衡操作可以保持数据存储器块的耗 损水平均匀,但是很难保持包括映射存储器块和数据存储器块在内的 所有存储器块的耗损水平均匀。
例如,当对映射存储器块比对数据存储器块更集中地执行编程和 擦除操作时,映射存储器块的平均擦除计数很高,而数据存储器块的 平均擦除计数很低。在这种情况下,尽管通过对映射存储器块的耗损 均衡操作可以保持映射存储器块的耗损水平均匀,但是很难保持包括映射存储器块和数据存储器块在内的所有存储器块的耗损水平均匀。
根据本公开的实施例,当对数据存储器块比对映射存储器块更集 中地执行编程和擦除操作时,可以改变具有低擦除计数的映射存储器 块以变为数据存储器块。控制器130可以执行将在具有高擦除计数的数据存储器块中编程的数据映射到已改变的数据存储器块的耗损均 衡操作。根据本公开的另一实施例,当对映射存储器块比对数据存储 器块更强烈地执行编程和擦除操作时,可以改变具有低擦除计数的数 据存储器块以变为映射存储器块。控制器130可以执行将在具有高擦 除计数的映射存储器块中编程的数据映射到已改变的映射存储器块的耗损均衡操作。根据本公开的实施例,可以对映射存储器块和数据 存储器块不是单独地而是聚合地执行耗损均衡操作,从而保持包括映 射存储器块和数据存储器块在内的所有存储器块的耗损水平均匀。
图5是示意性地示出根据本公开的实施例的存储器***110的框 图。图5简要地示出了数据处理***100的元件中与本公开的实施例 有关的元件。
如上所述,存储器***110可以包括存储器设备150和控制器 130。控制器130可以控制存储器设备150对存储器块执行耗损均衡 操作和垃圾收集操作。
参考图5,控制器130还可以包括耗损均衡触发模块502、目标 牺牲存储器块检测器504和耗损均衡操作模块506。存储器设备150 可以包括多个映射存储器块160、162和164以及数据存储器块170、 172和174。
耗损均衡触发模块502可以基于映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值来 触发目标牺牲存储器块检测操作。
根据本公开的实施例,当映射存储器块的平均擦除计数 ECAVG_MAP小于数据存储器块的平均擦除计数ECAVG_DATA并且映射存 储器块的平均擦除计数ECAVG_MAP与数据存储器块的平均擦除计数 ECAVG_DATA之间的差值大于第一阈值TH1时,耗损均衡触发模块502 可以向目标牺牲存储器块检测器504提供第一触发信号Sigtrig1。
当映射存储器块的平均擦除计数ECAVG_MAP小于数据存储器块的 平均擦除计数ECAVG_DATA并且映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值小 于或等于第一阈值TH1,但是映射存储器块的最小擦除计数ECMin_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值大于第二阈 值TH2时,耗损均衡触发模块502可以向目标牺牲存储器块检测器 504提供第二触发信号Sigtrig2。
根据本公开的另一实施例,当数据存储器块的平均擦除计数 ECAVG_DATA小于映射存储器块的平均擦除计数ECAVG_MAP并且映射存 储器块的平均擦除计数ECAVG_MAP与数据存储器块的平均擦除计数 ECAVG_DATA之间的差值大于第一阈值TH1时,耗损均衡触发模块502 可以向目标牺牲存储器块检测器504提供第三触发信号Sigtrig3。
当数据存储器块的平均擦除计数ECAVG_DATA小于映射存储器块 的平均擦除计数ECAVG_MAP并且映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值小 于或等于第一阈值TH1,但是数据存储器块的最小擦除计数ECMin_DATA与映射存储器块的平均擦除计数ECAVG_MAP之间的差值大 于第二阈值TH2时,耗损均衡触发模块502可以向目标牺牲存储器块 检测器504提供第四触发信号Sigtrig4。
图6是示意性地示出根据本公开的实施例的耗损均衡触发模块 502的框图。
耗损均衡触发模块502可以包括擦除计数部分602和第一比较部 分604。
擦除计数部分602可以获取映射存储器块的平均擦除计数 ECAVG_MAP和数据存储器块的平均擦除计数ECAVG_DATA。
擦除计数部分602可以获取存储器设备150内的相应映射存储器 块的擦除计数和相应数据存储器块的擦除计数。擦除计数部分602可 以通过对相应映射存储器块的擦除计数求和、并且然后将该总和除以 映射存储器块的数目来获取映射存储器块的平均擦除计数ECAVG_MAP。擦除计数部分602可以通过对相应数据存储器块的擦除 计数求和、并且然后将该总和除以数据存储器块的数目来获取数据存 储器块的平均擦除计数ECAVG_DATA。
擦除计数部分602可以向第一比较部分604和目标牺牲存储器块 检测器504提供表示映射存储器块的平均擦除计数ECAVG_MAP和数据 存储器块的平均擦除计数ECAVG_DATA的擦除计数信息infoEC、以及存 储器设备150内的相应映射存储器块的擦除计数和相应数据存储器块 的擦除计数。
第一比较部分604可以基于擦除计数信息infoEC来比较映射存储 器块的平均擦除计数ECAVG_MAP和数据存储器块的平均擦除计数 ECAVG_DATA。
根据本公开的实施例,当映射存储器块的平均擦除计数 ECAVG_MAP小于数据存储器块的平均擦除计数ECAVG_DATA并且映射存 储器块的平均擦除计数ECAVG_MAP与数据存储器块的平均擦除计数 ECAVG_DATA之间的差值大于第一阈值TH1时,第一比较部分604可以 向目标牺牲存储器块检测器504提供第一触发信号Sigtrig1。
当映射存储器块的平均擦除计数ECAVG_MAP小于数据存储器块的 平均擦除计数ECAVG_DATA并且映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值小 于或等于第一阈值TH1时,第一比较部分604可以获取映射存储器块的最小擦除计数ECMin_MAP。第一比较部分604可以根据擦除计数信息 infoEC从存储器设备150内的映射存储器块的擦除计数中获取映射存 储器块的最小擦除计数ECMin_MAP。
当映射存储器块的平均擦除计数ECAVG_MAP小于数据存储器块的 平均擦除计数ECAVG_DATA并且映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值小 于或等于第一阈值TH1,但是映射存储器块的最小擦除计数ECMin_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值大于第二阈 值TH2时,第一比较部分604可以向目标牺牲存储器块检测器504提 供第二触发信号Sigtrig2。
耗损均衡触发模块502可以通过在特定条件下(即,当映射存储 器块的最小擦除计数ECMin_MAP与数据存储器块的平均擦除计数 ECAVG_DATA之间的差值大于第二阈值TH2时)触发耗损均衡操作来控 制存储器设备150优先地对具有最小擦除计数ECMin_MAP的映射存储器块执行耗损均衡操作,即使当映射存储器块的平均擦除计数 ECAVG_MAP小于数据存储器块的平均擦除计数ECAVG_DATA并且映射存 储器块的平均擦除计数ECAVG_MAP与数据存储器块的平均擦除计数 ECAVG_DATA之间的差值小于或等于第一阈值TH1时。
因此,耗损均衡触发模块502可以防止由于如下长时间情况而导 致对具有最小擦除计数ECMin_MAP的映射存储器块长时间不执行耗损 均衡操作的问题:其中映射存储器块的平均擦除计数ECAVG_MAP小于 数据存储器块的平均擦除计数ECAVG_DATA并且映射存储器块的平均 擦除计数ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间 的差值小于或等于第一阈值TH1。
图7是示意性地示出根据本公开的另一实施例的耗损均衡触发模 块502的框图。
根据本公开的另一实施例,当数据存储器块的平均擦除计数 ECAVG_DATA小于映射存储器块的平均擦除计数ECAVG_MAP并且映射存 储器块的平均擦除计数ECAVG_MAP与数据存储器块的平均擦除计数 ECAVG_DATA之间的差值大于第一阈值TH1时,第一比较部分604可以 向目标牺牲存储器块检测器504提供第三触发信号Sigtrig3。
当数据存储器块的平均擦除计数ECAVG_DATA小于映射存储器块 的平均擦除计数ECAVG_MAP并且映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值小 于或等于第一阈值TH1时,第一比较部分604可以获取数据存储器块的最小擦除计数ECMin_DATA。第一比较部分604可以根据擦除计数信 息infoEC从存储器设备150内的数据存储器块的擦除计数中获取数据 存储器块的最小擦除计数ECMin_DATA。
当数据存储器块的平均擦除计数ECAVG_DATA小于映射存储器块 的平均擦除计数ECAVG_MAP并且映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值小 于或等于第一阈值TH1,但是数据存储器块的最小擦除计数ECMin_DATA与映射存储器块的平均擦除计数ECAVG_MAP之间的差值大 于第二阈值TH2时,第一比较部分604可以向目标牺牲存储器块检测 器504提供第四触发信号Sigtrig4。
耗损均衡触发模块502可以通过在特定条件下(即,当数据存储 器块的最小擦除计数ECMin_DATA与映射存储器块的平均擦除计数 ECAVG_MAP之间的差值大于第二阈值TH2时)触发耗损均衡操作来控 制存储器设备150优先地对具有最小擦除计数ECMin_MAP的数据存储器块执行耗损均衡操作,即使当数据存储器块的平均擦除计数 ECAVG_DATA小于映射存储器块的平均擦除计数ECAVG_MAP并且映射存 储器块的平均擦除计数ECAVG_MAP与数据存储器块的平均擦除计数 ECAVG_DATA之间的差值小于或等于第一阈值TH1时。
因此,耗损均衡触发模块502可以防止由于如下长时间情况而导 致对具有最小擦除计数ECMin_DATA的数据存储器块长时间不执行耗损 均衡操作的问题:其中数据存储器块的平均擦除计数ECAVG_DATA小于 映射存储器块的平均擦除计数ECAVG_MAP并且映射存储器块的平均擦 除计数ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的 差值小于或等于第一阈值TH1。
再次参考图5,根据本公开的实施例,目标牺牲存储器块检测器 504可以根据第一触发信号Sigtrig1和第二触发信号Sigtrig2来检测第一 牺牲存储器块。目标牺牲存储器块检测器504可以根据第一触发信号 Sigtrig1检测每个具有的擦除计数小于或等于数据存储器块的平均擦除 计数ECAVG_DATA的映射存储器块作为第一牺牲存储器块。目标牺牲存 储器块检测器504还可以根据第二触发信号Sigtrig2检测具有映射存储 器块的最小擦除计数ECMin_MAP的映射存储器块作为第一牺牲存储器 块。
根据本公开的另一实施例,目标牺牲存储器块检测器504可以根 据第三触发信号Sigtrig3和第四触发信号Sigtrig4来检测第二牺牲存储器 块。目标牺牲存储器块检测器504可以根据第三触发信号Sigtrig3检测 每个具有的擦除计数小于或等于映射存储器块的平均擦除计数 ECAVG_MAP的数据存储器块作为第二牺牲存储器块。目标牺牲存储器 块检测器504还可以根据第四触发信号Sigtrig4检测具有数据存储器块 的最小擦除计数ECMin_DATA的数据存储器块作为第二牺牲存储器块。
根据本公开的实施例,目标牺牲存储器块检测器504可以控制存 储器设备150执行将第一牺牲存储器块的有效页面数据复制到目标映 射存储器块中、并且擦除第一牺牲存储器块的数据的垃圾收集操作。 目标牺牲存储器块检测器504可以向耗损均衡操作模块506提供关于 第一牺牲存储器块的信息infoWL_BLK1和第一完整信号Sigcomplete1。
根据本公开的另一实施例,目标牺牲存储器块检测器504可以控 制存储器设备150执行将第二牺牲存储器块的有效页面数据复制到目 标映射存储器块中、并且擦除第二牺牲存储器块的数据的垃圾收集操 作。目标牺牲存储器块检测器504可以向耗损均衡操作模块506提供 关于第二牺牲存储器块的信息infoWL_BLK2和第二完整信号Sigcomplete2。
图8是示意性地示出根据本公开的实施例的目标牺牲存储器块检 测器504的框图。
目标牺牲存储器块检测器504可以包括阈值确定部分702、第二 比较部分704和垃圾收集操作部分706。
阈值确定部分702可以分别根据第一触发信号Sigtrig1和第二触发 信号Sigtrig2将数据存储器块的平均擦除计数ECAVG_DATA和映射存储器 块的最小擦除计数ECMin_MAP确定为阈值TH。阈值确定部分702可以 向第二比较部分704提供表示所确定的阈值TH的阈值信息infoTH。
第二比较部分704可以根据阈值信息infoTH将阈值TH与相应映 射存储器块的擦除计数进行比较。根据本公开的实施例,第二比较部 分704可以检测作为第一牺牲存储器块的、具有擦除计数小于或等于 阈值TH的映射存储器块。第二比较部分704可以向垃圾收集操作部 分706和耗损均衡操作模块506提供关于检测到的第一牺牲存储器块 的信息infoWL_BLK1。
垃圾收集操作部分706可以根据关于第一牺牲存储器块的信息 infoWL_BLK1来控制存储器设备150对第一牺牲存储器块执行垃圾收集 操作。在垃圾收集操作期间,存储器设备150可以将第一牺牲存储器 块的有效页面数据复制到目标映射存储器块中,并且可以擦除第一牺牲存储器块的数据。每个目标存储器块可以具有空页面,空页面的数 目大于或等于阈值,该阈值可以是预定的。当第一牺牲存储器块的所 有页面由于垃圾收集操作而变空时,垃圾收集操作部分706可以向耗 损均衡操作模块506提供第一完整信号Sigcomplete1。
图9是示意性地示出根据本公开的另一实施例的目标牺牲存储器 块检测器504的框图。
阈值确定部分702可以分别根据第三触发信号Sigtrig3和第四触发 信号Sigtrig4将映射存储器块的平均擦除计数ECAVG_MAP和数据存储器 块的最小擦除计数ECMin_DATA确定为阈值TH。阈值确定部分702可 以向第二比较部分704提供表示所确定的阈值TH的阈值信息infoTH。
第二比较部分704可以根据阈值信息infoTH将阈值TH与相应数 据存储器块的擦除计数进行比较。根据本公开的另一实施例,第二比 较部分704可以检测作为第二牺牲存储器块的、具有擦除计数小于或 等于阈值TH的数据存储器块。第二比较部分704可以向垃圾收集操 作部分706和耗损均衡操作模块506提供关于检测到的第二牺牲存储 器块的信息infoWL_BLK2。
垃圾收集操作部分706可以根据关于第二牺牲存储器块的信息 infoWL_BLK2来控制存储器设备150对第二牺牲存储器块执行垃圾收集 操作。在垃圾收集操作期间,存储器设备150可以将第二牺牲存储器 块的有效页面数据复制到目标数据存储器块中,并且可以擦除第二牺牲存储器块的数据。每个目标存储器块可以具有空页面,空页面的数 目大于或等于阈值,该阈值可以是预定的。当第二牺牲存储器块的所 有页面由于垃圾收集操作而变空时,垃圾收集操作部分706可以向耗 损均衡操作模块506提供第二完整信号Sigcomplete2。
再次参考图5,耗损均衡操作模块506可以控制存储器设备150 根据第一完整信号Sigcomplete1和第二完整信号Sigcomplete2对牺牲存储器 块执行耗损均衡操作。
根据本公开的实施例,耗损均衡操作模块506可以根据第一完整 信号Sigcomplete1检测作为热数据存储器块的、每个具有的擦除计数等 于或大于阈值的数据存储器块,该阈值可以是预定的。热数据存储器 块可以是存储热数据的那些存储器块,热数据是经常被访问的数据, 即具有高访问频率的数据。耗损均衡操作模块506可以基于关于第一 牺牲存储器块的信息infoWL_BLK1控制存储器设备150执行将存储在热 数据存储器块中的数据映射到第一牺牲存储器块的耗损均衡操作。
根据本公开的实施例,控制器130可以不是单独地而是聚合地通 过经由垃圾收集操作和映射操作将映射存储器块改变为数据存储器 块来控制存储器设备150对映射存储器块和数据存储器块执行耗损均 衡操作。控制器130可以通过控制存储器设备150执行将存储在数据 存储器块中的热数据映射到具有低擦除计数的映射存储器块的耗损 均衡操作来防止映射存储器块的擦除计数不增加的问题。因此,所有 存储器块的擦除计数可以在存储器设备150内保持均匀。
根据本公开的另一实施例,耗损均衡操作模块506可以根据第二 完整信号Sigcomplete2检测作为热映射存储器块的、每个具有的擦除计 数大于或等于阈值的映射存储器块,该阈值可以是预定的。耗损均衡 操作模块506可以基于关于第二牺牲存储器块的信息infoWL_BLK2控制 存储器设备150执行将存储在热映射存储器块中的数据映射到第二牺牲存储器块的耗损均衡操作。
根据本公开的另一实施例,控制器130可以不是单独地而是聚合 地通过经由垃圾收集操作和映射操作将数据存储器块改变为映射存 储器块来控制存储器设备150对映射存储器块和数据存储器块执行耗 损均衡操作。控制器130可以通过控制存储器设备150执行将存储在 映射存储器块中的热数据映射到具有低擦除计数的数据存储器块的 耗损均衡操作来防止数据存储器块的擦除计数不增加的问题。因此, 所有存储器块的擦除计数可以在存储器设备150内保持均匀。
图10是示意性地示出根据本公开的实施例的耗损均衡操作模块 506的框图。
耗损均衡操作模块506可以包括热数据检测部分802和映射部分 804。
根据本公开的实施例,热数据检测部分802可以根据第一完整信 号Sigcomplete1检测存储热数据的热数据存储器块。热数据检测部分802 可以基于擦除计数信息infoEC检测作为热数据存储器块的、每个具有 的擦除计数大于或等于阈值的数据存储器块,该阈值可以是预定的。 热数据检测部分802可以向映射部分804提供关于热数据存储器块的 信息infohot_DATA_BLK。
映射部分804可以根据关于热数据存储器块的信息 infohot_DATA_BLK和关于第一牺牲存储器块的信息infoWL_BLK1,来控制存 储器设备150执行将存储在热数据存储器块中的数据映射到第一牺牲 存储器块的耗损均衡操作。在耗损均衡操作完成之后,映射部分804可以控制存储器设备150擦除存储在热数据存储器块中的数据,并且 将存储在映射存储器块中的冷数据映射到热数据存储器块,从而延迟热数据存储器块的擦除计数的增加。因此,由于耗损均衡操作,可以 提高每个具有低擦除计数的第一牺牲存储器块的擦除计数的增加的 速率或幅度,同时可以降低每个具有高擦除计数的热数据存储器块的 擦除计数的增加的速率或幅度。因此,可以保持所有存储器块的总擦 除计数均匀。
图11是示意性地示出根据本公开的另一实施例的耗损均衡操作 模块506的框图。
耗损均衡操作模块506可以包括热数据检测部分802和映射部分 804。
根据本公开的另一实施例,热数据检测部分802可以根据第二完 整信号Sigcomplete2检测存储热数据的热映射存储器块。热数据检测部 分802可以基于擦除计数信息infoEC检测作为热映射存储器块的、每 个具有的擦除计数大于或等于阈值的映射存储器块,该阈值可以是预 定的。热数据检测部分802可以向映射部分804提供关于热映射存储器块的信息infohot_MAP_BLK。
映射部分804可以根据关于热映射存储器块的信息infohot_MAP_BLK和关于第二牺牲存储器块的信息infoWL_BLK2,来控制存储器设备150 执行将存储在热映射存储器块中的数据映射到第二牺牲存储器块的 耗损均衡操作。在耗损均衡操作完成之后,映射部分804可以控制存 储器设备150擦除存储在热映射存储器块中的数据,并且将存储在数 据存储器块中的冷数据映射到热映射存储器块,从而延迟热映射存储 器块的擦除计数的增加。因此,由于耗损均衡操作,可以提高每个具 有低擦除计数的第二牺牲存储器块的擦除计数的增加的速率或幅度,同时可以降低每个具有高擦除计数的热映射存储器块的擦除计数的增加的速率或幅度。因此,可以保持所有存储器块的总擦除计数均匀。
图12是示出根据本公开的实施例的存储器***110的操作的流 程图。
参考图12,存储器***110的操作可以包括:对平均擦除计数进 行计数的步骤S1202;检测牺牲存储器块的步骤S1204、S1206、S1208、 S1210和S1212;执行垃圾收集操作的步骤S1214;以及执行耗损均 衡操作的步骤S1216。
在步骤S1202处,控制器130可以获取映射存储器块的平均擦除 计数ECAVG_MAP和数据存储器块的平均擦除计数ECAVG_DATA。控制器 130可以通过对存储器设备150内的相应映射存储器块的擦除计数求 和、并且然后将该总和除以映射存储器块的数目来获取映射存储器块 的平均擦除计数ECAVG_MAP。控制器130可以通过对存储器设备150 内的相应数据存储器块的擦除计数求和、并且然后将该总和除以数据 存储器块的数目来获取数据存储器块的平均擦除计数ECAVG_DATA。
在步骤S1204处,当映射存储器块的平均擦除计数ECAVG_MAP小 于数据存储器块的平均擦除计数ECAVG_DATA时(步骤S1204为“是”), 控制器130可以基于在步骤S1202处获取的映射存储器块的平均擦除计数ECAVG_MAP和数据存储器块的平均擦除计数ECAVG_DATA来检测牺牲存储器块。
在步骤S1206处,控制器130可以基于在步骤S1202处获取的映 射存储器块的平均擦除计数ECAVG_MAP和数据存储器块的平均擦除计 数ECAVG_DATA,来将映射存储器块的平均擦除计数ECAVG_MAP与数据 存储器块的平均擦除计数ECAVG_DATA之间的差值与第一阈值TH1进行比较。当映射存储器块的平均擦除计数ECAVG_MAP与数据存储器块的 平均擦除计数ECAVG_DATA之间的差值小于或等于第一阈值TH1时(步 骤S1206为“否”),控制器130可以从映射存储器块的擦除计数中 获取映射存储器块的最小擦除计数ECMin_MAP。
在步骤S1208处,控制器130可以基于在步骤S1202处获取的映 射存储器块的平均擦除计数ECAVG_MAP和数据存储器块的平均擦除计 数ECAVG_DATA以及在步骤S1206获取的映射存储器块的最小擦除计数 ECMin_MAP,来将映射存储器块的最小擦除计数ECMin_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值与第二阈值TH2进行比 较。当映射存储器块的最小擦除计数ECMin_MAP与数据存储器块的平 均擦除计数ECAVG_DATA之间的差值小于或等于第二阈值TH2时(步骤 S1208为“否”),该过程可以返回到步骤S1204。
在步骤S1210和S1212,控制器130可以检测作为第一牺牲存储 器块的、每个具有的擦除计数小于或等于阈值TH的映射存储器块。
在步骤S1210处,控制器130可以将数据存储器块的平均擦除计 数ECAVG_DATA确定为阈值TH。当映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值大 于第一阈值TH1时(步骤S1206为“是”),控制器130可以检测作 为第一牺牲存储器块的、每个具有的擦除计数小于或等于数据存储器 块的平均擦除计数ECAVG_DATA的映射存储器块。
在步骤S1212处,控制器130可以将映射存储器块的最小擦除计 数ECMin_MAP确定为阈值TH。当映射存储器块的最小擦除计数ECMin_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值小 于第一阈值TH1但大于第二阈值TH2时(步骤S1208为“是”),控 制器130可以检测作为第一牺牲存储器块的、具有映射存储器块的最 小擦除计数ECMin_MAP的映射存储器块。
根据本公开的实施例,控制器130可以通过在特定条件下(即, 当映射存储器块的最小擦除计数ECMin_MAP与数据存储器块的平均擦 除计数ECAVG_DATA之间的差值大于第二阈值TH2时)触发耗损均衡操 作来控制存储器设备150优先地对具有最小擦除计数ECMin_MAP的映射存储器块执行耗损均衡操作,即使当映射存储器块的平均擦除计数 ECAVG_MAP小于数据存储器块的平均擦除计数ECAVG_DATA并且映射存 储器块的平均擦除计数ECAVG_MAP与数据存储器块的平均擦除计数 ECAVG_DATA之间的差值小于或等于第一阈值TH1时。
因此,控制器130可以防止由于如下长时间情况而导致对具有最 小擦除计数ECMin_MAP的映射存储器块长时间不执行耗损均衡操作的 问题:其中映射存储器块的平均擦除计数ECAVG_MAP小于数据存储器 块的平均擦除计数ECAVG_DATA并且映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值小 于或等于第一阈值TH1。
在步骤S1214处,控制器130可以控制存储器设备150对在步骤 S1210处和S1212处检测到的第一牺牲存储器块执行垃圾收集操作。 在垃圾收集操作期间,存储器设备150可以将第一牺牲存储器块的有 效页面数据复制到目标映射存储器块中并且擦除第一牺牲存储器块 的数据。
在步骤S1216处,控制器130可以控制存储器设备150执行将存 储在数据存储器块中的热数据映射到第一牺牲存储器块的耗损均衡 操作。热数据可以是存储在每个具有的擦除计数大于或等于阈值的数 据存储器块中的数据,该阈值可以是预定的。
例如,当映射存储器块的平均擦除计数ECAVG_MAP为“20”,数 据存储器块的平均擦除计数ECAVG_DATA为“100”并且第一阈值TH1为“50”时,映射存储器块的平均擦除计数ECAVG_MAP小于数据存储 器块的平均擦除计数ECAVG_DATA,并且映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值大 于第一阈值TH1。因此,控制器130可以检测作为第一牺牲存储器块 的、每个具有的擦除计数小于或等于数据存储器块的平均擦除计数 ECAVG_DATA的映射存储器块。控制器130可以控制存储器设备150对 第一牺牲存储器块(即,每个具有的擦除计数小于或等于数据存储器 块的平均擦除计数ECAVG_DATA的映射存储器块)执行垃圾收集操作。 在垃圾收集操作期间,存储器设备150可以将第一牺牲存储器块的有 效页面数据复制到目标映射存储器块中、并且擦除第一牺牲存储器块 的数据。控制器130可以控制存储器设备150执行将存储在热数据存 储器块(每个热数据存储器块具有擦除计数“120”)中的热数据映 射到第一牺牲存储器块、并且将存储在冷映射存储器块(每个冷映射 存储器块具有小于或等于“10”的擦除计数)中的冷数据映射到热数 据存储器块的耗损均衡操作。
例如,当映射存储器块的平均擦除计数ECAVG_MAP为“55”,数 据存储器块的平均擦除计数ECAVG_DATA为“100”,第一阈值TH1为 “50”,并且第二阈值TH2为“40”时,映射存储器块的平均擦除计 数ECAVG_MAP小于数据存储器块的平均擦除计数ECAVG_DATA、并且映 射存储器块的平均擦除计数ECAVG_MAP与数据存储器块的平均擦除计 数ECAVG_MAP之间的差值小于第一阈值TH1但大于第二阈值TH2。因 此,控制器130可以检测作为第一牺牲存储器块的、具有映射存储器 块的最小擦除计数ECMin_MAP的映射存储器块,并且可以控制存储器 设备150对第一牺牲存储器块(即,具有映射存储器块的最小擦除计 数ECMin_MAP的映射存储器块)执行耗损均衡操作。
根据本公开的实施例,控制器130可以不是单独地而是聚合地通 过在步骤S1214处和S1216处将映射存储器块改变为数据存储器块来 控制存储器设备150对映射存储器块和数据存储器块执行耗损均衡操 作。控制器130可以通过控制存储器设备150执行将存储在数据存储器块中的热数据映射到具有低擦除计数的映射存储器块的耗损均衡 操作,来防止映射存储器块的擦除计数不增加的问题。因此,所有存 储器块的擦除计数可以在存储器设备150内保持均匀。
图13是示意性地示出根据本公开的另一实施例的存储器*** 110的操作的流程图。
参考图13,存储器***110的操作可以包括:对平均擦除计数进 行计数的步骤S1302;检测牺牲存储器块的步骤S1304至S1312;执 行垃圾收集操作的步骤S1314;以及执行耗损均衡操作的步骤S1316。
在步骤S1302处,控制器130可以获取映射存储器块的平均擦除 计数ECAVG_MAP和数据存储器块的平均擦除计数ECAVG_DATA。控制器 130可以通过对存储器设备150内的相应映射存储器块的擦除计数求 和、并且然后将该总和除以存储器设备150内的映射存储器块的数目 来获取映射存储器块的平均擦除计数ECAVG_MAP。控制器130可以通 过对存储器设备150内的相应数据存储器块的擦除计数求和、并且然 后将该总和除以存储器设备150内的数据存储器块的数目来获取数据 存储器块的平均擦除计数ECAVG_DATA。
在步骤S1304处,当数据存储器块的平均擦除计数ECAVG_DATA小于映射存储器块的平均擦除计数ECAVG_MAP时(步骤S1304为 “是”),控制器130可以基于在步骤S1302获取的映射存储器块的 平均擦除计数ECAVG_MAP和数据存储器块的平均擦除计数ECAVG_DATA来检测牺牲存储器块。
在步骤S1306处,控制器130可以基于在步骤S1302处获取的映 射存储器块的平均擦除计数ECAVG_MAP和数据存储器块的平均擦除计 数ECAVG_DATA来将映射存储器块的平均擦除计数ECAVG_MAP与数据存 储器块的平均擦除计数ECAVG_DATA之间的差值与第一阈值TH1进行比较。当映射存储器块的平均擦除计数ECAVG_MAP与数据存储器块的平 均擦除计数ECAVG_DATA之间的差值小于或等于第一阈值TH1时(步骤 S1306为“否”),控制器130可以从数据存储器块的擦除计数中获取数据存储器块的最小擦除计数ECMin_DATA。
在步骤S1308处,控制器130可以基于在步骤S1302处获取的映 射存储器块的平均擦除计数ECAVG_MAP和数据存储器块的平均擦除计 数ECAVG_DATA以及在步骤S1306处获取的数据存储器块的最小擦除计 数ECMin_DATA,来将数据存储器块的最小擦除计数ECMin_DATA与映射存储器块的平均擦除计数ECAVG_MAP之间的差值与第二阈值TH2进行 比较。当数据存储器块的最小擦除计数ECMin_DATA与映射存储器块的 平均擦除计数ECAVG_MAP之间的差值小于或等于第二阈值TH2时(步 骤S1308为“否”),该过程可以返回到步骤S1304。
在步骤S1310处和S1312处,控制器130可以检测作为第二牺牲 存储器块的、每个具有的擦除计数小于或等于阈值TH的数据存储器 块。
在步骤S1310处,控制器130可以将映射存储器块的平均擦除计 数ECAVG_MAP确定为阈值TH。当映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值大 于第一阈值TH1时(步骤S1306为“是”),控制器130可以检测作 为第二牺牲存储器块的、每个具有的擦除计数小于或等于映射存储器 块的平均擦除计数ECAVG_MAP的数据存储器块。
在步骤S1312处,控制器130可以将数据存储器块的最小擦除计 数ECMin_DATA确定为阈值TH。当数据存储器块的最小擦除计数 ECMin_DATA与映射存储器块的平均擦除计数ECAVG_MAP之间的差值小 于第一阈值TH1但大于第二阈值TH2时(步骤S1308为“是”),控 制器130可以检测作为第二牺牲存储器块的、具有数据存储器块的最 小擦除计数ECMin_DATA的数据存储器块。
根据本公开的另一实施例,控制器130可以通过在特定条件下 (即,当数据存储器块的最小擦除计数ECMin_DATA与映射存储器块的 平均擦除计数ECAVG_MAP之间的差值大于第二阈值TH2时)触发耗损 均衡操作来控制存储器设备150优先地对具有最小擦除计数ECMin_DATA的数据存储器块执行耗损均衡操作,即使当数据存储器块 的平均擦除计数ECAVG_DATA小于映射存储器块的平均擦除计数ECAVG_MAP并且映射存储器块的平均擦除计数ECAVG_MAP与数据存储 器块的平均擦除计数ECAVG_DATA之间的差值小于或等于第一阈值TH1时。
因此,控制器130可以防止由于如下长时间情况而导致对具有最 小擦除计数ECMin_DATA的数据存储器块长时间不执行耗损均衡操作的 问题:其中数据存储器块的平均擦除计数ECAVG_DATA小于映射存储器 块的平均擦除计数ECAVG_MAP并且映射存储器块的平均擦除计数 ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值小 于或等于第一阈值TH1。
在步骤S1314处,控制器130可以控制存储器设备150对在步骤 S1310和S1312处检测到的第二牺牲存储器块执行垃圾收集操作。在 垃圾收集操作期间,存储器设备150可以将第二牺牲存储器块的有效 页面数据复制到目标数据存储器块中并且擦除第二牺牲存储器块的 数据。
在步骤S1316处,控制器130可以控制存储器设备150执行将存 储在映射存储器块中的热数据映射到第二牺牲存储器块的耗损均衡 操作。热数据可以存储在每个具有的擦除计数大于或等于阈值的映射 存储器块中,该阈值可以是预定的。
例如,当数据存储器块的平均擦除计数ECAVG_DATA为“20”,映 射存储器块的平均擦除计数ECAVG_MAP为“100”,并且第一阈值TH1为“50”时,数据存储器块的平均擦除计数ECAVG_DATA小于映射存储 器块的平均擦除计数ECAVG_MAP,并且映射存储器块的平均擦除计数ECAVG_MAP与数据存储器块的平均擦除计数ECAVG_DATA之间的差值大 于第一阈值TH1。因此,控制器130可以检测作为第二牺牲存储器块 的、每个具有的擦除计数小于或等于映射存储器块的平均擦除计数 ECAVG_MAP的数据存储器块。控制器130可以控制存储器设备150对 第二牺牲存储器块(即,每个具有的擦除计数小于或等于映射存储器 块的平均擦除计数ECAVG_MAP的数据存储器块)执行垃圾收集操作。 在垃圾收集操作期间,存储器设备150可以将第二牺牲存储器块的有 效页面数据复制到目标数据存储器块中并且擦除第二牺牲存储器块 的数据。控制器130可以控制存储器设备150执行将存储在热映射存 储器块(每个热映射存储器块具有擦除计数“120”)中的热数据映 射到第二牺牲存储器块、并且将存储在冷数据存储器块(每个冷数据 存储器块具有小于或等于“10”的擦除计数)中的冷数据映射到冷数 据存储器块的耗损均衡操作。
例如,当数据存储器块的平均擦除计数ECAVG_DATA为“55”,映 射存储器块的平均擦除计数ECAVG_MAP为“100”,第一阈值TH1为 “50”,并且第二阈值TH2为“40”时,数据存储器块的平均擦除计 数ECAVG_DATA小于映射存储器块的平均擦除计数ECAVG_MAP,并且映 射存储器块的平均擦除计数ECAVG_MAP与数据存储器块的平均擦除计 数ECAVG_DATA之间的差值小于第一阈值TH1但大于第二阈值TH2。因 此,控制器130可以检测作为第二牺牲存储器块的、具有数据存储器 块的最小擦除计数ECMin_DATA的数据存储器块,并且可以控制存储器 设备150对第二牺牲存储器块(即,具有数据存储器块的最小擦除计 数ECMin_DATA的数据存储器块)执行耗损均衡操作。
根据本公开的另一实施例,控制器130可以不是单独地而是聚合 地通过在步骤S1314和S1316处将数据存储器块改变为映射存储器块 来控制存储器设备150对映射存储器块和数据存储器块执行耗损均衡 操作。控制器130可以通过控制存储器设备150执行将存储在映射存储器块中的热数据映射到具有低擦除计数的数据存储器块的耗损均 衡操作来防止数据存储器块的擦除计数不增加的问题。因此,所有存 储器块的擦除计数可以在存储器设备150内保持均匀。
下面,参考图14至图22描述根据本公开的实施例的包括上述控 制器130和存储器设备150的存储器***110在其中实现的数据处理 ***和电子装置。
图14是示意性地示出根据实施例的包括存储器***的数据处理 ***的另一示例的图。图14示意性地示出了可以应用存储器***的 存储器卡***。
参考图14,存储器卡***6100可以包括存储器控制器6120、存 储器设备6130和连接器6110。
更具体地,存储器控制器6120可以电连接到并且被配置为访问 由非易失性存储器实现的存储器设备6130。例如,存储器控制器6120 可以被配置为控制存储器设备6130的读取、写入、擦除和后台操作。 存储器控制器6120可以被配置为提供存储器设备6130与主机之间的接口,并且使用固件用于控制存储器设备6130。即,存储器控制器 6120可以对应于参考图1描述的存储器***110的控制器130,并且 存储器设备6130可以对应于参考图1描述的存储器***110的存储 器设备150。
因此,存储器控制器6120可以包括RAM、处理器、主机接口、 存储器接口和误差校正组件。
存储器控制器6120可以通过连接器6110与外部设备(例如,图 1的主机102)通信。例如,如参考图1所述,存储器控制器6120可 以被配置为通过诸如通用串行总线(USB)、多媒体卡(MMC)、 嵌入式MMC(eMMC)、***组件互连(PCI)、PCI Express(PCIe)、 高级技术附件(ATA)、串行ATA、并行ATA、小型计算机***接 口(SCSI)、增强型小磁盘接口(EDSI)、集成驱动电子设备(IDE)、 火线(Firewire)、通用闪存(UFS)、WIFI和蓝牙等各种通信协议 中的一个或多个与外部设备通信。因此,存储器***和数据处理***可以应用于有线/无线电子设备,特别是移动电子设备。
存储器设备6130可以由非易失性存储器实现。例如,存储器设 备6130可以由各种非易失性存储器设备中的任何一种实现,诸如可 擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、 与非闪存、NOR闪存、相变RAM(PRAM)、电阻RAM(ReRAM)、 铁电RAM(FRAM)和自旋扭矩传递磁RAM(STT-RAM)。
存储器控制器6120和存储器设备6130可以集成到单个半导体器 件中以形成固态驱动器(SSD)。此外,存储器控制器6120和存储 器设备6130可以如此集成以形成存储器卡,诸如PC卡(PCMCIA: 个人计算机存储器卡国际协会)、紧凑型闪存(CF)卡、智能媒体卡 (例如,、SM和SMC)、记忆棒、多媒体卡(例如,MMC、RS-MMC、 MMCmicro和eMMC)、SD卡(例如,SD、miniSD、microSD和SDHC) 和/或通用闪存(UFS)。
图15是示意性地示出根据实施例的包括存储器***的数据处理 ***的另一示例的图。
参考图15,数据处理***6200可以包括具有一个或多个非易失 性存储器的存储器设备6230和用于控制存储器设备6230的存储器控 制器6220。图15所示的数据处理***6200可以用作诸如存储器卡 (CF、SD、micro-SD等)或USB设备的存储介质,如参考图1所述。存储器设备6230可以对应于图1所示的存储器***110中的存储器 设备150,并且存储器控制器6220可以对应于图1所示的存储器*** 110中的控制器130。
存储器控制器6220可以响应于主机6210的请求而控制对存储器 设备6230的读取、写入或擦除操作。存储器控制器6220可以包括一 个或多个CPU 6221、诸如RAM 6222的缓冲存储器、ECC电路6223、 主机接口6224和诸如NVM接口6225的存储器接口。
CPU 6221可以控制对存储器设备6230的整体操作,例如,读取、 写入、文件***管理和坏页面管理操作。RAM 6222可以根据CPU 6221的控制来操作,并且用作工作存储器、缓冲存储器或高速缓冲存 储器。当RAM 6222用作工作存储器时,由CPU 6221处理的数据可以临时存储在RAM 6222中。当RAM 6222用作缓冲存储器时,RAM 6222可以用于缓冲从主机6210传输到存储器设备6230的数据,反之 亦然。当RAM 6222用作高速缓冲存储器时,RAM6222可以帮助存 储器设备6230高速操作。
ECC电路6223可以生成用于校正从存储器设备6230提供的数据 的失败位或误差位的ECC(误差校正码)。ECC电路6223可以对提 供给存储器设备6230的数据执行误差校正编码,从而形成具有奇偶 校验位的数据。奇偶校验位可以存储在存储器设备6230中。ECC电路6223可以对从存储器设备6230输出的数据执行误差校正解码。 ECC电路6223可以使用奇偶校验位来校正误差。例如,如参考图1 所述,ECC电路6223可以使用LDPC码、BCH码、turbo码、 Reed-Solomon码、卷积码、RSC或者诸如TCM或BCM等编码调制 来纠正错误。
存储器控制器6220可以通过主机接口6224与主机6210交换数 据。存储器控制器6220可以通过NVM接口6225与存储器设备6230 交换数据。主机接口6224可以通过PATA总线、SATA总线、SCSI、 USB、PCIe或与非接口连接到主机6210。存储器控制器6220可以具 有与诸如WiFi或长期演进(LTE)等移动通信协议的无线通信功能。 存储器控制器6220可以连接到外部设备,例如主机6210或另一外部 设备,并且然后与外部设备交换数据。具体地,由于存储器控制器6220 被配置为根据各种通信协议中的一个或多个与外部设备通信,所以存 储器***和数据处理***可以应用于有线/无线电子设备,尤其是移动 电子设备。
图16是示意性地示出根据实施例的包括存储器***的数据处理 ***的另一示例的图。图16示意性地示出了可以应用存储器***的 SSD。
参考图16,SSD 6300可以包括控制器6320和包括多个非易失性 存储器的存储器设备6340。控制器6320可以对应于图1的存储器系 统110中的控制器130,并且存储器设备6340可以对应于图1的存储 器***中的存储器设备150。
更具体地,控制器6320可以通过多个通道CH1至CHi连接到存 储器设备6340。控制器6320可以包括一个或多个处理器6321、缓冲 存储器6325、ECC电路6322、主机接口6324和存储器接口,例如, 非易失性存储器接口6326。
缓冲存储器6325可以临时存储从主机6310提供的数据或者从存 储器设备6340中包括的多个闪存NVM提供的数据。此外,缓冲存 储器6325可以临时存储多个闪存NVM的元数据,例如,包括映射 表的映射数据。缓冲存储器6325可以由各种易失性存储器(诸如 DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM)或非 易失性存储器(诸如FRAM、ReRAM、STT-MRAM和PRAM)中的 任何一种实现。图12示出了缓冲存储器6325在控制器6320中实现。然而,在另一实施例中,缓冲存储器6325可以在控制器6320外部。
ECC电路6322可以在编程操作期间计算要编程到存储器设备 6340的数据的ECC值,在读取操作期间基于ECC值,对从存储器设 备6340读取的数据执行误差校正操作,并且在失败数据恢复操作期 间对从存储器设备6340恢复的数据执行误差校正操作。
主机接口6324可以提供与外部设备(例如,主机6310)的接口 功能,并且非易失性存储器接口6326可以提供与通过多个通道连接 的存储器设备6340的接口功能。
此外,图1的存储器***110可以被提供给的多个SSD 6300实 现数据处理***,例如,RAID(独立磁盘冗余阵列)***。RAID系 统可以包括多个SSD 6300和用于控制多个SSD6300的RAID控制 器。当RAID控制器响应于从主机6310提供的写入命令而执行编程 操作时,RAID控制器可以根据多个RAID级别(即,从SSD 6300中的主机6310提供的写入命令的RAID级别信息)选择一个或多个 存储器***或SSD 6300,并且向所选择的SSD 6300输出与写入命令 相对应的数据。此外,当RAID控制器响应于从主机6310提供的读 取命令而执行读取命令时,RAID控制器可以根据多个RAID级别(即, 从SSD 6300中的主机6310提供的读取命令的RAID级别信息)选择 一个或多个存储器***或SSD 6300,并且向主机6310提供从所选择的SSD 6300读取的数据。
图17是示意性地示出根据实施例的包括存储器***的数据处理 ***的另一示例的图。图17示意性地示出了可以应用存储器***的 嵌入式多媒体卡(eMMC)。
参考图17,eMMC 6400可以包括控制器6430和由一个或多个与 非闪存实现的存储器设备6440。控制器6430可以对应于图1的存储 器***110中的控制器130。存储器设备6440可以对应于图1的存储 器***110中的存储器设备150。
更具体地,控制器6430可以通过多个通道连接到存储器设备 6440。控制器6430可以包括一个或多个核6432、主机接口6431和存 储器接口,例如与非接口6433。
核6432可以控制eMMC 6400的整体操作,主机接口6431可以 提供控制器6430与主机6410之间的接口功能,并且与非接口6433 可以提供存储器设备6440与控制器6430之间的接口功能。例如,主 机接口6431可以用作并行接口,例如,如参考图1所述的MMC接 口。此外,主机接口6431可以用作串行接口,例如,UHS((超高 速)-I/UHS-II)接口。
图18至图21是示意性地示出根据实施例的包括存储器***的数 据处理***的其他示例的图。图18至图21示意性地示出了可以应用 存储器***的UFS(通用闪存)***。
参考图18至图21,UFS***6500、6600、6700、6800可以分别 包括主机6510、6610、6710、6810、UFS设备6520、6620、6720、 6820和UFS卡6530、6630、6730、6830。主机6510、6610、6710、 6810可以用作有线/无线电子设备或特别是移动电子设备的应用处理 器,UFS设备6520、6620、6720、6820可以用作嵌入式UFS设备, 并且UFS卡6530、6630、6730、6830可以用作外部嵌入式UFS设备 或可移动UFS卡。
各个UFS***6500、6600、6700、6800中的主机6510、6610、 6710、6810、UFS设备6520、6620、6720、6820和UFS卡6530、6630、 6730、6830可以通过UFS协议与外部通信设备,例如,有线/无线电 子设备或特别是移动电子设备,并且UFS设备6520、6620、6720、 6820和UFS卡6530、6630、6730、6830可以由图1所示的存储器系 统110实现。例如,在UFS***6500、6600、6700、6800中,UFS 设备6520、6620、6720、6820可以以参考图15至图17描述的数据 处理***6200、SSD 6300或eMMC 6400的形式实现,并且UFS卡6530、6630、6730、6830可以以参考图14描述的存储器卡***6100 的形式实现。
此外,在UFS***6500、6600、6700、6800中,主机6510、6610、 6710、6810、UFS设备6520、6620、6720、6820和UFS卡6530、6630、 6730、6830可以通过UFS接口(例如,MIPI(移动行业处理器接口) 中的MIPI M-PHY和MIPI UniPro(统一协议))彼此通信。此外, UFS设备6520、6620、6720、6820和UFS卡6530、6630、6730、6830 可以通过除UFS协议之外的各种协议彼此通信,例如,UFD、MMC、 SD、mini-SD和micro-SD。
在图18所示的UFS***6500中,主机6510、UFS设备6520和 UFS卡6530中的每个可以包括UniPro。主机6510可以执行切换操作 以与UFS设备6520和UFS卡6530通信。具体地,主机6510可以通 过链路层切换(例如,在UniPro处的L3切换)与UFS设备6520或 UFS卡6530通信。UFS设备6520和UFS卡6530可以通过主机6510 的UniPro处的链路层切换来彼此通信。在所示实施例中,一个UFS 设备6520和一个UFS卡6530连接到主机6510。然而,在另一实施例中,多个UFS设备和UFS卡可以并联或以星形形式连接到主机 6410。星形形式是一种其中单个设备与多个设备耦合以进行集中操作 的布置。多个UFS卡可以并联或以星形形式连接到UFS设备6520, 或者串联或以链形式连接到UFS设备6520。
在图19所示的UFS***6600中,主机6610、UFS设备6620和 UFS卡6630中的每个可以包括UniPro。主机6610可以通过执行切换 操作的切换模块6640与UFS设备6620或UFS卡6630通信,例如通 过切换模块6640,切换模块6640在UniPro处执行链路层切换,例如 L3切换。UFS设备6620和UFS卡6630可以通过UniPro处的切换模 块6640的链路层切换来彼此通信。在所示实施例中,一个UFS设备 6620和一个UFS卡6630连接到切换模块6640。然而,在另一实施 例中,多个UFS设备和UFS卡可以并联或以星形形式连接到切换模 块6640。多个UFS卡可以串联或以链形式连接到UFS设备6620。
在图20所示的UFS***6700中,主机6710、UFS设备6720和 UFS卡6730中的每个可以包括UniPro。主机6710可以通过执行切换 操作的切换模块6740与UFS设备6720或UFS卡6730通信,例如通 过切换模块6740,切换模块6740在UniPro处执行链路层切换,例如 L3切换。UFS设备6720和UFS卡6730可以通过UniPro处的切换模 块6740的链路层切换来彼此通信。切换模块6740可以作为一个模块与UFS设备6720集成在UFS设备6720内部或外部。在所示实施例 中,一个UFS设备6720和一个UFS卡6730连接到切换模块6740。 然而,在另一实施例中。每个包括切换模块6740和UFS设备6720 的多个模块可以并联或以星形形式连接到主机6710。在另一示例中, 多个模块可以串联或以链形式彼此连接。此外,多个UFS卡可以并联或以星形形式连接到UFS设备6720。
在图21所示的UFS***6800中,主机6810、UFS设备6820和 UFS卡6830中的每个可以包括M-PHY和UniPro。UFS设备6820可 以执行切换操作以与主机6810和UFS卡6830通信。具体地,UFS 设备6820可以通过用于与主机6810和M-PHY通信的M-PHY和 UniPro模块与用于与UFS卡6830通信的M-PHY和UniPro模块之间 的切换操作来与主机6810或UFS卡6830通信,例如,通过目标ID (标识符)切换操作。主机6810和UFS卡6830可以通过UFS设备 6820的M-PHY和UniPro模块之间的目标ID切换来彼此通信。在所 示实施例中,一个UFS设备6820连接到主机6810并且一个UFS卡 6830连接到UFS设备6820。然而,在另一实施例中,多个UFS设备 可以并联或以星形形式连接到主机6810,或者串联或以链形式连接到主机6810。多个UFS卡可以并联或以星形形式连接到UFS设备6820, 或者串联或以链形式连接到UFS设备6820。
图22是示意性地示出根据本发明的实施例的包括存储器***的 数据处理***的另一示例的图。图22是示意性地示出可以应用存储 器***的用户***的图。
参考图22,用户***6900可以包括应用处理器6930、存储器模 块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地,应用处理器6930可以驱动用户***6900中的组件, 例如OS,并且包括控制用户***6900中包括的组件的控制器、接口 和图形引擎。应用处理器6930可以作为片上***(SoC)提供。
存储器模块6920可以用作用户***6900的主存储器、工作存储 器、缓冲存储器或高速缓冲存储器。存储器模块6920可以包括易失 性RAM(诸如DRAM、SDRAM、DDR SDRAM、DDR2SDRAM、 DDR3SDRAM、LPDDR SDARM、LPDDR3SDRAM或LPDDR3 SDRAM)或非易失性RAM(诸如PRAM、ReRAM、MRAM或FRAM)。 例如,可以基于POP(封装上封装)来封装和安装应用处理器6930 和存储器模块6920。
网络模块6940可以与外部设备通信。例如,网络模块6940不仅 可以支持有线通信,还可以支持各种无线通信协议,诸如码分多址 (CDMA)、全球移动通信***(GSM)、宽带CDMA(WCDMA)、 CDMA-2000、时分多址(TDMA)、长期演进(LTE)、全球微波接入互操作性(Wimax)、无线局域网(WLAN)、超宽带(UWB)、 蓝牙、无线显示(WI-DI),从而与有线/无线电子设备通信,尤其是 移动电子设备。因此,根据本发明的实施例的存储器***和数据处理***可以应用于有线/无线电子设备。网络模块6940可以被包括在应 用处理器6930中。
存储模块6950可以存储数据,例如,从应用处理器6930接收的 数据,并且然后可以将所存储的数据传输到应用处理器6930。存储模 块6950可以由非易失性半导体存储器设备实现,诸如相变RAM (PRAM)、磁RAM(MRAM)、电阻RAM(ReRAM)、与非闪存、 或非闪存和3D与非闪存,并且作为用户***6900的可移动存储介 质来提供,诸如存储器卡或外部驱动器。存储模块6950可以对应于 参考图1描述的存储器***110。此外,存储模块6950可以实现为SSD、eMMC和UFS,如上面参考图16至21所述。
用户界面6910可以包括用于向应用处理器6930输入数据或命令 或者向外部设备输出数据的接口。例如,用户界面6910可以包括用 户输入接口(诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、 触摸球、相机、麦克风、陀螺仪传感器、振动传感器和压电元件)和用户输出接口(诸如液晶显示器(LCD)、有机发光二极管(OLED) 显示设备、有源矩阵OLED(AMOLED)显示设备、LED、扬声器和 电机)。
此外,当图1的存储器***110应用于用户***6900的移动电 子设备时,应用处理器6930可以控制移动电子设备的整体操作,并 且网络模块6940可以用作用于控制与外部设备的有线/无线通信的通 信模块。用户界面6910可以在移动电子设备的显示/触摸模块上显示 由处理器6930处理的数据,或者支持从触摸面板接收数据的功能。
根据本发明的实施例,存储器***可以有效地对映射存储器块和 数据存储器块执行耗损均衡操作,从而改善存储器设备的寿命。
虽然已经关于特定实施例说明和描述了本发明,但是根据本公 开,本领域技术人员将清楚,在不脱离如所附权利要求中限定的本公 开的精神和范围的情况下,可以进行各种改变和修改。
Claims (21)
1.一种存储器***,包括:
存储器设备,包括用于存储映射数据的映射存储器块和用于存储主机数据或***数据的数据存储器块;以及
控制器,配置为:
控制所述存储器设备对所述映射存储器块执行映射块耗损均衡操作;
控制所述存储器设备对所述数据存储器块执行数据块耗损均衡操作;
当所述映射存储器块的平均擦除计数小于所述数据存储器块的平均擦除计数、并且所述映射存储器块的所述平均擦除计数与所述数据存储器块的所述平均擦除计数之间的差值大于第一阈值时,检测每个具有的擦除计数小于或等于所述数据存储器块的所述平均擦除计数的映射存储器块,作为第一牺牲存储器块;以及
控制所述存储器设备执行第一相互耗损均衡操作,包括:
对检测到的所述第一牺牲存储器块执行垃圾收集操作;
将所述数据存储器块之中的热数据存储器块中存储的数据映射到所述第一牺牲存储器块;并且
将所述映射存储器块之中的冷映射存储器块中存储的数据映射到所述热数据存储器块。
2.根据权利要求1所述的存储器***,其中所述控制器还配置为:
当所述数据存储器块的平均擦除计数小于所述映射存储器块的所述平均擦除计数、并且所述映射存储器块的所述平均擦除计数与所述数据存储器块的所述平均擦除计数之间的差值大于所述第一阈值时,检测每个具有的擦除计数小于或等于所述映射存储器块的所述平均擦除计数的数据存储器块,作为第二牺牲存储器块;以及
控制所述存储器设备执行第二相互耗损均衡操作,包括:
对检测到的所述第二牺牲存储器块执行垃圾收集操作;
将所述映射存储器块之中的热映射存储器块中存储的数据映射到所述第二牺牲存储器块;并且
将所述数据存储器块之中的冷数据存储器块中存储的数据映射到所述热映射存储器块。
3.根据权利要求1所述的存储器***,其中当所述映射存储器块的所述平均擦除计数小于所述数据存储器块的所述平均擦除计数、并且所述映射存储器块的所述平均擦除计数与所述数据存储器块的所述平均擦除计数之间的差值小于或等于所述第一阈值并且大于第二阈值时,所述控制器还在所述第一牺牲存储器块之中检测具有最小擦除计数的映射存储器块。
4.根据权利要求2所述的存储器***,其中当所述数据存储器块的所述平均擦除计数小于所述映射存储器块的所述平均擦除计数、并且所述映射存储器块的所述平均擦除计数与所述数据存储器块的所述平均擦除计数之间的差值小于或等于所述第一阈值并且大于第二阈值时,所述控制器还在所述第二牺牲存储器块之中检测具有最小擦除计数的数据存储器块。
5.根据权利要求1所述的存储器***,其中所述控制器通过将被存储在所述第一牺牲存储器块中的有效数据复制到目标映射存储器块中并且擦除被存储在所述第一牺牲存储器块中的数据来执行所述垃圾收集操作。
6.根据权利要求2所述的存储器***,其中所述控制器通过将被存储在所述第二牺牲存储器块中的有效数据复制到目标数据存储器块中并且擦除被存储在所述第二牺牲存储器块中的数据来执行所述垃圾收集操作。
7.根据权利要求1所述的存储器***,其中所述热数据存储器块中的每个热数据存储器块具有大于阈值的擦除计数。
8.根据权利要求2所述的存储器***,其中所述热映射存储器块中的每个热映射存储器块具有大于阈值的擦除计数。
9.根据权利要求1所述的存储器***,其中所述冷映射存储器块用于存储冷数据。
10.根据权利要求2所述的存储器***,其中所述冷数据存储器块用于存储冷数据。
11.一种存储器***的操作方法,所述操作方法包括:
对映射存储器块执行映射块耗损均衡操作;
对数据存储器块执行数据块耗损均衡操作;
当所述映射存储器块的平均擦除计数小于所述数据存储器块的平均擦除计数、并且所述映射存储器块的所述平均擦除计数与所述数据存储器块的所述平均擦除计数之间的差值大于第一阈值时,检测每个具有的擦除计数小于或等于所述数据存储器块的所述平均擦除计数的映射存储器块,作为第一牺牲存储器块;以及
执行第一相互耗损均衡操作,包括:
对检测到的所述第一牺牲存储器块执行垃圾收集操作;
将所述数据存储器块之中的热数据存储器块中存储的数据映射到所述第一牺牲存储器块;并且
将所述映射存储器块之中的冷映射存储器块中存储的数据映射到所述热数据存储器块。
12.根据权利要求11所述的操作方法,还包括:
当所述数据存储器块的平均擦除计数小于所述映射存储器块的所述平均擦除计数、并且所述映射存储器块的所述平均擦除计数与所述数据存储器块的所述平均擦除计数之间的差值大于所述第一阈值时,检测每个具有的擦除计数小于或等于所述映射存储器块的所述平均擦除计数的数据存储器块,作为第二牺牲存储器块;以及
执行第二相互耗损均衡操作,包括:
对检测到的所述第二牺牲存储器块执行垃圾收集操作;
将所述映射存储器块之中的热映射存储器块中存储的数据映射到所述第二牺牲存储器块;并且
将所述数据存储器块之中的冷数据存储器块中存储的数据映射到所述热映射存储器块。
13.根据权利要求11所述的操作方法,还包括:当所述映射存储器块的所述平均擦除计数小于所述数据存储器块的所述平均擦除计数、并且所述映射存储器块的所述平均擦除计数与所述数据存储器块的所述平均擦除计数之间的差值小于或等于所述第一阈值并且大于第二阈值时,在所述第一牺牲存储器块之中检测具有最小擦除计数的映射存储器块。
14.根据权利要求12所述的操作方法,还包括:当所述数据存储器块的所述平均擦除计数小于所述映射存储器块的所述平均擦除计数、并且所述映射存储器块的所述平均擦除计数与所述数据存储器块的所述平均擦除计数之间的差值小于或等于所述第一阈值并且大于第二阈值时,在所述第二牺牲存储器块之中检测具有最小擦除计数的数据存储器块。
15.根据权利要求11所述的操作方法,其中所述垃圾收集操作包括:将被存储在所述第一牺牲存储器块中的有效数据复制到目标映射存储器块中并且擦除被存储在所述第一牺牲存储器块中的数据。
16.根据权利要求12所述的操作方法,其中所述垃圾收集操作包括:将被存储在所述第二牺牲存储器块中的有效数据复制到目标数据存储器块中并且擦除被存储在所述第二牺牲存储器块中的数据。
17.根据权利要求11所述的操作方法,其中所述热数据存储器块中的每个热数据存储器块具有大于阈值的擦除计数。
18.根据权利要求12所述的操作方法,其中所述热映射存储器块中的每个热映射存储器块具有大于阈值的擦除计数。
19.根据权利要求11所述的操作方法,其中所述冷映射存储器块用于存储冷数据。
20.根据权利要求12所述的操作方法,其中所述冷数据存储器块用于存储冷数据。
21.一种存储器***,包括:
存储器设备,包括第一存储器块和第二存储器块;
控制器,适合于:
控制所述存储器设备对所述第一存储器块执行映射块耗损均衡操作;
控制所述存储器设备对所述第二存储器块执行数据块耗损均衡操作;
当所述第一存储器块的第一平均擦除计数比所述第二存储器块的第二平均擦除计数小了大于第一阈值的量时,选择具有的擦除计数小于或等于所述第二平均擦除计数的存储器块作为牺牲存储器块;
当所述第一存储器块的第一平均擦除计数比所述第二存储器块的第二擦除计数小了小于或等于所述第一阈值并且大于第二阈值的量时,选择具有最小擦除计数的存储器块作为所述牺牲存储器块;
控制所述存储器设备执行第一相互耗损均衡操作,包括:
控制所述存储器设备利用所选择的牺牲存储器块来执行垃圾收集操作;以及
控制所述存储器设备将所述第二存储器块之中的第三存储器块中存储的热数据映射到所述牺牲存储器块、并且将所述第一存储器块之中的第四存储器块中存储的冷数据映射到所述第三存储器块。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020180112758A KR20200033461A (ko) | 2018-09-20 | 2018-09-20 | 메모리 시스템 및 그것의 동작방법 |
KR10-2018-0112758 | 2018-09-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110928485A CN110928485A (zh) | 2020-03-27 |
CN110928485B true CN110928485B (zh) | 2023-07-25 |
Family
ID=69856652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910528762.1A Active CN110928485B (zh) | 2018-09-20 | 2019-06-18 | 存储器***及其操作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10997069B2 (zh) |
KR (1) | KR20200033461A (zh) |
CN (1) | CN110928485B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10884627B2 (en) * | 2018-09-26 | 2021-01-05 | International Business Machines Corporation | Compacting data in a dispersed storage network |
KR20210157537A (ko) * | 2020-06-22 | 2021-12-29 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그의 동작 방법 |
KR20220030090A (ko) | 2020-09-02 | 2022-03-10 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104298465A (zh) * | 2013-07-17 | 2015-01-21 | 光宝科技股份有限公司 | 固态储存装置中的区块分组方法 |
CN106484320A (zh) * | 2015-09-02 | 2017-03-08 | 三星电子株式会社 | 依赖于重用时段来操作管理耗损水平的存储设备的方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130032155A (ko) * | 2011-09-22 | 2013-04-01 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 데이터 관리 방법 |
US9208070B2 (en) | 2011-12-20 | 2015-12-08 | Sandisk Technologies Inc. | Wear leveling of multiple memory devices |
TWI516922B (zh) * | 2014-03-12 | 2016-01-11 | 慧榮科技股份有限公司 | 資料儲存裝置及快閃記憶體零散資料收集方法 |
KR20160096435A (ko) | 2015-02-05 | 2016-08-16 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 동작 방법 |
KR102258126B1 (ko) | 2015-03-19 | 2021-05-28 | 삼성전자주식회사 | 메모리 컨트롤러의 작동 방법, 이를 포함하는 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템 |
-
2018
- 2018-09-20 KR KR1020180112758A patent/KR20200033461A/ko active IP Right Grant
-
2019
- 2019-04-19 US US16/389,449 patent/US10997069B2/en active Active
- 2019-06-18 CN CN201910528762.1A patent/CN110928485B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104298465A (zh) * | 2013-07-17 | 2015-01-21 | 光宝科技股份有限公司 | 固态储存装置中的区块分组方法 |
CN106484320A (zh) * | 2015-09-02 | 2017-03-08 | 三星电子株式会社 | 依赖于重用时段来操作管理耗损水平的存储设备的方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200097399A1 (en) | 2020-03-26 |
KR20200033461A (ko) | 2020-03-30 |
CN110928485A (zh) | 2020-03-27 |
US10997069B2 (en) | 2021-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10466902B2 (en) | Memory system and operation method for the same | |
KR102605609B1 (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
US11921630B2 (en) | Memory system and operating method thereof | |
CN110750207B (zh) | 存储器***及其操作方法 | |
US11099981B2 (en) | Memory system and operating method thereof | |
KR102415875B1 (ko) | 메모리 시스템 및 메모리 시스템의 동작 방법 | |
US20200042242A1 (en) | Controller and operation method thereof | |
CN109656470B (zh) | 存储器***及其操作方法 | |
KR102612918B1 (ko) | 컨트롤러 및 컨트롤러의 동작방법 | |
US20200026646A1 (en) | Memory system and operating method thereof | |
CN110928805B (zh) | 存储器***及其操作方法 | |
CN110955611B (zh) | 存储器***及其操作方法 | |
KR20190044798A (ko) | 컨트롤러 및 컨트롤러의 동작방법 | |
CN110928485B (zh) | 存储器***及其操作方法 | |
CN111078584A (zh) | 存储器***及其操作方法 | |
CN111241002A (zh) | 存储器***及其操作方法 | |
CN111145818B (zh) | 存储器***及其操作方法 | |
US10936484B2 (en) | Memory system and operating method thereof | |
CN110688060B (zh) | 存储器***及该存储器***的操作方法 | |
US20200201755A1 (en) | Memory system and operating method thereof | |
KR102579824B1 (ko) | 메모리 시스템 및 메모리 시스템의 동작방법 | |
US20190212936A1 (en) | Memory system and operating method thereof | |
CN110716881A (zh) | 存储器***及其操作方法 | |
KR102513498B1 (ko) | 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템 | |
CN111258920A (zh) | 存储器***、存储器***的操作方法和控制器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20240613 Address after: American Texas Patentee after: Mimi IP Co.,Ltd. Country or region after: U.S.A. Address before: Gyeonggi Do, South Korea Patentee before: Sk Hynix Inc. Country or region before: Republic of Korea |