CN110880413B - 多层陶瓷电子组件 - Google Patents

多层陶瓷电子组件 Download PDF

Info

Publication number
CN110880413B
CN110880413B CN201811622003.3A CN201811622003A CN110880413B CN 110880413 B CN110880413 B CN 110880413B CN 201811622003 A CN201811622003 A CN 201811622003A CN 110880413 B CN110880413 B CN 110880413B
Authority
CN
China
Prior art keywords
layer
electrode
electrode layer
electronic component
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811622003.3A
Other languages
English (en)
Other versions
CN110880413A (zh
Inventor
金汎洙
李长烈
李种晧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Priority to CN202211550890.4A priority Critical patent/CN116168949A/zh
Publication of CN110880413A publication Critical patent/CN110880413A/zh
Application granted granted Critical
Publication of CN110880413B publication Critical patent/CN110880413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/252—Terminals the terminals being coated on the capacitive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates

Abstract

本发明提供了一种多层陶瓷电子组件，所述多层陶瓷电子组件包括：陶瓷主体，包括介电层和设置为彼此面对的多个内电极，并且所述介电层介于所述多个内电极之间；以及外电极，设置在所述陶瓷主体的外表面上，并且分别电连接到所述内电极。所述外电极包括电连接到所述内电极的电极层和设置在所述电极层上的镀层。在位于作为所述电极层的总宽度BW的中点的点(0.5BW)周围±0.2BW的范围内的区域中的至少一个点处，所述电极层和所述镀层中的一者的切线的斜率彼此相反，所述电极层的总宽度BW为所述电极层的设置在所述陶瓷主体的第一表面或第二表面上的部分的总宽度。

Description

多层陶瓷电子组件
本申请要求于2018年9月6日在韩国知识产权局提交的第10-2018-0106636号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用而全部包含于此。
技术领域
本公开涉及一种多层陶瓷电子组件，更具体地，涉及一种具有优异的可靠性的多层陶瓷电子组件。
背景技术
通常，使用陶瓷材料的电子组件(诸如电容器、电感器、压电元件、压敏电阻、热敏电阻等)包括利用陶瓷材料形成的陶瓷主体、设置在陶瓷主体内部的内电极以及设置在陶瓷主体的表面上并分别连接到内电极的外电极。
多层陶瓷电子组件之中，多层陶瓷电容器包括多个层叠的介电层、彼此相对地设置并且介电层介于其之间的内电极以及电连接到内电极的外电极。
由于多层陶瓷电容器的诸如结构紧凑、电容高、易于安装等的优点，多层陶瓷电容器已经被广泛地用作诸如计算机、个人数字助理(PDA)、移动电话等的移动通信装置中的组件。
随着电子装置的最近趋于高性能、轻重量、薄型化、缩短化和小尺寸的趋势，已经要求电子组件具有小尺寸、高性能和超高电容。
根据多层陶瓷电容器的高电容和小型化，需要显著提高每单位体积的电容的技术。
在内电极的情况下，应该通过提高层叠的数量来实现高电容，这通过在显著地增大内电极的面积的同时显著地减小内电极的体积来实现。
由于多层陶瓷电容器的高电容和小型化，确保可靠性(详细地，防潮可靠性)正成为一个重要问题。
发明内容
本公开的一方面在于提供一种多层陶瓷电子组件和制造具有优异的可靠性的多层陶瓷电子组件的方法。
根据本公开的一方面，多层陶瓷电子组件包括：陶瓷主体，包括介电层和设置为彼此面对的多个内电极，并且所述介电层介于所述多个内电极之间，所述陶瓷主体具有在第一方向上彼此面对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；以及外电极，设置在所述陶瓷主体的外表面上，并且电连接到所述内电极。所述外电极包括电连接到所述内电极的电极层和设置在所述电极层上的镀层，所述电极层和所述镀层延伸到所述陶瓷主体的所述第一表面和所述第二表面。在位于作为所述电极层的总宽度BW的中点的点(0.5BW)周围±0.2BW范围内的区域中的至少一个点处，所述电极层和所述镀层中的一者的切线的斜率彼此相反，所述电极层的总宽度BW为所述电极层的设置在所述陶瓷主体的所述第一表面或所述第二表面上的部分的总宽度。
根据本公开的一方面，多层陶瓷电子组件包括：陶瓷主体，包括介电层和设置为彼此面对的第一内电极和第二内电极，并且所述介电层介于所述第一内电极和所述第二内电极之间，所述陶瓷主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；以及外电极，包括与所述第一内电极接触的第一电极层、设置在所述第一电极层上并且暴露所述第一电极层的端部部分的第二电极层、以及设置在所述第一电极层和所述第二电极层上的第一镀层和第二镀层。所述第一电极层和所述第二电极层以及所述第一镀层和所述第二镀层从所述第三表面延伸到所述陶瓷主体的所述第一表面和所述第二表面，并且在作为所述第一电极层的总宽度BW的中点的点(0.5BW)周围在所述第二方向上±0.2BW的范围内的区域中，所述第一电极层、所述第一镀层和所述第二镀层中的至少一个具有凹进，所述第一电极层的总宽度BW为所述第一电极层的设置在所述陶瓷主体的所述第一表面或所述第二表面上的部分在所述第二方向上的总宽度。
附图说明
通过下面结合附图的详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：
图1是根据本公开中的示例性实施例的多层陶瓷电容器的透视图；
图2是示出根据本公开中的示例性实施例的陶瓷主体的外型的透视图；
图3是沿图1中的线I-I'截取的截面图；以及
图4是图3中的区域“E”的放大图。
具体实施方式
在下文中，将参照附图详细地描述本公开中的示例性实施例，在附图中使用相同的附图标号(附图标号是相同的或相应的)来描绘这些组件，而不管图号，并省略冗余解释。
本公开中的示例性实施例涉及一种陶瓷电子组件。使用陶瓷材料的电子组件可以是电容器、电感器、压电组件、压敏电阻、热敏电阻等。下面，将描述作为陶瓷电子组件的示例的多层陶瓷电容器。
图1是根据本公开中的示例性实施例的多层陶瓷电容器的透视图。
图2是示出根据本公开中的示例性实施例的陶瓷主体的外型的透视图。
图3是沿图1中的线I-I'截取的截面图。
图4是图3中的区域“E”的放大图。
参照图1至图4，根据示例性实施例的多层陶瓷电容器100包括陶瓷主体110、设置在陶瓷主体110内部的内电极121和122以及设置在陶瓷主体110的外表面上的外电极131和132。
在图1中，多层陶瓷电容器100的“长度方向”可以被定义为“L”方向，多层陶瓷电容器100的“宽度方向”可以被定义为“W”方向，多层陶瓷电容器100的“厚度方向”可以被定义为“T”方向。“厚度方向”可以用作具有与层叠介电层的方向(例如，“层叠方向”)相同的概念。
陶瓷主体100可以具有六面体形状或者相似的形状，但是陶瓷主体100的形状不限于此。
陶瓷主体110可以包括在第一方向上彼此相对地设置的第一表面S1和第二表面S2、连接第一表面S1和第二表面S2并且在第二方向上彼此相对地设置的第三表面S3和第四表面S4以及连接第一表面S1至第四表面S4并且在第三方向上彼此相对地设置的第五表面S5和第六表面S6。
第一表面S1和第二表面S2是在陶瓷主体110的厚度方向(第一方向)上彼此相对的表面。第三表面S3和第四表面S4可以被定义为在陶瓷主体110的长度方向(第二方向)上彼此相对的表面。第五表面S5和第六表面S6可以被定义为在陶瓷主体110的宽度方向(第三方向)上彼此相对的表面。
设置在陶瓷主体110内部的多个内电极121和122可以具有通过第三表面S3或第四表面S4暴露的端部。
内电极121和122可以包括一对电极(第一内电极121和第二内电极122)。
第一内电极121的一端可以通过第三表面S3暴露，第二内电极122的一端可以通过第四表面S4暴露。
第一内电极121的另一端可以设置为距第四表面S4规定间隔，第二内电极122的另一端可以设置为距第三表面S3规定间隔，这将在后面进行详细描述。
第一外电极131和第二外电极132可以设置在陶瓷主体110的第三表面S3和第四表面S4上，以电连接到内电极121和122。
内电极中的每个可以具有例如0.4微米(μm)或更小的厚度，但是其厚度不限于此。
根据示例性实施例，可以层叠至少200个介电层，每个介电层包括设置在其上的内电极。
根据示例性实施例，陶瓷主体110可以包括层叠在其中的多个介电层111。
形成陶瓷主体110的多个介电层111处于烧结状态。相邻的介电层111可以彼此一体化，使得它们之间的边界可不显而易见。
介电层111可以通过烧结包括陶瓷粉末的陶瓷生片来形成。
陶瓷粉末不受限制，只要它在本领域中经常使用即可。
陶瓷粉末可以包括例如钛酸钡(BaTiO3)基陶瓷粉末，但不限于此。
BaTiO3基陶瓷粉末可以是在BaTiO3中应用钙(Ca)、锆(Zr)等中的一些的例如(Ba1- xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1-xCax)(Ti1-yZry)O3、Ba(Ti1-yZry)O3，但不限于此。
除陶瓷粉末外，陶瓷生片还可以包括过渡金属、稀土元素、镁(Mg)、铝(Al)等。
介电层111的厚度可以根据多层陶瓷电容器的电容设计而适当地变化。
例如，在烧结之后设置在彼此相邻的两个内电极之间的介电层111的厚度可以是0.4μm或更小，但介电层111的厚度不限于此。
在示例性实施例中，介电层111的厚度可以指平均厚度。
可以通过使用扫描电子显微镜(SEM)扫描陶瓷主体110的长度方向上的截面来测量介电层111的平均厚度，如图3中所示。
例如，可以通过在任一介电层的图像上测量在长度方向上的30个等距点处的厚度并且将测量的厚度值平均来获得平均厚度，任一介电层的图像是从通过扫描在陶瓷主体110的宽度方向W上的中央部分切割的沿长度-厚度方向(L-T)的截面获得的图像中提取的。
可以在电容形成部分(第一内电极121和第二内电极122彼此重叠的区域)中测量30个等距点。
如果对多达十个或更多个介电层执行平均厚度的测量，则可以进一步使介电层的平均厚度一般化。
陶瓷主体110可以包括：有效部分A，作为对形成电容器的电容有贡献的部分；以及顶盖部分C1和底盖部分C2，作为边缘部分，分别设置在有效部分A的上方和下方。
可以通过在介电层111介于第一内电极121和第二内电极122之间的情况下重复地层叠多个第一内电极121和第二内电极122来形成有效部分A。
顶盖部分C1和底盖部分C2除了不包括内电极之外，其材料和结构可以与介电层111的材料和结构相同。
例如，顶盖部分C1和底盖部分C2可以包括诸如钛酸钡(BaTiO3)基陶瓷材料的陶瓷材料。
顶盖部分C1和底盖部分C2可以通过在有效部分A的顶表面和底表面上竖直地层叠单个介电层或者两个或更多个介电层来形成。盖部分C1和C2可以基本用于防止由于物理应力或化学应力引起的内电极的损坏。
顶盖部分C1和底盖部分C2中的每个可以具有20μm或更小的厚度，但顶盖部分C1和底盖部分C2中的每个的厚度不限于此。
随着电子装置的最近趋于高性能、轻重量、薄型化、缩短化和小尺寸的趋势，已经要求电子组件具有小尺寸、高性能和超高电容。因此，设置在陶瓷主体内部的顶盖部分和底盖部分正在减小厚度。
在顶盖部分C1和底盖部分C2中的每个具有20μm或更小的厚度的情况下，外部湿气和电镀溶液会容易渗透通过薄的盖部分C1和C2，从而增加防潮可靠性劣化的概率。
根据示例性实施例，可以多次涂覆外电极以防止设置在陶瓷主体的拐角部分上的外电极的断裂。此外，为了提高防潮可靠性，可在电极层和镀层(其设置在陶瓷主体的顶表面和底表面上)的特定区域中形成具有相反斜率的切线的点。
例如，根据示例性实施例的高电容微型多层陶瓷电容器的特征在于，当顶盖部分C1和底盖部分C2中的每个具有20μm或更小的厚度时，多次涂覆外电极以改善防潮可靠性。
相应地，在顶盖部分C1和底盖部分C2中的每个的厚度大于20μm的常规多层陶瓷电容器中，通过多次涂覆外电极(类似于示例性实施例)，尽管在电极层和镀层(其设置在陶瓷主体的顶表面和底表面上)的特定区域中没有形成具有相反的切线斜率的点，但是防潮可靠性不是显著问题。
第一内电极121和第二内电极122可以使用包含例如银(Ag)、铅(Pb)、铂(Pt)、镍(Ni)和铜(Cu)中的至少一种的导电膏形成，但第一内电极121和第二内电极122的材料不限于此。
根据示例性实施例的多层陶瓷电容器可以包括电连接到第一内电极121的第一外电极131和电连接到第二内电极122的第二外电极132。
第一外电极131和第二外电极132可以分别电连接到第一内电极121和第二内电极122，以形成电容，第二外电极132连接到的电位可以不同于第一外电极131连接到的电位。
第一外电极131和第二外电极132可以分别设置在陶瓷主体110的长度方向(第二方向)上的第三表面S3和第四表面S4上，并且可以延伸到陶瓷主体110的厚度方向(第一方向)上的第一表面S1和第二表面S2。
第一外电极131设置在陶瓷主体110的外表面上，并且包括电连接到内电极121的电极层131a和131b以及设置在电极层131a和131b上的镀层131c和131d。第二外电极132设置在陶瓷主体110的另一个外表面上，并且包括电连接到内电极122的电极层132a和132b以及设置在电极层132a和132b上的镀层132c和132d。
外电极131和132包括设置在陶瓷主体110的一侧的第一外电极131和设置在另一侧的第二外电极132。
电极层131a、131b、132a和132b可以包括导电金属和玻璃。
用于电极层131a、131b、132a和132b的导电金属不受限制，只要其可以电连接到内电极以形成电容即可。导电金属可以是从由例如铜(Cu)、银(Ag)、镍(Ni)及它们的合金组成的组中选择的至少一种。
通过向导电金属粉末添加玻璃料来制备导电膏，电极层131a、131b、132a和132b可以通过涂覆导电膏并烧结涂覆的导电膏来形成。
例如，电极层131a、131b、132a和132b可以是通过烧结包含导电金属的膏体形成的烧结电极。
包括在电极层131a、131b、132a和132b中的导电金属电导通到第一内电极121和第二内电极122，以实现电特性。
包括在电极层131a、131b、132a和132b中的玻璃用作对导电金属的密封剂以阻挡外部湿气。
第一外电极131设置在陶瓷主体110的长度方向L(第二方向)上的一个表面上，并且包括电连接到第一内电极121的第一电极层131a和131b以及设置在第一电极层131a和131b上第一镀层131c和131d。
第二外电极132设置在陶瓷主体110的长度方向L(第二方向)上的另一个表面上，并且包括电连接到第二内电极122的第二电极层132a和132b以及设置在第二电极层132a和132b上的第二镀层132c和132d。
电极层131a、131b、132a和132b可以设置在陶瓷主体110的长度方向L上的两个侧表面上，并且可以延伸到第一表面S1和第二表面S2(陶瓷主体110的顶表面和底表面)的部分或者可进一步延伸到第五表面5和第六表面6的部分。
镀层131d、131c、132d和132c可以设置在电极层131a、131b、132a和132b之上。
电极层131a、131b、132a和132b可以利用与第一内电极121和第二内电极122的导电金属相同的导电金属形成，但是电极层131a、131b、132a和132b的材料不限于此。例如，电极层131a、131b、132a和132b可以利用铜(Cu)、银(Ag)、镍(Ni)或它们的合金形成。
电极层131a和131b与132a和132b可以分别设置在陶瓷主体110的第二方向上的设置为彼此相对的第三表面S3和第四表面S4上，并且可以包括分别电连接到内电极121和122的第一层131a和132a与按照如下方式分别设置在第一层131a和132a上的第二层131b和132b：第二层131b和132b的分别设置在第一表面S1上和第二表面S2上的部分在长度方向上的宽度小于第一层131a和132a的分别设置在第一表面S1上和第二表面S2上的部分在长度方向上的宽度。
第二层131b和132b可以覆盖陶瓷主体110的拐角部分。
根据示例性实施例，由于作为电极层的第一层131a和132a与第二层131b和132b覆盖陶瓷主体110的拐角部分，因此可以通过多次涂覆防止外部湿气和镀覆溶液渗透到陶瓷主体110的拐角部分。因此，可以改善防潮可靠性。
镀层131c、131d、132c和132d可以包括镍镀层131c和132c以及设置在镍镀层131c和132c上的锡镀层131d和132d，但不限于此。
镀层131c、131d、132c和132d可以覆盖第一层131a和132a的端部部分。
根据示例性实施例，电极层131a、131b、132a和132b与镀层131c、131d、132c和132d延伸到陶瓷主体110的第一表面S1和第二表面S2或者进一步延伸到陶瓷主体110的第五表面5和第六表面6的部分。
在至少一个点IP处，电极层131a和132a与镀层131c、131d、132c和132d的切线的斜率彼此相反，该至少一个点IP位于在作为电极层的总宽度BW的中点的点(0.5BW)周围的在长度方向上±0.2BW的范围内的区域中，电极层的总宽度BW为电极层的设置在陶瓷主体110的第一表面S1或第二表面S2上的在长度方向上的总宽度。至少一个点IP(凹进)位于作为电极层的总宽度BW在长度方向上的中点的点(0.5BW)周围的在长度方向上±0.2BW的范围内的区域中，电极层的总宽度BW是电极层的设置在陶瓷主体110的第一表面S1或第二表面S2上的在长度方向上的总宽度。
电极层的设置在陶瓷主体的第一表面和第二表面上的总宽度BW是第一层131a和132a的在长度方向上的宽度。
如上所述，电极层131a和132a与镀层131c、131d、132c和132d的切线的斜率彼此相反的至少一个点IP位于作为电极层的总宽度BW(电极层的设置在陶瓷主体110的第一表面S1或第二表面S2上的总宽度)的中点的点(0.5BW)周围±0.2BW的范围内的区域中。因此，设置在陶瓷主体110的拐角部分上的外电极不会断开，可以增强防潮特性以改善可靠性。
在作为电极层的总宽度BW(电极层的设置在陶瓷主体110的第一表面S1或第二表面S2上的总宽度)的中点的点(0.5BW)周围±0.2BW的范围内的区域是如图4中所示占第一层131a和132a的总宽度BW的40％的区域，并且可以用0.4BW表示。
在作为电极层的总宽度BW(电极层的设置在陶瓷主体110的第一表面S1或第二表面S2上的总宽度)的中点的点(0.5BW)周围±0.2BW的范围内的区域中可存在电极层131a和132a的切线的斜率彼此相反的至少一个点IP和/或镀层131c、131d、132c和132d的切线的斜率彼此相反的至少一个点IP。
在应用薄膜介电层和内电极的产品(在烧结后，介电层111具有0.4μm或更小的厚度，第一内电极121和第二内电极122中的每个具有0.4μm或更小的厚度)中，防潮可靠性会劣化。
因此，当介电层111具有0.4μm或更小的厚度以及第一内电极121和第二内电极122中的每个具有0.4μm或更小的厚度时，应该多次涂覆电极层并且应在作为电极层的总宽度BW的中点的点(0.5BW)周围±0.2BW的范围内的区域中形成电极层131a和132a与镀层131c、131d、132c和132d的切线的斜率彼此相反的至少一个点IP。因此，可以防止防潮可靠性劣化。
这里使用的术语“薄膜”指介电层和内电极的厚度比常规产品的介电层和内电极的厚度小，也指介电层111与第一内电极121和第二内电极122中的每个具有0.4μm或更小的厚度。
在示例性实施例中，电极层131a和132a与镀层131c、131d、132c和132d的切线的斜率彼此相反的点IP可以是切线的斜率从负值变为正值的点。斜率彼此相反指的是斜率值的符号相反，即，一个为正值，另一个为负值。
例如，如图4中所示，切线ST1的斜率在电极层131a和132a与镀层131c、131d、132c和132d的切线的斜率彼此相反的点IP之前的区域中可以具有负值。在经过点IP之后，切线ST2的斜率可以具有正值。
在示例性实施例中，电极层131a和132a与镀层131c、131d、132c和132d的切线的斜率从负值变为正值的至少一个点IP位于作为电极层的总宽度BW(电极层中的设置在陶瓷主体110的第一表面S1或第二表面S2上的电极层的总宽度)的中点的点(0.5BW)周围±0.2BW的范围内的区域中。
结果，可以改善多层陶瓷电子组件的防潮可靠性。
在下文中，下面将描述根据示例性实施例的制造多层陶瓷电容器的方法。
根据示例性实施例，可以制备多个陶瓷生片。
为了形成陶瓷生片，可以通过混合陶瓷粉末、粘合剂、溶剂等来制备浆料。可以通过刮刀技术使浆料成形为具有几微米厚度的片的形式。然后，可以烧结陶瓷生片以形成如图2中所示的介电层111。
陶瓷生片可以具有0.6μm的厚度。因此，在烧结之后，介电层可以具有0.4μm或更小的厚度。
接下来，可以在陶瓷生片上涂覆用于内电极的导电膏，以形成内电极图案。可以通过丝网印刷方法、凹版印刷方法等手段形成内电极图案。
用于内电极的导电膏可以包括导电金属和添加剂，添加剂可以是非金属氧化物和金属氧化物中的至少一种。
导电金属可以包括镍。添加剂可以包括作为金属氧化物的钛酸钡或钛酸锶。
内电极图案可以具有0.5μm或更小的厚度。因此，在烧结之后，内电极可以具有0.4μm或更小的厚度。
可以层叠其上形成有内电极图案的陶瓷生片并且可以在层叠方向上对陶瓷生片进行加压，以将陶瓷生片压缩，形成其中形成有内电极图案的陶瓷层叠结构。
按照与单个电容器对应的每个区域切割陶瓷层叠结构，以形成片。
在这种情况下，可以按照使内电极图案的端部通过陶瓷层叠结构的侧表面交替地暴露这样的方式来切割陶瓷层叠结构。
可以烧结形成为片的陶瓷层叠结构，以形成陶瓷主体。
可以在还原气氛下执行烧结工艺。此外，可以通过控制增温速度来执行烧结工艺。在700℃或更低温度下，升温速度可以是30℃/60s至50℃/60s。
外电极可以形成为电连接到暴露于陶瓷主体的侧表面的内电极，同时覆盖陶瓷主体的侧表面。可以在外电极的表面上形成诸如镍、锡等的镀层。
更具体地，可以通过下面描述的方法来制备根据示例性实施例的多层陶瓷电容器。
将钛酸钡粉末、作为有机溶剂的乙醇和作为粘合剂的聚乙烯醇缩丁醛混合并球磨来制备陶瓷浆料。使用陶瓷浆料制备陶瓷生片。
在陶瓷生片上印刷用于内电极的含镍导电膏来形成内电极。在85℃的温度和1000kgf/cm2的压力下等静压制(isostatic pressing)具有层叠的内电极的生坯层叠结构。
对压缩的生坯层叠结构进行切割以形成生片。在去粘合工艺过程中，将生片在温度为230℃的气氛下保持60小时。在1000℃的温度下烧结经去粘合工艺的生片以形成烧结的片。在还原气氛中执行烧结工艺，以防止内电极的氧化，并且以低于Ni/NiO平衡氧分压的10-11至10-10标准大气压(atm)来提供还原气氛。
使用包括铜粉和玻璃粉的用于外电极的膏在烧结的片的外部形成电极层。通过镀覆在电极层上形成镍镀层和锡镀层。
使用包括铜粉和玻璃粉的用于外电极的膏在烧结的片的外部形成第一层。通过使用包括与第一层的铜粉和玻璃粉相似的铜粉和玻璃粉的用于外电极的膏，在第一层上形成第二层，使第二层在陶瓷主体的长度方向上形成的宽度比第一层在陶瓷主体的长度方向上的宽度小。
可以通过第一层和第二层双重涂覆电极层，以在陶瓷主体的拐角部分上双重形成烧结的电极层。因此，可以防止外电极没有涂覆在陶瓷主体的拐角部分上的问题，以改善防潮可靠性。
如上所述，根据示例性实施例，外电极是多层涂覆的。因此，不存在设置在陶瓷主体的拐角部分上的外电极的断开。此外，切线的斜率彼此相反处的点位于陶瓷主体的顶表面和底表面上所设置的电极层和镀层的特定区域中。因此，可以增强防潮特性以改善可靠性。
尽管上面已经示出并描述了示例性实施例，但对于本领域的技术人员来说将明显的是，在不脱离本发明的由所附权利要求所限定的范围的情况下，可以作出修改和变型。

Claims (21)

1.一种多层陶瓷电子组件，所述多层陶瓷电子组件包括：
陶瓷主体，包括介电层和设置为彼此面对的多个内电极，并且所述介电层介于所述多个内电极之间，所述陶瓷主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面，所述多个内电极具有通过所述第三表面或所述第四表面暴露的端部；以及
外电极，设置在所述陶瓷主体的所述第三表面和所述第四表面上以电连接到所述内电极，
其中，所述外电极包括电连接到所述内电极的电极层和设置在所述电极层上的镀层，所述电极层和所述镀层从所述陶瓷主体的所述第三表面或所述第四表面延伸到所述陶瓷主体的所述第一表面和所述第二表面，并且在位于作为所述电极层的总宽度BW的中点的点周围±0.2BW的范围内的区域中的至少一个点处，所述电极层和所述镀层中的一者在设置在所述陶瓷主体的所述第一表面和所述第二表面上的部分上的切线的斜率彼此相反，所述电极层的总宽度BW为所述电极层的设置在所述陶瓷主体的所述第一表面或所述第二表面上的部分的总宽度。
2.根据权利要求1所述的多层陶瓷电子组件，其中，所述电极层设置在所述第三表面和所述第四表面中的至少一个上，并且包括电连接到所述内电极的第一层以及按照如下方式设置在所述第一层上的第二层：所述第二层的设置在所述陶瓷主体的所述第一表面上或所述第二表面上的部分的宽度小于所述第一层的设置在所述陶瓷主体的所述第一表面上或所述第二表面上的部分的宽度。
3.根据权利要求2所述的多层陶瓷电子组件，其中，所述电极层的设置在所述陶瓷主体的所述第一表面和所述第二表面上的部分的所述总宽度BW是所述第一层的所述宽度。
4.根据权利要求2所述的多层陶瓷电子组件，其中，所述镀层覆盖所述第一层的端部部分。
5.根据权利要求2所述的多层陶瓷电子组件，其中，所述第二层覆盖所述陶瓷主体的拐角部分。
6.根据权利要求2所述的多层陶瓷电子组件，其中，所述第二层的设置在所述陶瓷主体的所述第一表面或所述第二表面上的部分的所述宽度为所述第二层的设置在所述陶瓷主体的所述第一表面或所述第二表面上的部分在所述第二方向上的宽度，并且
所述第一层的设置在所述陶瓷主体的所述第一表面或所述第二表面上的部分的所述宽度为所述第一层的设置在所述陶瓷主体的所述第一表面或所述第二表面上的部分在所述第二方向上的宽度。
7.根据权利要求1所述的多层陶瓷电子组件，其中，所述介电层中的每个具有0.4微米或更小的厚度并且所述多个内电极中的每个具有0.4微米或更小的厚度。
8.根据权利要求1所述的多层陶瓷电子组件，其中，所述陶瓷主体包括：有效部分，在所述有效部分中，通过包括彼此相对地设置的所述多个内电极并且使所述介电层介于所述多个内电极之间形成电容；以及盖部分，设置在所述有效部分的上方和下方，并且
所述盖部分中的每个的厚度为20微米或更小。
9.根据权利要求1所述的多层陶瓷电子组件，其中，所述电极层和所述镀层中的所述一者的所述切线的所述斜率彼此相反处于的所述点是切线的斜率从负值变为正值的点。
10.根据权利要求1所述的多层陶瓷电子组件，其中，所述至少一个点位于作为所述电极层的总宽度BW在所述第二方向上的中点的点周围在所述第二方向上±0.2BW的范围内的区域中，所述电极层的总宽度BW为所述电极层在所述陶瓷主体的所述第一表面或所述第二表面上的部分在所述第二方向上的总宽度。
11.根据权利要求1所述的多层陶瓷电子组件，其中，所述电极层包括导电金属和玻璃。
12.根据权利要求1所述的多层陶瓷电子组件，其中，所述镀层包括镍镀层和锡镀层。
13.根据权利要求1所述的多层陶瓷电子组件，其中，每个介电层的厚度为0.4μm或更小，或者每个内电极中的厚度为0.4μm或更小。
14.一种多层陶瓷电子组件，所述多层陶瓷电子组件包括：
陶瓷主体，包括介电层和设置为彼此面对的第一内电极和第二内电极，并且所述介电层介于所述第一内电极和所述第二内电极之间，所述陶瓷主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面，所述第一内电极和所述第二内电极分别通过所述陶瓷主体的所述第三表面和所述第四表面暴露；以及
外电极，包括与所述第一内电极接触的第一电极层、设置在所述第一电极层上并且使所述第一电极层的端部部分暴露的第二电极层、以及设置在所述第一电极层和所述第二电极层上的第一镀层和第二镀层，
其中，所述第一电极层和所述第二电极层以及所述第一镀层和所述第二镀层从所述第三表面延伸到所述陶瓷主体的所述第一表面和所述第二表面，并且
在作为所述第一电极层的总宽度BW的中点的点周围在所述第二方向上±0.2BW的范围内的区域中，所述第一电极层、所述第一镀层和所述第二镀层中的至少一个在设置在所述陶瓷主体的所述第一表面和所述第二表面上的部分上具有凹进，所述第一电极层的总宽度BW为所述第一电极层的设置在所述陶瓷主体的所述第一表面或所述第二表面上的部分在所述第二方向上的总宽度。
15.根据权利要求14所述的多层陶瓷电子组件，其中，所述第一镀层和所述第二镀层覆盖所述第一电极层的端部部分。
16.根据权利要求14所述的多层陶瓷电子组件，其中，所述第一电极层和所述第二电极层覆盖所述陶瓷主体的拐角部分。
17.根据权利要求14所述的多层陶瓷电子组件，其中，所述介电层中的每个具有0.4微米或更小的厚度，并且所述第一内电极和所述第二内电极中的每个具有0.4微米或更小的厚度。
18.根据权利要求14所述的多层陶瓷电子组件，其中，所述陶瓷主体包括：有效部分，在所述有效部分中，通过包括彼此相对地设置的所述第一内电极和所述第二内电极并且使所述介电层介于所述第一内电极和所述第二内电极之间形成电容；以及盖部分，设置在所述有效部分的上方和下方，并且
所述盖部分中的每个的厚度为20微米或更小。
19.根据权利要求14所述的多层陶瓷电子组件，其中，所述第一电极层和所述第二电极层均包括导电金属和玻璃。
20.根据权利要求14所述的多层陶瓷电子组件，其中，所述第一镀层为镍镀层，所述第二镀层为锡镀层。
21.根据权利要求14所述的多层陶瓷电子组件，其中，每个介电层的厚度为0.4μm或更小，或者第一内电极和第二内电极中的每个的厚度为0.4μm或更小。
CN201811622003.3A 2018-09-06 2018-12-28 多层陶瓷电子组件 Active CN110880413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211550890.4A CN116168949A (zh) 2018-09-06 2018-12-28 多层陶瓷电子组件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0106636 2018-09-06
KR1020180106636A KR102101933B1 (ko) 2018-09-06 2018-09-06 적층 세라믹 전자부품

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211550890.4A Division CN116168949A (zh) 2018-09-06 2018-12-28 多层陶瓷电子组件

Publications (2)

Publication Number Publication Date
CN110880413A CN110880413A (zh) 2020-03-13
CN110880413B true CN110880413B (zh) 2022-12-23

Family

ID=68421259

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811622003.3A Active CN110880413B (zh) 2018-09-06 2018-12-28 多层陶瓷电子组件
CN202211550890.4A Pending CN116168949A (zh) 2018-09-06 2018-12-28 多层陶瓷电子组件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211550890.4A Pending CN116168949A (zh) 2018-09-06 2018-12-28 多层陶瓷电子组件

Country Status (3)

Country Link
US (2) US10720279B2 (zh)
KR (1) KR102101933B1 (zh)
CN (2) CN110880413B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101933B1 (ko) * 2018-09-06 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품
CN111755247B (zh) * 2019-03-28 2022-01-07 株式会社村田制作所 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR20220084754A (ko) 2020-12-14 2022-06-21 삼성전기주식회사 적층형 전자 부품
JP2022100741A (ja) * 2020-12-24 2022-07-06 株式会社村田製作所 積層セラミック電子部品
CN115223792B (zh) * 2022-08-09 2023-08-11 池州昀冢电子科技有限公司 多层陶瓷电容器及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5930045B2 (ja) * 2012-08-09 2016-06-08 株式会社村田製作所 セラミック電子部品
KR20180042125A (ko) * 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159121A (ja) * 2003-11-27 2005-06-16 Kyocera Corp 積層セラミック電子部品
JP5217584B2 (ja) * 2008-04-07 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5181807B2 (ja) * 2008-04-28 2013-04-10 株式会社村田製作所 セラミック電子部品、およびセラミック電子部品の製造方法
CN102017033B (zh) 2008-07-29 2012-07-18 株式会社村田制作所 层叠陶瓷电容器
JP5589891B2 (ja) * 2010-05-27 2014-09-17 株式会社村田製作所 セラミック電子部品及びその製造方法
KR101188032B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101452079B1 (ko) * 2012-12-28 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101462769B1 (ko) * 2013-03-28 2014-11-20 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
KR101444615B1 (ko) 2013-08-09 2014-09-26 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101474168B1 (ko) * 2013-11-15 2014-12-17 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장기판
KR101630050B1 (ko) * 2014-07-25 2016-06-13 삼성전기주식회사 적층 세라믹 전자부품
JP6378122B2 (ja) * 2014-12-05 2018-08-22 太陽誘電株式会社 積層セラミック電子部品
KR101701022B1 (ko) * 2015-01-20 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판
KR102150557B1 (ko) * 2015-03-13 2020-09-01 삼성전기주식회사 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판
JP6525669B2 (ja) * 2015-03-27 2019-06-05 Tdk株式会社 積層セラミック電子部品
JP6632808B2 (ja) * 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
JP6854593B2 (ja) 2015-07-14 2021-04-07 株式会社村田製作所 積層セラミックコンデンサ
US9978518B2 (en) 2015-07-14 2018-05-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR101813368B1 (ko) * 2016-04-05 2017-12-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR102101933B1 (ko) * 2018-09-06 2020-04-20 삼성전기주식회사 적층 세라믹 전자부품

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5930045B2 (ja) * 2012-08-09 2016-06-08 株式会社村田製作所 セラミック電子部品
KR20180042125A (ko) * 2016-10-17 2018-04-25 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법

Also Published As

Publication number Publication date
US20200321160A1 (en) 2020-10-08
KR102101933B1 (ko) 2020-04-20
KR20190121176A (ko) 2019-10-25
US10720279B2 (en) 2020-07-21
US20200082983A1 (en) 2020-03-12
CN116168949A (zh) 2023-05-26
CN110880413A (zh) 2020-03-13
US11049657B2 (en) 2021-06-29

Similar Documents

Publication Publication Date Title
CN110880413B (zh) 多层陶瓷电子组件
JP5825322B2 (ja) 積層セラミックキャパシタ、その製造方法及び積層セラミックキャパシタの実装基板
CN112309717B (zh) 多层陶瓷电子组件及其制造方法
CN112185692B (zh) 电容器组件
US11699554B2 (en) Multi-layered ceramic electronic component
US11302477B2 (en) Multilayer ceramic electronic component
CN112289583B (zh) 多层陶瓷电子组件及其制造方法
CN110875135B (zh) 多层陶瓷电子组件
KR102473420B1 (ko) 적층 세라믹 전자부품
KR102473419B1 (ko) 적층 세라믹 전자부품
CN114023563B (zh) 多层陶瓷电子组件
US20230260708A1 (en) Multilayer electronic component

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant