CN110858564B - 加工基板的方法 - Google Patents

加工基板的方法 Download PDF

Info

Publication number
CN110858564B
CN110858564B CN201910782502.7A CN201910782502A CN110858564B CN 110858564 B CN110858564 B CN 110858564B CN 201910782502 A CN201910782502 A CN 201910782502A CN 110858564 B CN110858564 B CN 110858564B
Authority
CN
China
Prior art keywords
substrate
protective film
recess
face
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910782502.7A
Other languages
English (en)
Other versions
CN110858564A (zh
Inventor
卡尔·海因茨·普利瓦西尔
长冈健辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN110858564A publication Critical patent/CN110858564A/zh
Application granted granted Critical
Publication of CN110858564B publication Critical patent/CN110858564B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及加工基板(W)的方法。基板(W)具有一个面(1)和与该面(1)相反的面(6)。基板(W)在所述面(1)上或者在与该面(1)相反的面(6)上具有至少一个凹部(7)。该方法包括：提供保护膜(4)，并将保护膜(4)施加至基板(W)的具有至少一个凹部(7)的面上，使得保护膜(4)的正表面(4a)的至少中央区域与基板(W)的具有至少一个凹部(7)的面直接接触。该方法还包括：向保护膜(4)施加压力，使得保护膜(4)沿所述至少一个凹部(7)的深度的至少一部分进入凹部(7)中；以及对基板(W)的所述面(1)和/或与该面(1)相反的面(6)进行加工。

Description

加工基板的方法
技术领域
本发明涉及一种加工诸如晶片(例如半导体晶片)的基板的方法，在所述基板的一个面上具有至少一个凹部。
背景技术
在加工基板(举例来说，如半导体晶片)时，重要的是保护基板的面免受损坏和污染。在将器件(例如，半导体器件)形成在基板的面上时该要求尤其明显。
例如，在半导体器件制造工序中，对作为基板的具有一般由多条分割线划分的包括多个器件的器件区域的晶片进行加工，以便将其分割成单个晶粒(die)。该制造工序通常包括用于调整晶片厚度的研磨步骤和沿着分割线切割晶片以获得单个晶粒的切割步骤。该研磨步骤是从晶片的背面执行的，该背面与在上面形成器件区域的晶片正面相反。此外，在晶片的背面上还可以执行其它加工步骤，例如抛光和/或蚀刻。可以从晶片的正面或晶片的背面沿着分割线对晶片进行切割。
可以通过将保护膜或保护薄片附着至基板面来提供对该基板面的保护。尤其是，为了在晶片加工期间保护形成在晶片上的器件例如不被碎屑、研磨水或切割水破坏、变形和/或污染，在加工之前，可以将这种保护膜或保护薄片施加至晶片的正面。
如果基板的面上存在凹部(例如沟槽、凹槽、切口等)，则对该面的这种保护尤其重要。首先，这种凹部易于受例如可能积累在其中的碎屑或水的污染。其次，凹部的存在可能导致加工(例如研磨、抛光或切割)期间压力的不均匀分布，因此增加了对基板造成机械损坏的风险，例如基板断裂。
因此，当对其面上具有一个或更多个凹部的基板进行加工时，使用保护膜或保护薄片是特别重要的。
然而，保护膜或保护薄片所附着至的基板面可能被形成在该保护膜或保护薄片上的粘合剂层的粘合力损坏，或者在将所述膜或薄片从基板剥离时可能被粘合剂残留物污染。尤其是，这样的残留物可能残留在形成在基板面上的凹部中。如果将敏感器件(举例来说，如MEMS)形成在施加有保护膜或保护薄片的基板面上，那么该问题尤其成问题。在这种情况下，器件结构可能严重受损。
因此，仍然需要一种对其一面上具有凹部的基板进行加工的可靠且有效的方法，该方法使得能够最小化对基板造成污染和损坏的任何风险。
发明内容
因此，本发明的目的是提供一种对其一面上具有凹部的基板进行加工的可靠且有效的方法，该方法使得能够最小化对基板造成污染和损坏的任何风险。该目标通过一种基板加工方法来实现。
本发明提供了一种加工基板的方法。该基板具有一个面(例如，正面)和与所述一个面相反的一面(例如，背面)。该基板在所述一个面上或者在与所述一个面相反的面上具有至少一个凹部。所述方法包括：提供保护膜或保护薄片，并将该保护膜或保护薄片施加至该基板的具有至少一个凹部的面上，使得保护膜或保护薄片的正表面的至少中央区域与该基板的具有所述至少一个凹部的面直接接触。此外，所述方法还包括：向保护膜或保护薄片施加压力，使得该保护膜或保护薄片沿着所述至少一个凹部的深度的至少一部分进入该凹部中，并且对该基板的所述一个面和/或该基板的与所述一个面相反的面进行加工。
将保护膜施加至基板的具有至少一个凹部的面上，使得该保护膜或保护薄片的正表面的至少中央区域与该基板的具有所述至少一个凹部的面直接接触。因此，在该保护膜的正表面的至少中央区域与该基板的具有所述至少一个凹部的面之间不存在材料，尤其是不存在粘合剂。
因此，可以显著降低或者甚至消除例如因粘合剂层的粘合力或基板上的粘合剂残留物而可能污染或损坏该基板的风险。
在将保护膜施加至基板的具有至少一个凹部的面上期间和/或之后，向该保护膜施加压力，使得该保护膜沿着所述至少一个凹部的深度的至少一部分进入该凹部中。以这种方式，可以将保护膜附着到基板的具有至少一个凹部的面上。保护膜与基板之间的用来将保护膜保持于其在该基板上的位置的附着力可以通过施加压力来产生。因此，不需要额外的粘合剂材料来将保护膜附着到基板的具有至少一个凹部的面上。
尤其是，通过向保护膜施加压力，可以在保护膜与基板之间形成形状匹配(例如正匹配)和/或材料键合(bond)(例如粘合剂键合)。术语“材料键合”和“粘合剂键合”定义了保护膜与基板之间的、因在这两种组分之间起作用的原子力和/或分子力而形成的附着或连接。
术语“粘合剂键合”涉及这些原子力和/或分子力的存在，其作用是将保护膜附着或粘附至基板，而不是暗示保护膜与基板之间存在额外的粘合剂。相反，保护膜的正表面的至少中央区域与基板的具有至少一个凹部的面直接接触，如上面已经详细描述的。
基板在一个面上或者在与所述一个面相反的面上具有至少一个凹部。基板可以在所述一个面上或者在与所述一个面相反的面上具有多个凹部。所述至少一个凹部例如可以是沟槽、凹槽或切口，例如沿该基板的厚度的一部分延伸的局部切口。所述至少一个凹部可以从基板的平面表面向内延伸，即，从所述表面朝向该基板的主体的方向延伸。
向保护膜施加压力，使得该保护膜沿着所述至少一个凹部的深度的至少一部分进入该凹部中。因此，将所述至少一个凹部特别可靠地密封，由此可以安全地防止污染。而且，所述至少一个凹部的侧壁的至少一部分被所述保护膜保护。
因此，本发明的方法能够可靠且有效地对在其一面上具有凹部的基板进行加工，从而最小化对基板造成污染和损坏的任何风险。
可以将保护膜施加至基板的具有至少一个凹部的面上，使得该保护膜的正表面与该基板的具有所述至少一个凹部的面在存在所述至少一个凹部的整个区域直接接触。以这种方式，尤其可以可靠地避免凹部受任何污染，尤其是由于粘合剂残留物而造成的污染。
可以在对基板的一个面和/或该基板的与所述一个面相反的面进行加工之前向所述保护膜施加压力。
可以通过压力施加装置(例如辊、辊座(roller mount)、压板、印模(stamp)、压膜(membrane)等)将压力施加至保护膜。
向保护膜施加压力可以包括以下步骤或由以下步骤组成：在将保护膜施加至基板的具有至少一个凹部的面上期间和/或之后，向该保护膜施加真空。可以向保护膜施加真空，使得该保护膜沿着所述至少一个凹部的深度的至少一部分进入该凹部中。以这种方式，可以特别可靠地确保保护膜沿着所述至少一个凹部的深度的至少一部分进入该凹部中。
可以在真空室中将压力施加至保护膜，如下面将进一步详述的。
可以在减压气氛中，特别是在真空下，将保护膜施加至和/或附着到基板的具有至少一个凹部的面上。以这种方式，可以特别可靠地确保保护膜沿着所述至少一个凹部的深度的至少一部分进入该凹部中，并且在保护膜与基板之间不存在空隙和/或气泡。因此，避免了在对基板的一个面和/或该基板的与所述一个面相反的面进行加工期间，例如由于这种气泡膨胀(例如，在加热工序中)而造成该基板上的任何应力或应变。
例如，可以在真空室中执行将保护膜施加至和/或附着到基板的具有至少一个凹部的面上的一个或多个步骤。尤其是，可以利用真空层压机将保护膜施加至和/或附着到基板的具有至少一个凹部的面上。在这种真空层压机中，将基板按以下状态放置在真空室中的卡盘台上：该基板的不具有所述至少一个凹部的面与卡盘台的上表面接触并且该基板的具有所述至少一个凹部的面向上取向。所述卡盘台例如可以是被加热的卡盘台。
施加至基板的具有至少一个凹部的面的保护膜在真空室中通过环形框架保持在该基板的外周部分处并且放置在该基板侧的上方。位于所述卡盘台和所述环形框架上方的所述真空室的上部设置有由可膨胀的橡胶隔膜封闭的空气入口。
在将基板和保护膜装入真空室之后，将该真空室抽空，并且空气通过空气入口提供至所述橡胶隔膜，从而使该橡胶隔膜膨胀到该真空室中。以这种方式，该橡胶隔膜在该真空室中向下移动，以致抵着该基板的具有至少一个凹部的面推动保护膜，从而利用该保护膜密封外周基板部分，并使该保护膜压抵着该基板的具有至少一个凹部的面。因此，可以可靠地确保该保护膜沿着所述至少一个凹部的深度的至少一部分进入该凹部中。
在将保护膜施加至基板的具有至少一个凹部的面上期间和/或之后，可以例如通过加热卡盘台来加热保护膜。
随后，释放真空室中的真空，从而通过该真空室中的正压并且可选地通过加热工序产生的附着力将保护膜保持于其在基板的具有至少一个凹部的面上的位置中。下面将对这种加热工序进行更详细的描述。
另选地，所述橡胶隔膜可以用软印模或软辊代替，例如，加热的软印模或加热的软辊。
所述基板可以是晶片。所述基板例如可以是半导体晶片、玻璃晶片、蓝宝石晶片、陶瓷晶片(如氧化铝(Al2O3)陶瓷晶片)、石英晶片、氧化锆晶片、PZT(锆钛酸铅)晶片、聚碳酸酯晶片、金属(例如，铜、铁、不锈钢、铝等)晶片或金属化材料晶片、铁氧体晶片、光学晶体材料晶片、树脂(例如，环氧树脂)、涂层晶片或模制晶片等。
尤其是，所述基板例如可以是Si晶片、GaAs晶片、GaN晶片、GaP晶片、InAs晶片、InP晶片、SiC晶片、SiN晶片、LT(钽酸锂晶片)、LN(铌酸锂)晶片等。
所述基板可以由单一材料制成或者由不同材料的组合(例如，上述材料中的两种或更多种)制成。例如，所述基板可以是Si和玻璃键合的基板(例如，Si和玻璃键合的晶片)，其中，将由Si制成的晶片单元键合至由玻璃制成的基板单元。
所述基板可以是半导体尺寸的晶片。在此，术语“半导体尺寸的晶片”是指具有半导体晶片的外形尺寸(标准化外形尺寸)的晶片，特别是具有半导体晶片的直径(标准化直径)(即，外径)的晶片。半导体晶片的外形尺寸特别是直径(即，外径)是按SEMI标准定义的。例如，所述半导体尺寸的晶片可以是Si晶片。抛光后的单晶Si晶片的外形尺寸是按SEMI标准M1和M76定义的。所述半导体尺寸的晶片可以是3英寸、4英寸、5英寸、6英寸、8英寸、12英寸或18英寸的晶片。
所述基板可以具有任何类型的形状。在针对所述基板的俯视图中，所述基板例如可以具有圆形形状、卵圆形状、椭圆形状或多边形形状(例如，矩形形状或正方形形状)。
所述保护膜可以具有任何类型的形状。在针对所述保护膜的俯视图中，所述保护膜例如可以具有圆形形状、卵圆形状、椭圆形状或多边形形状(例如，矩形形状或正方形形状)。
所述保护膜可以具有与所述基板大致相同的形状或相同的形状。
所述保护膜可以具有比所述基板的外径大的外径。以这种方式，可以有助于对所述基板的加工、处理和/或运输。尤其是，可以将所述保护膜的外周部分附着至环形框架，如下面将详细描述的。
所述保护膜可以具有比所述基板的外径小的外径。
所述保护膜可以具有与所述基板的外径大致相同的外径。
所述基板可以在一个面上具有包括多个器件的器件区域。尤其是，所述基板可以是在一个面上具有包括多个器件的器件区域的晶片。
所述至少一个凹部可以存在于所述基板的一个面上。本发明的方法使得能够以有效且可靠的方式保护形成在所述器件区域中的器件免受损坏和污染。
所述基板还可以在其一个面上具有外周边缘(marginal)区域，所述外周边缘区域没有器件并且围绕所述器件区域形成。
可以在所述基板的一个面上形成至少一条分割线。所述至少一个凹部可以沿着所述至少一条分割线延伸。可以在所述基板的一个面上形成多条分割线。多个凹部可以存在于所述基板的一个面上。所述多个凹部中的每一个可以沿着所述多条分割线中的相应一条分割线延伸。所述一条或更多条分割线可以划分可以形成在所述基板的一个面上的器件。本发明的方法使得能够以有效且可靠的方式保护所述器件特别是所述器件的正表面和侧表面免受损坏和污染。
所述至少一条分割线的宽度可以处于30μm至200μm的范围内，优选为30μm至150μm的范围内，更优选为30μm至100μm的范围内。
本发明的方法还可以包括：在将保护膜施加至基板的具有至少一个凹部的面上期间和/或之后加热该保护膜。尤其是，所述方法可以包括：加热保护膜并且向该保护膜施加真空。在这种情况下，可以在加热保护膜期间和/或之前和/或之后向该保护膜施加真空。
所述方法还可以包括：使得保护膜能够在加热工序之后冷却。尤其是，可以使得保护膜能够被冷却至其初始温度，即，冷却至其在加热工序之前的温度。可以使得保护膜能够例如冷却至其在对基板的一个面(例如，基板正面)和/或该基板的与所述一个面相反的面(例如，基板背面)进行加工之前的初始温度。
可以通过加热工序来产生保护膜与基板之间的附着力。可以在加热工序本身中和/或在使得保护膜能够被冷却的后续工序中使保护膜附着至基板。
可以通过加热工序软化保护膜。在例如冷却至保护膜的初始温度时，该保护膜可重新硬化，例如，以便形成与基板的形状匹配和/或材料键合。
通过加热工序软化保护膜，可以特别可靠地确保该保护膜沿着所述至少一个凹部的深度的至少一部分进入该凹部中。
所述保护膜可以耐热高达180℃或更高的温度，优选为高达220℃或更高的温度，更优选为高达250℃或更高的温度，甚至更优选为高达300℃或更高的温度。
所述保护膜可以被加热至30℃至250℃的范围内的温度，优选为50℃至200℃的范围内的温度，更优选为60℃至150℃的范围内的温度，甚至更优选为70℃至110℃的范围内的温度。特别优选地，将所述保护膜加热至约80℃的温度。
可以在将保护膜施加至基板的具有至少一个凹部的面上期间和/或之后对该保护膜进行加热，持续时间的范围为30秒至10分钟，优选为1分钟至8分钟，更优选为1分钟至6分钟，甚至更优选为1分钟至4分钟，更进一步优选为1分钟至3分钟。
可以直接和/或间接对保护膜进行加热。
可以通过例如利用热施加装置(例如加热的辊，加热的印模等)或者热辐射装置直接向保护膜施加热来对该保护膜进行加热。可以将保护膜和基板放置在容器或腔室(例如真空室)中，并且可以对该容器或腔室的内部容积进行加热，以加热所述保护膜。所述容器或腔室可以设有热辐射装置。
在将保护膜施加至基板的具有至少一个凹部的面上之前和/或期间和/或之后，可以例如通过对所述基板进行加热来间接加热所述保护膜。例如，可以通过将所述基板放置在支承件或承载体(例如卡盘台)上并对所述支承件或承载体进行加热来加热所述基板。
例如，可以将所述支承件或承载体(例如卡盘台)加热至30℃至250℃的范围内的温度，优选为50℃至200℃的范围内的温度，更优选为60℃至150℃的范围内的温度，甚至更优选为70℃至110℃的范围内的温度。特别优选地，可以将所述支承件或承载体加热至约80℃的温度。
还可以将利用用于直接加热所述保护膜的热施加装置(诸如加热的辊等)或者热辐射装置以及通过所述基板间接加热所述保护膜的这些方法进行组合。
所述保护膜优选为易弯的、有弹性的、柔韧的、可拉伸的、柔软的和/或可压缩的。所述保护膜在室温下(例如，在18℃至23℃的温度范围内)和/或在处于加热的状态时，可以是易弯的、有弹性的、柔韧的、可拉伸的、柔软的和/或可压缩的。特别优选地，所述保护膜在室温下是易弯的、有弹性的、柔韧的、可拉伸的、柔软的和/或可压缩的，并且当所述保护膜处于加热的状态时，进一步增强了该保护膜的可弯性、弹性、柔韧性、拉伸性、柔软性和/或可压缩性。
以这种方式，可以特别可靠地确保保护膜沿着所述至少一个凹部的深度的至少一部分进入该凹部中。
优选地，所述保护膜在冷却时发生至少某种程度的硬化或***，以便在冷却的状态下变得更有刚性和/或更稳固。以这种方式，可以确保在基板的后续加工(例如研磨和/或切割基板)期间特别可靠地保护该基板。
可以在对保护膜进行加热之前和/或期间和/或之后向该保护膜施加压力。
特别优选地，可以使用组合的热和压力施加装置，如加热的辊、加热的压板或加热的印模。在这种情况下，可以在向保护膜施加压力的同时对该保护膜进行加热。
可以向保护膜施加压力，使得该保护膜进入所述至少一个凹部的深度为3μm至500μm，优选为5μm至300μm，特别是5μm至50μm。
所述至少一个凹部可以具有这样的深度，即，沿着基板的厚度方向延伸，处于5μm至1500μm的范围内或者处于50μm至1000μm的范围内或者处于100μm至800μm的范围内。所述至少一个凹部所具有的深度可以处于基板厚度的2％至90％的范围内，或者5％至70％的范围内，或者8％至50％的范围内，或者10％至40％的范围内，或者12％至30％的范围内。
可以向保护膜施加压力，使得该保护膜进入所述至少一个凹部的深度为所述至少一个凹部的深度的2％至100％，优选为5％至90％的范围内，更优选为10％至80％，甚至更优选为15％至70％并且更进一步优选为20％至60％。
本发明的方法还可以包括：将基板的一个面上的或该基板的与所述一个面相反的面上的基板材料去除，以便形成所述至少一个凹部。
例如，去除基板材料可以通过机械切割(例如通过刀切或锯切)和/或通过激光切割和/或通过等离子切割和/或通过蚀刻(例如，湿法蚀刻或干法蚀刻)和/或光刻(例如光学式光刻或电子束式光刻)来执行。可以在单个机械切割步骤、单个激光切割步骤、单个等离子切割步骤、单个蚀刻步骤或者单个光刻步骤中去除所述基板材料。另选地，可以通过上述步骤中的一序列两个或更多个步骤来去除所述基板材料。
激光切割可以例如通过烧蚀激光切割和/或通过隐形激光切割来执行，即，通过施加激光束在基板内形成改性区域和/或通过施加激光束在基板中形成多个孔区域来执行。这些孔区域中的每一个可以由改性区域和所述改性区域中的向基板的表面敞开的空间构成。
所述至少一个凹部可以通过沿着至少一条分割线去除基板材料来形成，假设存在这样的至少一条分割线。如果存在多条分割线，则通过沿着所述多条分割线中的每一条分割线去除基板材料，可以形成多个凹部。
所述基板材料可以沿着基板的厚度的一部分去除，例如，沿着基板的厚度的5％或更多、10％或更多、20％或更多、30％或更多、40％或更多、50％或更多、60％或更多、70％或更多、80％或更多或者90％或更多去除。所述基板材料可以沿着基板的厚度的90％或更少、80％或更少、70％或更少、60％或更少、50％或更少、40％或更少、30％或更少、20％或更少、10％或更少或者5％或更少来去除。
本发明的方法可以包括：对所述基板的与所述一个面相反的面进行加工。对所述基板的与所述一个面相反的面进行加工可以包括：对所述基板的与所述一个面相反的面进行研磨以调整基板厚度。
所述方法还可以包括：对所述基板的与所述一个面相反的面进行抛光(例如干抛光或化学机械抛光(CMP))，和/或蚀刻(例如湿法蚀刻或干法蚀刻(例如等离子体蚀刻))。如果所述基板的与所述一个面相反的面经受研磨步骤，则可以在该研磨步骤之后执行所述抛光和/或蚀刻的步骤。
所述方法还可以包括：将所述基板分割成多个分离的元件。例如，所述基板可以是在所述一个面上具有包括多个器件的器件区域的晶片。所述方法可以包括：将所述晶片分割成多个单个芯片或晶粒。例如，可以按下面的方式将所述基板分割成多个分离的元件，例如单个芯片或晶粒。
可以例如沿着至少一条分割线(若存在的话)去除基板材料，以便形成所述至少一个凹部。例如可以以上面详细描述的方式来执行去除基板材料的步骤。可以从所述基板的所述一个面执行所述基板材料去除工序。可以将保护膜施加至所述基板的形成有所述至少一个凹部的面上。随后，可以对所述基板的与具有所述至少一个凹部的所述一个面相反的面进行研磨，以调整所述基板厚度。可以仅沿着所述基板的厚度的一部分去除所述基板材料。可以沿着所述基板的厚度的没有去除晶片材料的剩余部分，执行对所述基板的与具有所述至少一个凹部的所述一个面相反的面进行研磨的步骤，以便例如沿着所述至少一条分割线来划分所述基板。
另选地，可以通过例如沿着至少一条分割线(若存在的话)对所述基板进行切割，将所述基板完全分割成多个分离的元件，例如单个芯片或晶粒。可以从所述基板的与具有所述至少一个凹部的所述一个面相反的面对所述基板进行切割。可以在对所述基板的与具有所述至少一个凹部的所述一个面相反的面进行研磨之前或之后执行所述切割工序。
可以例如以上面详细描述的方式例如通过机械切割(例如，通过刀切或锯切)和/或通过激光切割和/或通过等离子切割和/或通过蚀刻(例如，湿法蚀刻或干法蚀刻)来执行所述切割步骤。
激光切割可以例如通过烧蚀激光切割和/或通过隐形激光切割来执行，即，通过施加激光束在所述基板内形成改性区域和/或通过施加激光束在所述基板中形成多个孔区域来执行。这些孔区域中的每一个可以由改性区域和所述改性区域中的向所述基板的表面敞开的空间构成。在在所述基板中形成所述改性区域或孔区域之后，可以通过沿所述基板的径向方向施加外力(例如，通过径向扩展扩展带)来完全分割所述基板。例如，可以将所述保护膜用作这种扩展带。
此外，可以通过例如利用金刚石划线器、激光划线器等对所述基板进行划线，并随后通过向所述基板施加外力来断开所述基板，从而将所述基板分割成分离的元件。
可以通过上面详细描述的工序的组合将所述基板分割成分离的元件。例如，可以以第一切割宽度对所述基板的与具有至少一个凹部的所述一个面相反的面进行机械地局部切割，并且可以以第二切割宽度在已经形成一个或多个局部切口的一个或多个区域中沿所述基板的厚度方向从所述基板的与具有所述至少一个凹部的所述一个面相反的面对所述基板的剩余部分进行机械地切割和/或通过激光切割和/或通过等离子切割进行切割。所述第二切割宽度可以小于或等于所述第一切割宽度。随后，可以对所述基板的与具有所述至少一个凹部的所述一个面相反的面进行研磨，例如，以便消除由于所述机械局部切割步骤而造成的可能的损坏。
所述方法还可以包括：从所述保护膜拾取各分离的元件(诸如单个芯片或晶粒)。可以利用拾取装置来执行该拾取步骤。
在本发明的方法中，将保护膜施加至基板的具有至少一个凹部的面上，使得所述保护膜的正表面的至少中央区域与该基板的具有所述至少一个凹部的面直接接触。因此，由于至少在该中央区域没有粘合剂层，极大地便利拾取分离的元件的步骤。尤其是，可以显著减少或者甚至消除在所述拾取步骤中对分离的元件造成任何损坏的风险。而且，显著降低了从所述保护膜拾取所述分离的元件所需的力。
此外，在本方法中，向所述保护膜施加压力，使得所述保护膜沿着所述至少一个凹部的深度的至少一部分进入该凹部中。以这种方式，所述保护膜可以在分割基板之前将所述基板牢固地保持在其位置，并且在分割所述基板之后将分离的元件(诸如单个芯片或晶粒)牢固地保持在它们的位置。因此，可以可靠地防止在诸如研磨或拾取所述元件的工序步骤中移动或移位所述基板或这些分离的元件。尤其是，由于在研磨中没有发生这种移动或移位，因此在可能的后续切割步骤、切块步骤或拾取步骤中可以实现尤其准确和容易的对齐。例如，由于这种高度对齐准确度，因此可以利用诸如薄刀片或薄锯片的薄机械切割装置，从所述一个面或者与所述一个面相反的面可靠地对所述基板进行切割。
可以将保护膜施加至基板的具有至少一个凹部的面上，使得在其中所述保护膜的正表面与所述基板的具有所述至少一个凹部的面接触的中央区域中，所述保护膜的正表面与所述基板的具有所述至少一个凹部的面直接接触。因此，所述保护膜的正表面与所述基板的具有所述至少一个凹部的面之间不存在材料，尤其是不存在粘合剂。
以这种方式，可以可靠地消除例如因粘合剂层的粘合力或基板上的粘合剂残留物而可能对所述基板造成污染或损坏的风险。
另选地，所述保护膜可以设置有粘合剂层。在这种情况下，所述粘合剂层仅设置在所述保护膜的正表面的外周区域中，所述外周区域包围所述保护膜的正表面的中央区域。将所述保护膜施加至基板的具有至少一个凹部的面上，使得所述粘合剂层仅接触到所述基板的具有所述至少一个凹部的面的外周部分。例如，如果所述基板是在一个面上具有包括多个器件的器件区域的晶片，则所述基板的具有所述至少一个凹部的面的外周部分可以是或者可以对应于形成在所述基板的所述一个面上的外周边缘区域。
以这种方式，可以进一步改善保护膜与基板的附着。由于粘合剂层仅设置在保护膜的正表面的外周区域中，因此与将粘合剂层设置在保护膜的整个正表面上的情况相比，显著减小了通过粘合剂层将保护膜和基板彼此附着的区域。因此，可以更容易地将保护膜从基板上脱离，并且显著降低了损坏基板的风险。
所述粘合剂层的粘合剂可以通过诸如热、UV辐射、电场和/或化学剂的外部刺激来固化。这样，保护膜可以在加工后特别容易地从基板去除。可以将外部刺激施加至所述粘合剂以降低其粘合力，从而使得能够容易地去除所述保护膜。而且，可以容易地从所述保护膜拾取分离的元件(诸如单个芯片或晶粒)。
例如，所述粘合剂层可以具有大致环形形状、开口的矩形形状或开口的正方形形状，即，分别在所述粘合剂层的中央具有开口的矩形形状或正方形形状。
可以将缓冲层附着至保护膜的与该保护膜的正表面相反的背表面。
例如，如果凸出部分(protrusion)和突出部分(projection)(例如凸块)、光学元件(例如光学透镜)、其它结构等沿着基板的厚度方向从该基板的具有至少一个凹部的面凸出、延伸或突出，那么这种方法是特别有利的。
如果将缓冲层附着至保护膜的背表面，那么这种凸出部分可以嵌入所述缓冲层中。因此，可以消除所述凸出部分对后续基板加工步骤(例如，切割、抛光或研磨)的任何负面影响。尤其是，所述缓冲层可以显著地有助于在这样的工序期间实现特别一致且均匀的压力分布。
通过将凸出部分嵌入缓冲层中，可以可靠地保护所述凸出部分(举例来说，如光学元件或其它结构)在基板加工期间(例如在随后的切割或研磨步骤中)免受任何损坏。
对所述缓冲层的材料没有特别的限制。尤其是，所述缓冲层可以由允许沿着基板的厚度方向凸出的凸出部分嵌入其中的任何类型的材料来形成。例如，所述缓冲层可以由树脂、粘合剂、凝胶等形成。
所述缓冲层可以通过诸如UV辐射、热、电场和/或化学剂的外部刺激来固化。在这种情况下，所述缓冲层在向其施加外部刺激时至少在一定程度上硬化。例如，所述缓冲层可以由可固化树脂、可固化粘合剂、可固化凝胶等形成。
所述缓冲层可以被配置成使得在固化后表现出一定程度的可压缩性、弹性和/或柔韧性，即，在固化后是可压缩、有弹性和/或柔韧的。例如，所述缓冲层可以使得通过固化而成为橡胶状的状态。另选地，所述缓冲层可以被配置成使得在固化后达到刚性的硬态。
在本发明的方法中用作所述缓冲层的UV可固化树脂的优选示例是DISCOCorporation的ResiFlat和DENKA的TEMPLOC。
所述方法还可以包括：例如，在对基板进行加工(例如，切割或研磨)之前，向所述缓冲层施加外部刺激，以便固化所述缓冲层。以这种方式，可以进一步改进在切割和/或研磨期间对基板的保护以及切割准确度和/或研磨准确度。
所述缓冲层可以耐热高达180℃或更高的温度，优选为高达220℃或更高的温度，更优选为高达250℃或更高的温度，甚至更优选为高达300℃或更高的温度。
所述缓冲层可以具有10μm至300μμm范围内的厚度、优选为20μm至250μm的范围内，更优选为50μm至200μm的范围内。
可以在将保护膜施加至基板的具有至少一个凹部的面上之前，将缓冲层附着至所述保护膜的背表面。
在这种情况下，可以首先层压所述保护膜和所述缓冲层，从而形成包括所述缓冲层和附着至所述缓冲层的所述保护膜的保护薄片。随后可以将以这种方式形成的保护薄片施加至基板的具有至少一个凹部的面上，例如，使得从晶片的平面表面凸出的凸出部分或突出部分被所述保护膜覆盖并嵌入所述保护膜和所述缓冲层中。所述保护薄片可以被施加成，使得所述缓冲层的背表面大致平行于基板的与具有至少一个凹部的面相反的面。在将所述保护薄片施加至基板的具有至少一个凹部的面上时，将所述保护膜的正表面施加至基板的具有至少一个凹部的面上。
以这种方式，可以以特别简单且有效的方式来执行所述基板加工方法。例如，所述保护薄片可以预先制备、储存供以后使用，并在需要时用于基板加工。因此可以大量制造所述保护薄片致使所述保护薄片的生产在时间和成本两方面都特别有效。
可以在将保护膜施加至基板的具有至少一个凹部的面上之后，将缓冲层附着至所述保护膜的背表面。
在这种情况下，首先将保护膜施加至基板的具有至少一个凹部的面上，随后将所述基板的具有至少一个凹部的面(已经施加有所述保护膜)附着至缓冲层的正表面，例如，使得从所述基板的平面表面凸出的凸出部分或突出部分嵌入所述保护膜和所述缓冲层中，并且所述缓冲层的背表面大致平行于所述基板的与具有所述至少一个凹部的面相反的面。该方法使得所述保护膜能够以特别高的准确度附着至所述基板的具有至少一个凹部的面上，尤其是，涉及存在从晶片的平面表面凸出的凸出部分或突出部分的情况。
可以在将保护膜附着至基板的具有至少一个凹部的面上之前和/或期间和/或之后，将缓冲层附着至所述保护膜的背表面。
可以向所述缓冲层施加压力，使得所述缓冲层沿着所述至少一个凹部的深度的至少一部分进入该凹部中。
可以将基片附着至所述缓冲层的与所述缓冲层的附着至所述保护膜的正表面相反的背表面。
对所述基片的材料没有特别的限制。所述基片可以由柔软或易弯的材料制成，举例来说，如聚合物材料(例如，聚氯乙烯(PVC)、乙烯醋酸乙烯酯(EVA)或聚烯烃)。
另选地，所述基片可以由刚性或硬质的材料制成，例如聚对苯二甲酸乙二醇酯(PET)和/或硅和/或玻璃和/或不锈钢(SUS)。
例如，如果所述基片由聚对苯二甲酸乙二醇酯(PET)或玻璃制成，并且所述缓冲层可通过外部刺激固化，那么可以利用可透过聚对苯二甲酸乙二醇酯(PET)或玻璃的辐射(例如UV辐射)来固化所述缓冲层。如果所述基片由硅或不锈钢(SUS)制成，那么提供具有成本效益的基片。
而且，所述基片可以由上面列出的材料的组合形成。
所述基片可以耐热高达180℃或更高的温度，优选为高达220℃或更高的温度，更优选为高达250℃或更高的温度，甚至更优选为高达300℃或更高的温度。
所述基片可以具有30μm至1500μm范围内的厚度，优选为40μm至1200μm的范围内，更优选为50μm至1000μm的范围内。
可以在将所述保护膜施加至所述基板的具有至少一个凹部的面上之前或之后，将所述缓冲层和所述基片附着至所述保护膜的背表面。尤其是，可以首先将所述保护膜、所述缓冲层以及所述基片层压，从而形成包括所述基片、所述缓冲层以及附着至所述缓冲层的所述保护膜的保护薄片。随后可以将以这种方式形成的所述保护薄片施加至所述基板的具有至少一个凹部的面上。
所述基片的正表面可以与所述缓冲层的背表面接触，并且所述基片的与所述基片的正表面相反的背表面可以大致平行于所述基板的与具有至少一个凹部的面相反的面。因此，在对所述基板进行加工(例如，切割或研磨)时，例如通过将所述基片的背表面放置在卡盘台上，可以将合适的反压施加至该背表面。
在这种情况下，由于所述基片的平面背表面大致平行于所述基板的与具有至少一个凹部的面相反的面，因此在加工(例如切割工序(例如，通过切割器械的切割刀片或切块刀片)或者研磨工序)期间施加至所述基板上的压力更一致且均匀地分布在所述基板上，从而最小化所述基板断裂的风险。此外，所述基片的平坦均匀的背表面与所述基板的与具有至少一个凹部的面相反的面的大致平行对齐使得能够以高精度执行切割步骤和研磨步骤。
所述保护膜可以由单一材料、尤其是单一的均质材料制成。
所述保护膜可以由塑料材料(例如聚合物)制成。特别优选地，所述保护膜由聚烯烃制成。例如，所述保护膜可以由聚乙烯(PE)、聚丙烯(PP)或聚丁烯(PB)制成。
聚烯烃膜具有特别有利于用于本发明的基板加工方法的材料特性，特别是在该方法包括对保护膜进行加热的情况下。聚烯烃膜尤其是在处于加热的状态时(例如，当加热至60℃至150℃的范围内的温度时)是易弯的、可拉伸的并且柔软的。因此，可以特别可靠地确保所述保护膜沿着所述至少一个凹部的深度的至少一部分进入该凹部中。
此外，聚烯烃膜在冷却时硬化并***，以便在冷却的状态下变得更有刚性和更稳固。因此，可以确保在后续加工所述晶片期间对所述基板的特别可靠的保护。
所述保护膜可以具有5μm至200μm范围内的厚度，优选为8μm至100μm，更优选为10μm至80μm，甚至更优选为12μm至50μm。特别优选地，所述保护膜具有80μm至150μm范围内的厚度。
以这种方式，可以特别可靠地确保所述保护膜足够柔韧且易弯以沿着所述至少一个凹部的深度的至少一部分进入该凹部中，同时展现出足够的厚度，以便在加工期间可靠且有效地保护所述基板。
所述方法还可以包括：将所述保护膜的外周部分附着至环形框架。尤其是，所述保护膜的外周部分可以附着至所述环形框架上，使得所述保护膜封闭所述环形框架的中央开口，即，所述环形框架内径内的区域。这样，由所述环形框架通过所述保护膜来保持附着至所述保护膜、特别是所述保护膜的中央部分的基板。因此，形成了包括所述基板、所述保护膜以及所述环形框架的基板单元，从而有助于对所述基板进行加工、处理和/或运输。
可以在将保护膜施加至基板之前或之后执行将所述保护膜的外周部分附着至环形框架的步骤。
可以在将保护膜附着至基板之前或之后执行将所述保护膜的外周部分附着至环形框架的步骤。
可以在对基板的一个面和/或对该基板的与所述一个面相反的面进行加工之前或之后执行将保护膜的外周部分附着至环形框架的步骤。
所述环形框架可以是半导体尺寸的环形框架。在此，术语“半导体尺寸的环形框”是指具有用于保持半导体晶片的环形框架的外形尺寸(标准化外形尺寸)、特别是内径(标准化内径)的环形框架。
用于保持半导体晶片的环形框架的外形尺寸、特别是内径是按SEMI标准定义的。例如，用于300mm晶片的带形框架的外形尺寸是按SEMI标准SEMI G74定义的，而用于300mm晶片的塑料带形框架的外形尺寸是按SEMI标准SEMI G87定义的。所述环形框架可以具有用于保持半导体尺寸的晶片的框架尺寸，该框架尺寸例如是3英寸、4英寸、5英寸、6英寸、8英寸、12英寸或18英寸。
将所述保护膜的外周部分附着至半导体尺寸的环形框架提供了以下优点：可以将常规的半导体晶片处理和加工设备(例如常规的拾取装置)用于处理和加工所述基板和分离的元件(例如单个芯片或晶粒)。
在本发明的方法中，贯穿对基板的加工，所述保护膜可以保持附着至所述基板。因此，可以贯穿对基板的加工使用同一保护膜，例如，直到从所述保护膜拾取通过对所述基板进行分割而获得的分离的元件(例如单个芯片或晶粒)。在这种情况下，不需要从所述基板剥离所述保护膜的步骤和将所述基板重新安装至不同的膜或带的步骤。因此，可以大大简化所述加工方法。此外，由于减少了所需的基板处理和加工步骤的数量，因此可以进一步降低损坏基板的任何风险。而且，这种方法例如在加工时间和成本方面特别有效。
所述保护膜可以是可扩展的。所述保护膜可以在被施加至基板的具有至少一个凹部的面上时进行扩展。以这种方式，可以特别可靠地确保所述保护膜沿着所述至少一个凹部的深度的至少一部分进入该凹部中。尤其是，所述保护膜可以扩展至其原始尺寸的两倍或更多，优选为其原始尺寸的三倍或更多，更优选为其原始尺寸的四倍或更多。
如果所述保护膜是可扩展的，则其可以用于彼此分离通过对所述基板进行分割而获得的元件(例如芯片或晶粒)。尤其是，所述方法还可以包括：在对所述基板的一个面和/或所述基板的与所述一个面相反的面进行加工之后，使所述保护膜径向扩展，以使所述元件彼此分离。
例如，可以在研磨工序之前例如通过机械切割工序、激光切割工序或等离子切割工序或者通过切块来将所述基板完全分割开。随后，可以通过径向扩展所述保护膜使完全分割开的元件(例如芯片或晶粒)其彼此远离，从而增加相邻的元件之间的距离。
另选地，可以使所述基板经受隐形切割工序，即，通过施加激光束在所述晶片内形成改性区域的工序，如上面所详细描述的。随后，可以例如沿着至少一条分割线(其中通过径向扩展所述保护膜形成所述改性区域)将所述基板分割开(例如，断开)，从而获得分离的元件。
作为径向扩展所述保护膜的另选方案，可以使用单独的扩展带。
附图说明
在下文中，参照附图对本发明的非限制性示例进行说明，在附图中：
图1是例示根据本发明的实施方式的加工基板的方法中将保护膜施加至基板的步骤的横截面图；
图2是示出图1所示步骤的结果的横截面图；
图3是根据本发明的实施方式的加工基板的方法中图2中的环绕区域的放大横截面图；
图4是根据本发明的实施方式的加工基板的方法的修改例中图2中的环绕区域的放大横截面图；
图5是例示根据本发明的实施方式的加工基板的方法中研磨基板的步骤的横截面图；
图6是例示根据本发明的实施方式的加工基板的方法中将基板分割成多个分离的元件的步骤的横截面图；
图7是示出图6所示步骤的结果的横截面图；以及
图8是例示根据本发明的实施方式的加工基板的方法中从保护膜拾取分离的元件的步骤的横截面图。
具体实施方式
现在将参照附图对本发明的优选实施方式进行描述。该优选实施方式涉及对作为基板的示例性实施方式的晶片W进行加工的方法。该优选实施方式的方法也可以应用于除晶片之外的其它基板。要通过该方法进行加工的基板不限于晶片。
晶片W例如可以是MEMS晶片，该MEMS晶片具有形成在其正面1的表面上的MEMS器件(参见图1)。然而，晶片W不限于MEMS晶片，而也可以是具有形成在其正面1上的CMOS器件(优选为固态成像器件)的CMOS晶片，或者也可以是在正面1上具有其它类型器件的晶片。该优选实施方式的方法也可以应用于没有形成在其上的器件的基板。
晶片W可以由半导体(例如硅(Si))制成。这种硅晶片W可以包括硅基板上的诸如IC(集成电路)和LSI(大规模集成)的器件。另选地，晶片W可以是通过例如在由陶瓷、玻璃或蓝宝石制成的无机材料基板上形成光学器件(例如LED(发光二极管))而配置成的光学器件晶片。晶片W不限于此，而是可以以任何其它方式形成。此外，上述示例性晶片的组合设计也是可能的。
晶片W在研磨之前可以具有μm范围内的厚度，优选为625μm至925μm的范围内的厚度。
晶片W优选呈圆形。然而，对晶片W的形状没有特别的限制。在其它实施方式中，晶片W例如可以具有卵圆形状、椭圆形状或多边形(例如，矩形形状或正方形形状)。
晶片W设置有形成在晶片的正面1上的多条十字分割线11(参见图1)(也被称为街道(street))，从而将晶片W划分成多个矩形区域，在这些矩形区域中相应地形成有器件27(例如先前描述的那些器件)。这些器件27形成在晶片W的器件区域2中。在圆形晶片W的情况下，该器件区域2优选为圆形的并且与晶片W的外周同心地设置。该优选实施方式的方法也可以应用于没有形成在其上的器件的基板。例如，代替器件27，需要保护的敏感表面层可以存在于基板的正面1上的分割线11之间。
器件区域2被环形外周边缘区域3包围，如图1中示意性地示出的。在该外周边缘区域3中，没有形成任何器件。外周边缘区域3优选地与器件区域2和/或晶片W的外周同心地设置。外周边缘区域3的径向延伸可以在mm范围内，并且优选为1mm至3mm的范围内。
晶片W还具有与正面1相反的背面6(参见图1)。
在晶片W的正面1上，形成有多个凹部7。各个凹部7沿着分割线11中的相应一条延伸。凹部7可以是沟槽、凹槽或切口，即，沿着晶片W的厚度的一部分延伸的局部切口。例如，凹部7可以通过沿着分割线11去除晶片材料来形成，例如通过机械切割(例如通过刀切或锯切)和/或通过激光切割和/或通过等离子切割和/或通过蚀刻(例如，湿法蚀刻或干法蚀刻)和/或光刻(例如光学式光刻或电子束式光刻)来形成。凹部7从晶片W的平面表面向内延伸。
下面，将参照图1至图8对根据本发明的实施方式的加工晶片W的方法进行描述。
提供保护膜4，如图1所示。例如，保护膜4可以具有5μm至200μm范围内的厚度。保护膜4由聚烯烃制成。例如，保护膜4可以由聚乙烯(PE)或聚丙烯(PP)制成。保护膜4具有正表面4a和与该正表面相反的背表面4b(参见图1)。
将粘合剂层9施加至保护膜4的正表面4a的一部分上。具体地，粘合剂层9具有环形形状并且仅设置在保护膜4的正表面4a的周向或外周区域中。该周向或外周区域围绕保护膜4的正表面4a的中央区域。在其它实施方式中，可以省去该粘合剂层9。在这种情况下，在保护膜4的正表面4a与晶片W的正面1接触的整个区域中，保护膜4的正表面4a可以与晶片W的正面1直接接触。
图1例示了将保护膜4施加至晶片W的正面1的步骤。
如图1所示，环形粘合剂层9具有比环形框架25的内径大的外径。此外，环形粘合剂层9具有比晶片W的外径小但比器件区域2的外径大的内径。因此，可以可靠地确保粘合剂层9的粘合剂仅与晶片W的正面1上的没有形成器件的外周边缘区域3接触。
在将保护膜4施加至晶片W之前，保护膜4的外周部分借助于粘合剂层9安装在环形框架25上。环形框架25可以是半导体尺寸的环形框架。随后，如图1中的箭头所示，将保护膜4施加至晶片W的正面1，并且保护膜4通过粘合剂层9粘附至正面1的外周部分。
形成粘合剂层9的粘合剂可以是可通过诸如热、UV辐射、电场和/或化学剂的外部刺激来固化的。以这种方式，保护膜4可以在加工后特别容易地从晶片W去除。
尤其是，粘合剂可以是丙烯酸树脂或环氧树脂。用于粘合剂的UV可固化型树脂的优选示例例如是氨基甲酸酯丙烯酸酯低聚物。
此外，粘合剂例如可以是水溶性树脂。
将保护膜4施加至晶片W的正面1，使得保护膜4的正表面4a的中央区域(即，环形粘合剂层9内的正表面4a的区域)与晶片W的正面1直接接触(参见图2)。因此，保护膜4的正表面4a的中央区域与晶片W的正面1之间不存在材料，特别是不存在粘合剂。
随后，向保护膜4施加压力，使得保护膜4沿着凹部7的深度的至少一部分进入凹部7中，如将在下面参照图3和图4进一步详细描述的。通过施加压力，保护膜4也在保护膜4的正表面4a的中央区域中附着至晶片W的正面1。通过施加压力产生保护膜4与晶片W之间的附着力。
在本实施方式中，向保护膜4施加压力包括：在将保护膜4施加至基板的正面1期间和/或之后向保护膜4施加真空。向保护膜4施加真空，使得保护膜4沿着凹部7的深度的至少一部分进入凹部7中。以这种方式，特别可靠地确保保护膜4沿着凹部7的深度的至少一部分进入凹部7中。可以在真空安装器(例如真空室(未示出))中向保护膜4施加真空。
可选地，可以在将保护膜4施加至晶片W的正面1期间和/或之后对保护膜4进行加热。在这种情况下，可以在加热保护膜4期间和/或之前和/或之后向保护膜4施加真空。
可以通过加热工序来产生保护膜4与晶片W之间的附着力。可以在加热工序本身中和/或在使得保护膜4能够冷却的后续工序中使保护膜4附着至晶片W。
可以通过加热工序软化保护膜4。在例如冷却至保护膜的初始温度时，保护膜4可以重新硬化，例如，以便产生与晶片W的形状匹配和/或材料键合。通过加热工序软化保护膜4，可以特别可靠地确保保护膜4沿着凹部7的深度的至少一部分进入凹部7中。
图2示出了将保护膜4附着至晶片W的正面1的工序的结果。图3和图4分别是根据本发明的实施方式及其修改例的加工晶片W的方法中图2中的环绕区域的放大横截面图。
在本实施方式的方法中，凹部7具有约为晶片厚度的50％的深度，即，沿着晶片W的厚度方向的延伸。保护膜4进入凹部7的深度约为凹部7的深度的50％，如图3所示。
在本实施方式的方法的修改例中，在晶片W的正面1上不存在器件。取而代之，在正面1上形成有连续的敏感表面层29(参见图4)。此外，凹部7的深度显著小于图3所示实施方式的深度，即晶片厚度的大约10％。保护膜4沿着凹部7的整个深度进入凹部7中，如图4所示。
在将保护膜4附着至晶片W的正面1之后，对晶片W的背面6进行研磨以调整晶片厚度，如图5中的箭头所示。在该研磨工序期间，可靠地保护正面1免受保护膜4的损坏和污染。尤其是，由于保护膜4已经沿着凹部7的深度的一部分进入凹部7中，因此保护膜4可以特别牢固地将晶片W保持在其位置，使得不会发生移动或移位(例如晶粒移位)。因此，可以显著提升后续加工和处理步骤(例如切割、切块或拾取步骤)的准确度。
可选地，本实施方式的方法还可以包括：对晶片W的背面6进行抛光(例如干抛光或化学机械抛光(CMP))和/或蚀刻(例如湿法蚀刻或干法蚀刻(例如等离子体蚀刻))。可以在研磨之后执行抛光和/或蚀刻的步骤。可以在分割晶片W之前执行抛光和/或蚀刻的步骤。
图5所示的研磨步骤之后是将晶片W分割成分离的单个晶粒30的步骤(参见图7)。具体地，如图6中的箭头所示，通过利用切块刀片32沿着分割线11从晶片W的背面6对晶片W进行切割，以便完全分割晶片W。图7示出了该分割步骤的结果。另选地，可以在研磨工序之前例如通过激光切割工序、等离子切割工序或者通过切块来对晶片W进行，如上面已经详细描述的。
在分割晶片W的工序中，保护膜4局部延伸到凹部7中也为要获得的晶粒30的侧壁提供了可靠的保护。而且，在对晶片W进行分割之后，通过保护膜4将晶粒30牢固地保持在它们的位置，由此极大地有助于拾取晶粒30的后续步骤。尤其是，可以以简单的方式并且以特别高的精度来执行该拾取步骤。
在其它实施方式中，可以以不同的方式来分割晶片W或者其它类型的基板，如上面已经详细描述的。例如，可以在对晶片W或基板进行研磨之前执行切割晶片W或其它类型的基板的步骤。而且，在一些实施方式中，不执行对晶片W或其它类型基板的研磨。
在将晶片W分割成分离的晶粒30之后，通过利用拾取装置40单个地拾取晶粒30，如图8所示。该拾取装置40包括拾取夹头42和上推销44。在拾取工序中，首先，通过上推销44将待拾取的晶粒30从保护膜4的背表面4b侧上推，如图8中的箭头所示。以这种方式，晶粒30被向上推起，因此可以容易地通过拾取夹头42接近。随后，拾取夹头42例如通过真空抽吸来拾取晶粒30，接着将该晶粒30从分割开的晶片W的剩余部分移除，如图8中的另一箭头所示。
如上所述，将保护膜4附着至晶片W，使得粘合剂层9的粘合剂仅与晶片W的正面1上没有形成器件的外周边缘区域3接触。器件区域2中不存在粘合剂。因此，极大地便利拾取晶粒30的步骤。首先，显著降低了从保护膜4拾取晶粒30所需的力。因此，可以以简单的方式执行拾取步骤，并且减少或者甚至消除了对晶粒30造成任何机械损坏的风险。其次，可靠地防止因粘合剂残留物而造成的对晶粒30的污染。
在本实施方式的方法中，贯穿晶片加工，保护膜4保持附着至晶片W。将相同的保护膜4用于研磨晶片背面6的步骤(图5)、将晶片W分割成晶粒30的步骤(图6)以及拾取晶粒30的步骤(图8)。因此，不需要从晶片W上剥离保护膜4的步骤和将晶片W重新安装到不同的膜或带的步骤。因此，显著简化了加工方法。此外，由于减少了所需的晶片处理和加工步骤的数量，因此可以进一步降低损坏晶片W的任何风险。而且，这种方法例如在加工时间和成本方面特别有效。
在本实施方式的方法中，使用仅包括保护膜4的单层排布结构。在其它实施方式中，采用其中将缓冲层(未示出)附着至保护膜4的背表面4b的构造。可选地，可以将基片(未示出)附着至缓冲层的背表面。缓冲层和/或基片可以具有上面详细描述的特性、特征以及功能。

Claims (19)

1.一种加工基板(W)的方法，其中，
所述基板(W)具有一个面(1)和与所述一个面(1)相反的面(6)，
所述基板(W)在所述一个面(1)上或者在与所述一个面(1)相反的所述面(6)上具有至少一个凹部(7)，并且
所述方法包括：
提供保护膜(4)；
将所述保护膜(4)施加至所述基板(W)的具有所述至少一个凹部(7)的面上，使得所述保护膜(4)的正表面(4a)的至少中央区域与所述基板(W)的具有所述至少一个凹部(7)的面直接接触；
向所述保护膜(4)施加压力，使得所述保护膜(4)沿着所述至少一个凹部(7)的深度的至少一部分进入所述凹部(7)中；以及
对所述基板(W)的所述一个面(1)和/或所述基板(W)的与所述一个面(1)相反的所述面(6)进行加工。
2.根据权利要求1所述的方法，其中，向所述保护膜(4)施加所述压力包括以下步骤或由以下步骤组成：在将所述保护膜(4)施加至所述基板(W)的具有所述至少一个凹部(7)的面上期间和/或之后，向所述保护膜(4)施加真空。
3.根据权利要求1或2所述的方法，其中，所述基板(W)是在所述一个面(1)上具有包括多个器件(27)的器件区域(2)的晶片。
4.根据权利要求1所述的方法，其中，在所述基板(W)的所述一个面(1)上形成至少一条分割线(11)，并且所述至少一个凹部(7)沿所述至少一条分割线(11)延伸。
5.根据权利要求1所述的方法，该方法还包括：在将所述保护膜(4)施加至所述基板(W)的具有所述至少一个凹部(7)的面上期间和/或之后，对所述保护膜(4)进行加热。
6.根据权利要求1所述的方法，其中，向所述保护膜(4)施加所述压力，使得所述保护膜(4)进入所述至少一个凹部(7)的深度为3μm至500μm。
7.根据权利要求1所述的方法，该方法还包括：将所述基板(W)的所述一个面(1)上或所述基板(W)的与所述一个面(1)相反的所述面(6)上的基板材料去除，以便形成所述至少一个凹部(7)。
8.根据权利要求1所述的方法，其中，
所述方法包括：对所述基板(W)的与所述一个面(1)相反的所述面(6)进行加工，并且
对所述基板(W)的与所述一个面(1)相反的所述面(6)进行加工包括：对所述基板(W)的与所述一个面(1)相反的所述面(6)进行研磨以调整基板厚度。
9.根据权利要求1所述的方法，其中，
所述保护膜(4)设置有粘合剂层(9)，
所述粘合剂层(9)仅设置在所述保护膜(4)的所述正表面(4a)的外周区域中，所述外周区域包围所述保护膜(4)的所述正表面(4a)的所述中央区域，并且
将所述保护膜(4)施加至所述基板(W)的具有所述至少一个凹部(7)的面上，使得所述粘合剂层(9)仅与所述基板(W)的具有所述至少一个凹部(7)的面的外周部分相接触。
10.根据权利要求1所述的方法，其中，将缓冲层附着至所述保护膜(4)的与所述保护膜(4)的所述正表面(4a)相反的背表面(4b)。
11.根据权利要求10所述的方法，其中，将基片附着至所述缓冲层的背表面。
12.根据权利要求1所述的方法，该方法还包括：
将所述基板(W)分割成多个分离的元件(30)，以及
从所述保护膜(4)拾取所述分离的元件(30)。
13.根据权利要求1所述的方法，其中，所述保护膜(4)由聚合物制成。
14.根据权利要求1所述的方法，该方法还包括：将所述保护膜(4)的外周部分附着至环形框架(25)。
15.根据权利要求1所述的方法，其中，贯穿对所述基板(W)的所述加工，所述保护膜(4)保持附着至所述基板(W)。
16.根据权利要求6所述的方法，其中，向所述保护膜(4)施加所述压力，使得所述保护膜(4)进入所述至少一个凹部(7)的深度为5μm至300μm。
17.根据权利要求6所述的方法，其中，向所述保护膜(4)施加所述压力，使得所述保护膜(4)进入所述至少一个凹部(7)的深度为5μm至50μm。
18.根据权利要求13所述的方法，其中，所述聚合物是聚烯烃。
19.根据权利要求14所述的方法，其中，所述环形框架(25)是半导体尺寸的环形框架。
CN201910782502.7A 2018-08-24 2019-08-23 加工基板的方法 Active CN110858564B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018214337.4A DE102018214337A1 (de) 2018-08-24 2018-08-24 Verfahren zum Bearbeiten eines Substrats
DE102018214337.4 2018-08-24

Publications (2)

Publication Number Publication Date
CN110858564A CN110858564A (zh) 2020-03-03
CN110858564B true CN110858564B (zh) 2023-10-13

Family

ID=69412784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910782502.7A Active CN110858564B (zh) 2018-08-24 2019-08-23 加工基板的方法

Country Status (5)

Country Link
US (1) US11011406B2 (zh)
JP (1) JP6859581B2 (zh)
CN (1) CN110858564B (zh)
DE (1) DE102018214337A1 (zh)
TW (1) TWI718633B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111451646A (zh) * 2020-04-24 2020-07-28 苏州镭明激光科技有限公司 一种晶圆激光隐形切割的加工工艺
DE102020210104A1 (de) 2020-08-10 2022-02-10 Disco Corporation Verfahren zum bearbeiten eines substrats
US11728312B2 (en) 2021-01-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging and methods of forming same
JP2022154714A (ja) * 2021-03-30 2022-10-13 東京エレクトロン株式会社 基板載置台の研磨方法及び基板処理装置
TWI836920B (zh) * 2022-03-02 2024-03-21 環球晶圓股份有限公司 晶圓及晶圓的處理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165636A (ja) * 2005-12-14 2007-06-28 Nippon Zeon Co Ltd 半導体素子の製造方法
JP2008078430A (ja) * 2006-09-22 2008-04-03 Matsushita Electric Ind Co Ltd 電子部品の製造方法
CN108140609A (zh) * 2015-08-31 2018-06-08 卡尔·海因茨·普利瓦西尔 处理晶圆的方法以及用在该方法中的保护片材

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001009932A1 (fr) 1999-07-30 2001-02-08 Nippon Sheet Glass Co., Ltd. Procede de decoupage de plaquette de semi-conducteur en puces et structure de rainure formee dans la zone de decoupage
JP2004217757A (ja) * 2003-01-14 2004-08-05 Hitachi Chem Co Ltd 緩衝性カバーフィルムを備えた接着シートならびに半導体装置およびその製造方法
JP2006100413A (ja) * 2004-09-28 2006-04-13 Tokyo Seimitsu Co Ltd フィルム貼付方法およびフィルム貼付装置
US7830004B2 (en) * 2006-10-27 2010-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with base layers comprising alloy 42
KR20100118558A (ko) * 2007-12-20 2010-11-05 다테야마 머신 가부시키가이샤 부착재의 부착방법과 부착장치
JP5563423B2 (ja) * 2010-10-19 2014-07-30 リンテック株式会社 シート貼付装置および貼付方法
CN104221131B (zh) * 2012-09-07 2016-12-21 富士电机株式会社 半导体元件的制造方法
JP6256227B2 (ja) 2014-07-09 2018-01-10 三菱電機株式会社 半導体装置の製造方法
US9893116B2 (en) * 2014-09-16 2018-02-13 Toshiba Memory Corporation Manufacturing method of electronic device and manufacturing method of semiconductor device
JP5780351B1 (ja) * 2014-11-06 2015-09-16 富士ゼロックス株式会社 半導体片の製造方法
GB2551732B (en) * 2016-06-28 2020-05-27 Disco Corp Method of processing wafer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165636A (ja) * 2005-12-14 2007-06-28 Nippon Zeon Co Ltd 半導体素子の製造方法
JP2008078430A (ja) * 2006-09-22 2008-04-03 Matsushita Electric Ind Co Ltd 電子部品の製造方法
CN108140609A (zh) * 2015-08-31 2018-06-08 卡尔·海因茨·普利瓦西尔 处理晶圆的方法以及用在该方法中的保护片材

Also Published As

Publication number Publication date
TW202022952A (zh) 2020-06-16
CN110858564A (zh) 2020-03-03
TWI718633B (zh) 2021-02-11
US11011406B2 (en) 2021-05-18
US20200066569A1 (en) 2020-02-27
JP6859581B2 (ja) 2021-04-14
JP2020031211A (ja) 2020-02-27
DE102018214337A1 (de) 2020-02-27

Similar Documents

Publication Publication Date Title
TWI724020B (zh) 處理晶圓的方法及用於該方法的保護片
CN110858564B (zh) 加工基板的方法
KR102351842B1 (ko) 웨이퍼 처리 방법
KR102482627B1 (ko) 웨이퍼를 처리하는 방법
CN109417049B (zh) 处理背面上具有突出物的晶片的方法
KR20170026301A (ko) 웨이퍼 프로세싱 방법
TWI795402B (zh) 在處理晶圓中使用的保護片、用於晶圓之處置系統、及晶圓與保護片之組合
CN112309906A (zh) 处理基板的方法
TWI822316B (zh) 加工基板的方法
TWI804947B (zh) 處理基板的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant