CN110855288B - 一种时钟电路及时钟信号生成方法 - Google Patents

一种时钟电路及时钟信号生成方法 Download PDF

Info

Publication number
CN110855288B
CN110855288B CN201911182851.1A CN201911182851A CN110855288B CN 110855288 B CN110855288 B CN 110855288B CN 201911182851 A CN201911182851 A CN 201911182851A CN 110855288 B CN110855288 B CN 110855288B
Authority
CN
China
Prior art keywords
frequency
clock signal
signal
phase
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911182851.1A
Other languages
English (en)
Other versions
CN110855288A (zh
Inventor
贾雪绒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201911182851.1A priority Critical patent/CN110855288B/zh
Publication of CN110855288A publication Critical patent/CN110855288A/zh
Application granted granted Critical
Publication of CN110855288B publication Critical patent/CN110855288B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种时钟电路，包括：第一电感电容型锁相环和第一环形锁相环；所述第一电感电容型锁相环用于对第一输入时钟信号进行倍频处理，生成第一高频时钟信号；所述第一环形锁相环用于对所述第一高频时钟信号进行倍频处理，生成第一目标时钟信号。本发明解决了现有技术中无法提供一种高速、宽频率、低抖动的时钟信号的技术问题。

Description

一种时钟电路及时钟信号生成方法
技术领域
本发明涉及时钟产生电路技术领域，尤其涉及一种时钟电路及时钟信号生成方法。
背景技术
相较于传统的动态随机存储器DDR3/4/LPDDR4物理接口PHY，图形动态随机存储器GDDR6物理接口PHY需要提供高达16Gbps的数据传输速率，***级对于时钟产生电路提出了更为严格的要求，需要一个高速高性能低抖动的时钟产生电路，具体要求如下：
1.需要提供一个高速的时钟信号，最高速度达到8GHz。
2.需要提供一个低抖动的时钟信号，以满足***整体的都在控制在0.2单位时间间隔UI以内。
3.需要提供一个可覆盖频率比较宽的时钟信号，支持的频率范围是5GH～8GHz(尤其是5/6/6.5/7/8GHz)。
但现有技术中时钟电路提供的时钟信号，无法同时兼具高速、宽频率、低抖动三个性能，无法满足GDDR6物理接口PHY对时钟产生电路的要求。
发明内容
本申请实施例通过提供一种时钟电路及时钟信号生成方法，解决了现有技术中无法提供一种高速、宽频率、低抖动的时钟信号的技术问题。
第一方面，本申请通过本申请的一实施例提供如下技术方案：
一种时钟电路，包括：第一电感电容型锁相环和第一环形锁相环；所述第一电感电容型锁相环用于对第一输入时钟信号进行倍频处理，生成第一高频时钟信号；所述第一环形锁相环用于对所述第一高频时钟信号进行倍频处理，生成第一目标时钟信号。
在一个实施例中，所述第一目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为所述第一目标时钟信号的频率，Fin为所述第一高频时钟信号的频率，M和N为所述第一环形锁相环的频率配置系数，N的取值为1～16，M的取值为1～2。
在一个实施例中，所述第一环形锁相环的带宽设置为所述第一高频时钟信号的频率的二十分之一至所述第一高频时钟信号的频率的十分之一。
在一个实施例中，所述第一输入时钟信号由外部晶振提供。
在一个实施例中，所述第一电感电容型锁相环包括：第一鉴频鉴相器，用于检测所述第一输入时钟信号和第一内部反馈信号之间的频率差和相位差，并根据所述第一输入时钟信号和所述第一内部反馈信号之间的频率差和相位差产生第一控制信号；第一电荷泵，用于对所述第一控制信号进行放大处理，输出第一放大信号；第一环路滤波器，用于对所述第一放大信号进行低通滤波处理，输出第一滤波信号；第一电感电容型压控振荡器，用于根据所述第一滤波信号输出所述第一高频时钟信号；第一反馈分频器，用于对所述第一高频时钟信号进行分频处理，获得所述第一内部反馈信号。
在一个实施例中，所述第一环形锁相环包括：第一自动频率校准模块，用于检测所述第一高频时钟信号和第二内部反馈信号之间的频率差，并根据所述第一高频时钟信号和所述第二内部反馈信号之间的频率差产生第二控制信号；第二鉴频鉴相器，用于检测所述第一高频时钟信号和所述第二内部反馈信号之间的频率差和相位差，并根据所述第一高频时钟信号和所述第二内部反馈信号之间的频率差和相位差产生第三控制信号；第二电荷泵，用于对所述第三控制信号进行放大处理，输出第二放大信号；第一电压控制开关，用于对所述第二放大信号进行采集，输出对应的第一电压脉冲信号；第二环路滤波器，用于对所述第一电压脉冲信号进行低通滤波处理，获得第二滤波信号；第一环形压控振荡器，用于根据所述第二滤波信号和所述第二控制信号输出所述第一目标时钟信号；第二反馈分频器，用于对所述第一目标时钟信号进行分频处理，输出所述第二内部反馈信号。
第二方面，本申请通过本申请的一实施例，提供如下技术方案：
一种时钟电路，包括：第二电感电容型锁相环、分频器及第二环形锁相环；所述第二电感电容型锁相环，用于对第二输入时钟信号进行倍频处理，生成第二高频时钟信号；所述分频器用于对所述第二高频时钟信号进行分频处理，生成第三高频时钟信号；所述第二环形锁相环用于对所述第三高频时钟信号进行倍频处理，生成第二目标时钟信号。
在一个实施例中，所述第二环形锁相环的数量为两个以上，两个以上所述第二环形锁相环具有不同的频率配置系数，所述频率配置系数用于配置所述第二目标时钟信号的频率；每个第二环形锁相环的输入端连接所述分频器的输出端。
在一个实施例中，所述分频器的数量为两个以上，两个以上所述分频器具有不同的分频系数；每个分频器的输入端连接所述第二电感电容型锁相环的输出端，每个分频器的输出端连接所述第二环形锁相环的输入端。
在一个实施例中，所述第二环形锁相环的数量为两个以上，两个以上所述第二环形锁相环与两个以上所述分频器一一对应，其中，两个以上所述第二环形锁相环具有相同的频率配置系数，所述频率配置系数用于配置所述第二目标时钟信号的频率。
在一个实施例中，所述第二环形锁相环的数量为两个以上，两个以上所述第二环形锁相环与两个以上所述分频器一一对应，其中，两个以上所述第二环形锁相环具有不同的频率配置系数，所述频率配置系数用于配置所述第二目标时钟信号的频率。
在一个实施例中，所述第二目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为所述第二目标时钟信号的频率，Fin为所述第三高频时钟信号的频率，M和N为所述第一环形锁相环的频率配置系数，N的取值为1～16，M的取值为1～2。
在一个实施例中，所述第二环形锁相环的带宽设置为所述第三高频时钟信号的频率的二十分之一至所述第三高频时钟信号的频率的十分之一。
在一个实施例中，所述第二输入时钟信号由外部晶振提供。
在一个实施例中，所述第二电感电容型锁相环包括：第三鉴频鉴相器，用于检测所述第二输入时钟信号和第三内部反馈信号之间的频率差和相位差，并根据所述第二输入时钟信号和所述第三内部反馈信号之间的频率差和相位差产生第四控制信号；第三电荷泵，用于对所述第四控制信号进行放大处理，输出第三放大信号；第三环路滤波器，用于对所述第三放大信号进行低通滤波处理，输出第三滤波信号；第二电感电容型压控振荡器，用于根据所述第三滤波信号，输出所述第二高频时钟信号；第三反馈分频器，用于对所述第二高频时钟信号进行分频处理，获得所述第三内部反馈信号。
在一个实施例中，所述第二环形锁相环包括：第二自动频率校准模块，用于检测所述第三高频时钟信号和第四内部反馈信号之间的频率差，并根据所述第三高频时钟信号和所述第四内部反馈信号之间的频率差产生第五控制信号；第四鉴频鉴相器，用于检测所述第三高频时钟信号和所述第四内部反馈信号之间的频率差和相位差，并根据所述第三高频时钟信号和所述第二内部反馈信号之间的频率差和相位差产生第六控制信号；第四电荷泵，用于对所述第六控制信号进行放大处理，并输出第四放大信号；第二电压控制开关，用于对所述第四放大信号进行采集，并输出对应的第二电压脉冲信号；第四环路滤波器，用于对所述第二电压脉冲信号进行低通滤波处理，获得第四滤波信号；第二环形压控振荡器，用于根据所述第五控制信号和所述第四滤波信号输出所述第二目标时钟信号；第四反馈分频器，用于对所述第二目标时钟信号进行分频处理，并输出所述第四内部反馈信号。
第三方面，本申请通过本申请的一实施例，提供如下技术方案：
一种时钟信号生成方法，包括：由第一电感电容型锁相环接收第一输入时钟信号，并对所述第一输入时钟信号进行倍频处理，生成第一高频时钟信号；由第一环形锁相环对所述第一高频时钟信号进行倍频处理，生成第一目标时钟信号。
在一个实施例中，所述第一目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为所述第一目标时钟信号的频率，Fin为所述第一高频时钟信号的频率，M和N为所述第一环形锁相环的频率配置系数，N的取值为1～16，M的取值为1～2。
在一个实施例中，所述第一环形锁相环的带宽设置为所述第一高频时钟信号的频率的二十分之一至所述第一高频时钟信号的频率的十分之一。
在一个实施例中，所述第一输入时钟信号由外部晶振提供。
在一个实施例中，所述由第一电感电容型锁相环接收第一输入时钟信号，并对所述第一输入时钟信号进行倍频处理，生成第一高频时钟信号，包括：由第一鉴频鉴相器接收并检测所述第一输入时钟信号和第一内部反馈信号之间的频率差和相位差，并根据所述第一输入时钟信号和所述第一内部反馈信号之间的频率差和相位差产生第一控制信号；由第一电荷泵对所述第一控制信号进行放大处理，输出第一放大信号；由第一环路滤波器对所述第一放大信号进行低通滤波处理，输出第一滤波信号；由第一电感电容型压控振荡器根据所述第一滤波信号输出所述第一高频时钟信号；由第一反馈分频器对所述第一高频时钟信号进行分频处理，获得所述第一内部反馈信号。
在一个实施例中，所述由第一环形锁相环对所述第一高频时钟信号进行倍频处理，生成第一目标时钟信号，包括：由第一自动频率校准模块检测所述第一高频时钟信号和第二内部反馈信号之间的频率差，并根据所述第一高频时钟信号和所述第二内部反馈信号之间的频率差产生第二控制信号；由第二鉴频鉴相器检测所述第一高频时钟信号和所述第二内部反馈信号之间的频率差和相位差，并根据所述第一高频时钟信号和所述第二内部反馈信号之间的频率差和相位差产生第三控制信号；由第二电荷泵，对所述第三控制信号进行放大处理，输出第二放大信号；由第一电压控制开关对所述第二放大信号进行采集，输出对应的第一电压脉冲信号；由第二环路滤波器对所述第一电压脉冲信号进行低通滤波处理，获得第二滤波信号；由第一环形压控振荡器根据所述第二滤波信号和所述第二控制信号输出所述第一目标时钟信号；由第二反馈分频器对所述第一目标时钟信号进行分频处理，输出所述第二内部反馈信号。
第四方面，本申请通过本申请的一实施例，提供如下技术方案：
一种时钟信号的生成方法，包括：由第二电感电容型锁相环接收第二输入时钟信号，并对所述第二输入时钟信号进行倍频处理，生成第二高频时钟信号；由分频器对所述第二高频时钟信号进行分频处理，生成第三高频时钟信号；由第二环形锁相环对所述第三高频时钟信号进行倍频处理，生成第二目标时钟信号。
在一个实施例中，所述第二目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为所述第二目标时钟信号的频率，Fin为所述第三高频时钟信号的频率，M和N为所述第一环形锁相环的频率配置系数，N的取值为1～16，M的取值为1～2。
在一个实施例中，所述第二环形锁相环的带宽设置为所述第三高频时钟信号的频率的二十分之一至所述第三高频时钟信号的频率的十分之一。
在一个实施例中，所述第二输入时钟信号由外部晶振提供。
在一个实施例中，所述由第二电感电容型锁相环接收第二输入时钟信号，并对所述第二输入时钟信号进行倍频处理，生成第二高频时钟信号，包括：由第三鉴频鉴相器接收并检测所述第二输入时钟信号和第三内部反馈信号之间的频率差和相位差，并根据所述第二输入时钟信号和所述第三内部反馈信号之间的频率差和相位差产生第四控制信号；由第三电荷泵对所述第四控制信号进行放大处理，输出第三放大信号；由第三环路滤波器对所述第三放大信号进行低通滤波处理，输出第三滤波信号；由第二电感电容型压控振荡器根据所述第三滤波信号，输出所述第二高频时钟信号；由第三反馈分频器对所述第二高频时钟信号进行分频处理，获得所述第三内部反馈信号。
在一个实施例中，所述由第二环形锁相环对所述第三高频时钟信号进行倍频处理，生成第二目标时钟信号，包括：由第二自动频率校准模块检测所述第三高频时钟信号和第四内部反馈信号之间的频率差，并根据所述第三高频时钟信号和所述第四内部反馈信号之间的频率差产生第五控制信号；由第四鉴频鉴相器检测所述第三高频时钟信号和所述第四内部反馈信号之间的频率差和相位差，并根据所述第三高频时钟信号和所述第二内部反馈信号之间的频率差和相位差产生第六控制信号；由第四电荷泵对所述第六控制信号进行放大处理，并输出第四放大信号；由第二电压控制开关对所述第四放大信号进行采集，并输出对应的第二电压脉冲信号；由第四环路滤波器对所述第二电压脉冲信号进行低通滤波处理，获得第四滤波信号；由第二环形压控振荡器根据所述第五控制信号和所述第四滤波信号输出所述第二目标时钟信号；由第四反馈分频器对所述第二目标时钟信号进行分频处理，并输出所述第四内部反馈信号。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本方案中利用电感电容型锁相环去产生一个低抖动、高频率的时钟信号，将此高频信号作为环形锁相环的输入信号，通过对环形锁相环频率配置系数的配置，完成了高速、宽频率、低抖动的时钟信号的输出。由于输入信号频率高，环形锁相环的整体带宽提高了很多，从而抑制了环路自身产生的相位噪声。在环路自身产生的相位噪声被抑制的同时，由于环形锁相环的输入时钟信号本身具有较好的相噪，因此，整个时钟电路整体上优化了最终输出的目标时钟信号的抖动性能。另外，由于环形锁相环支持频率配置系数的配置，来支持较宽频率的时钟信号。整个时钟电路，相较于现有技术无法提供一种高速、宽频率、低抖动的时钟信号的技术问题，本方案的时钟电路在保证高频率、宽频率的同时，还能保证输出的时钟信号的抖动大幅降低。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请较佳实施例提供的一种时钟电路的结构框图；
图2为图1中的第一电感电容型锁相环的电路结构图；
图3为图1中的第一环形锁相环的电路结构图；
图4为本申请较佳实施例提供的又一种时钟电路的结构框图；
图5为本申请较佳实施例提供的又一种时钟电路的结构框图；
图6为本申请较佳实施例提供的又一种时钟电路的结构框图；
图7为本申请较佳实施例提供的又一种时钟电路的结构框图；
图8为图4中的第二电感电容型锁相环的电路结构图；
图9为图4中的第二环形锁相环的电路结构图；
图10为本申请较佳实施例提供的单独的环形锁相环的相噪特性图；
图11为本申请较佳实施例提供的时钟电路的相噪特性图；
图12为本申请较佳实施例提供的时钟信号生成方法的流程图；
图13为本申请较佳实施例提供的又一时钟信号生成方法的流程图。
具体实施方式
本申请实施例通过提供一种时钟电路及时钟信号的产生方法，解决了现有技术中无法提供一种高速、宽频率、低抖动的时钟信号的技术问题。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
一种时钟电路，包括：第一电感电容型锁相环和第一环形锁相环；所述第一电感电容型锁相环用于对第一输入时钟信号进行倍频处理，生成第一高频时钟信号；所述第一环形锁相环用于对所述第一高频时钟信号进行倍频处理，生成第一目标时钟信号。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本方案中利用第一电感电容型锁相环去产生一个低抖动、高频率的时钟信号，将此高频信号作为第一环形锁相环的输入信号，通过对第一环形锁相环频率配置系数的配置，完成了高速、宽频率、低抖动的时钟信号的输出。
由于输入信号频率高，第一环形锁相环的整体带宽提高了很多，从而抑制了环路自身产生的相位噪声。在环路自身产生的相位噪声被抑制的同时，由于第一环形锁相环的输入时钟信号本身具有较好的相噪，因此，整个时钟电路整体上优化了最终输出的第一目标时钟信号的抖动性能。
另外，由于第一环形锁相环支持频率配置系数的配置，来支持较宽频率的时钟信号。整个时钟电路，相较于现有技术无法提供一种高速、宽频率、低抖动的时钟信号的技术问题，本方案的时钟电路在保证高频率、宽频率的同时，还能保证输出的时钟信号的抖动大幅降低。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
实施例一
如图1所示，本实施例提供了一种时钟电路，包括：
依次级联的第一电感电容型锁相环1(LC-PLL，Inductor Capacitor-PhaseLocked Loop)和第一环形锁相环2(Ring-PLL，Ring-Phase Locked Loop)；
所述第一电感电容型锁相环1用于对第一输入时钟信号进行倍频处理，生成第一高频时钟信号；
所述第一环形锁相环2，基于频率配置系数对所述第一高频时钟信号进行倍频处理，生成第一目标时钟信号，所述频率配置系数用于配置所述第一目标时钟信号的频率。
需要说明的是，第一电感电容型锁相环1提供的第一高频时钟信号是高频时钟信号，此高频时钟信号具有高频、低抖动(即好的相噪特性)的优点。而第一环形锁相环2的带宽是基于第一电感电容型锁相环1输出的第一高频时钟信号的频率进行调整的，第一环形锁相环2的带宽越高，能够锁定的输入时钟信号的频率越高，换句话说，输入时钟信号的频率越高，第一环形锁相环2的带宽需要设置得越高。至于第一高频时钟信号频率的具体取值，需要根据对时钟电路最终输出的时钟信号的性能要求进行调整。总的来说，整个时钟电路中，第一电感电容型锁相环1提供的第一高频时钟信号的频率越高，第一环形锁相环2需要配置的带宽越宽，第一环形锁相环2的带宽越宽，对第一环形锁相环2内部的压控振荡器的相噪抑制能力越强，在第一环形锁相环2的输入时钟信号(即第一电感电容型锁相环1输出的第一高频时钟信号)具有低抖动的情况下，整个时钟电路输出的时钟信号的抖动越低。但第一环形锁相环2可调节的带宽有限，并不可能一直增长，因此，第一电感电容型锁相环1提供的第一高频时钟信号不可能无上限增长。
作为一种可选的实施例，所述第一目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为所述第一目标时钟信号的频率，Fin为所述第一高频时钟信号的频率，M和N为所述第一环形锁相环的频率配置系数，N的取值为1～16，M的取值为1～2。
作为一种可选的实施例，所述第一环形锁相环的带宽为所述第一高频时钟信号的频率的二十分之一至所述第一高频时钟信号的频率的十分之一。
作为一种可选的实施例，所述第一输入时钟信号由外部晶振提供。
实际实施过程中，第一输入时钟信号可由外部晶振提供；第一环形锁相环2的频率配置系数可通过系数N、系数M进行配置的，具体的：
Fout＝Fin*N/M(N＝1～16，M＝1～2)，
其中，Fout为第一环形锁相环2的输出时钟信号的频率，对应于本实施例，Fout为第一目标时钟信号的频率，Fin为第一环形锁相环2的输入时钟信号的频率，对应于本实施例，Fin为第一高频时钟信号的频率；
第一电感电容型锁相环1输出的第一高频时钟信号的频率可设置为500M以上，第一环形锁相环2的带宽设置为输入频率的十分之一到二十分之一之间，对应于本实施例，设置为第一电感电容型锁相环1输出的第一高频时钟信号的频率的十分之一到二十分之一之间，此带宽下的时钟电路环路的整体性能以及稳定性都很好。
具体的，针对GDDR6物理接口PHY对于时钟产生电路的要求：需要提供一个高速(最高速度达到8GHz)、低抖动、可覆盖频率比较宽(5GHz～8GHz)的时钟信号。本时钟信号可通过第一电感电容型锁相环1提供500MHz-1GHz的第一高频时钟信号给第一环形锁相环2，通过对第一环形锁相环2的频率配置系数N/M的多种配置，最终可实现5GHz-8GHz的时钟信号输出，例如：Fout＝Fin*N/M(N＝1～16，M＝1～2)，比如Fin＝1GHz，N＝16，M＝2，Fout＝8GHz，能够满足GDDR6物理接口PHY对于时钟信号的要求。本时钟电路中，为接收500MHz-1GHz的高频信号，第一环形锁相环2的带宽调整为与频率500MHz-1GHz对应的高带宽，即0.05GHz-0.1GHz的带宽，在此高带宽下，第一环形锁相环2内部的压控振荡器自身的相噪得到较大的抑制，进一步优化了本时钟电路最终的抖动。
需要说明的是，第一电感电容型锁相环1可以实现较好的抖动，可是第一电感电容型锁相环1只能支持一个频率点，针对GDDR6物理接口PHY对于时钟产生电路的要求：如果支持多频点，提供一个宽频率范围、低抖动、高频率的时钟信号，现有技术中通常采用多个电感电容谐振电路(LC-tank)，以支持多个频率点的宽范围。而此设计将导致面积大大增加，不利于集成。
作为一种可选的实施例，如图2所示，所述第一电感电容型锁相环1包括：
第一鉴频鉴相器11(PFD,Phase frequency detector)，用于检测所述第一输入时钟信号和第一内部反馈信号之间的频率差和相位差，并根据所述第一输入时钟信号和所述第一内部反馈信号之间的频率差和相位差产生第一控制信号；
第一电荷泵12(CP,Charge Pump)，连接所述第一鉴频鉴相器11，用于对所述第一控制信号进行放大处理，输出第一放大信号；
第一环路滤波器13(LPF,Low-pass Filter)，连接所述第一电荷泵12，用于对所述第一放大信号进行低通滤波处理，输出第一滤波信号；
第一电感电容型压控振荡器14(LC-VCO，Inductor Capacitor Voltage-Controlled Oscillator)，连接所述第一环路滤波器13，用于根据所述第一滤波信号输出所述第一高频时钟信号；
第一反馈分频器15，连接所述第一电感电容型压控振荡器14，用于对所述第一高频时钟信号进行分频处理，获得所述第一内部反馈信号。
实时实施过程中，通过改变第一电感电容型压控振荡器14的电感参数L、电容参数C(主要是改变电容参数C)，可以改变第一电感电容型锁相环1的输出时钟信号的频率和抖动，实现高频率和低抖动的输出。
作为一种可选的实施例，如图3所示，所述第一环形锁相环2包括：
第一自动频率校准模块27(AFC，Automatic Frequency Calibration)，用于检测所述第一高频时钟信号和第二内部反馈信号之间的频率差，并根据所述第一高频时钟信号和所述第二内部反馈信号之间的频率差产生第二控制信号；
第二鉴频鉴相器21(PFD,Phase frequency detector)，用于检测所述第一高频时钟信号和所述第二内部反馈信号之间的频率差和相位差，并根据所述第一高频时钟信号和所述第二内部反馈信号之间的频率差和相位差产生第三控制信号；
第二电荷泵22(CP,Charge Pump)，连接所述第二鉴频鉴相器21，用于对所述第三控制信号进行放大处理，输出第二放大信号；
第一电压控制开关23，连接所述第二电荷泵22，输出对应的第一电压脉冲信号；
第二环路滤波器24(LPF,Low-pass Filter)，连接所述第一电压控制开关23，用于对所述第一电压脉冲信号进行低通滤波处理，获得第二滤波信号；
第一环形压控振荡器25(Ring-VCO，Ring Voltage-Controlled Oscillator)，连接所述第二环路滤波器24，和所述第一自动频率校准模块27，用于根据所述第二滤波信号和所述第二控制信号输出所述第一目标时钟信号；
第二反馈分频器26，连接所述第一环形压控振荡器25，用于对所述第一目标时钟信号进行分频处理，并输出所述第二内部反馈信号。
具体的，第一自动频率校准模块27通过第一压控振荡器阵列开关251连接第一环形压控振荡器25，在第一环形锁相环2刚一上电的时候，通过自动校准功能，利用所述第二控制信号，通过控制第一压控振荡器阵列开关251，来选择一个最合适的压控振荡器的工作频率，保证PLL最终输出高性能，低抖动的目标时钟信号；第二电荷泵22连接有第一电荷泵电流调整开关221,第一电荷泵电流调整开关221通过第一电流控制信号调节第二电荷泵22的电流大小；第一环形压控振荡器25的输出端依次通过第一压控振荡器缓冲器261及第一CMOS缓冲器263连接第二反馈分频器26，第一压控振荡器缓冲器261还连接第一虚拟缓冲器262；第一环形压控振荡器25的输出信号经过第一时钟分配器28处理后输出所述第一目标时钟信号。
实际实施过程中，可以通过改变第二鉴频鉴相器21的增益系数、第二电荷泵22的增益系数、第二环路滤波器24的电阻R/电容C、环形压控振荡器25的增益系数等，实现环形锁相环2带宽的调节。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本方案中利用第一电感电容型锁相环去产生一个低抖动、高频率的时钟信号，将此第一高频时钟信号作为第一环形锁相环的输入信号，通过对第一环形锁相环频率配置系数的配置，完成了高速、宽频率、低抖动的时钟信号的输出。由于输入信号频率高，第一环形锁相环的整体带宽提高了很多，从而抑制了环路自身产生的相位噪声。在环路自身产生的相位噪声被抑制的同时，由于第一环形锁相环的输入时钟信号本身具有较好的相噪，因此，整个时钟电路整体上优化了最终输出的第一目标时钟信号的抖动性能。另外，由于第一环形锁相环支持频率配置系数的配置，来支持较宽频率的时钟信号。整个时钟电路，相较于现有技术无法提供一种高速、宽频率、低抖动的时钟信号的技术问题，本方案的时钟电路在保证高频率、宽频率的同时，还能保证输出的时钟信号的抖动大幅降低。
实施例二
如图4所示，本实施例提供了一种时钟电路，包括：
依次级联的第二电感电容型锁相环3、分频器5及第二环形锁相环4；
所述第二电感电容型锁相环3，用于对第二输入时钟信号进行倍频处理，生成第二高频时钟信号；
所述分频器5用于对所述第二高频时钟信号进行分频处理，生成第三高频时钟信号；
所述第二环形锁相环4基于频率配置系数，对所述第三高频时钟信号进行倍频处理，生成第二目标时钟信号，所述频率配置系数用于配置所述第二目标时钟信号的频率。
作为一种可选的实施例，所述第二目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为所述第二目标时钟信号的频率，Fin为所述第三高频时钟信号的频率，M和N为所述第一环形锁相环的频率配置系数，N＝1～16，M＝1～2。
作为一种可选的实施例，所述第二环形锁相环的带宽设置为所述第三高频时钟信号的频率的二十分之一至所述第三高频时钟信号的频率的十分之一。
作为一种可选的实施例，所述第二输入时钟信号由外部晶振提供。
实际实施过程中，第二输入时钟信号可由外部晶振提供，第二环形锁相环4的输出频率通过频率配置系数N、M进行配置的，具体的，Fout＝Fin*N/M(N＝1～16，M＝1～2)，其中，Fout为第二环形锁相环4的输出时钟信号的频率，此处为第二目标时钟信号的频率，Fin为第二环形锁相环4的输入时钟信号的频率，此处为第三高频时钟信号的频率。
需要说明的是，经过分频器5分频的第三高频时钟信号，相较于第二高频时钟信号，可以进一步减小时钟信号的抖动。抖动存在于时钟信号的每个上升沿处，高频率的时钟信号相较于低频率的信号，具有更多的上升沿，因此，经过分频后的低频率信号，将原本在每个上升沿均会出现的抖动的此处降低了，从而降低了时钟信号的抖动。
第二电感电容型锁相环3提供的第二高频时钟信号是高频时钟信号，此高频时钟信号具有高频、低抖动(即好的相噪特性)的优点。经过分频器5分频后的第三高频时钟信号具有更低的抖动(即好的相噪特性)。而第二环形锁相环4的带宽是基于分频器5分频后的第三高频时钟信号的频率进行调整的，第二环形锁相环4的带宽越高，能够锁定的输入时钟信号的频率越高，换句话说，输入时钟信号的频率越高，第二环形锁相环4的带宽需要设置得越高。至于第二高频时钟信号和第三高频时钟信号的频率的具体取值，需要根据对时钟电路最终输出的时钟信号的性能要求进行调整，总的来说，整个时钟电路中，分频器5提供的第三高频时钟信号的频率越高，第二环形锁相环4需要配置的带宽越宽，第二环形锁相环4的带宽越宽，对第二环形锁相环4内部的压控振荡器的相噪抑制能力越强，在第二环形锁相环4的输入时钟信号(即分频器5输出的第三高频时钟信号)具有低抖动的情况下，整个时钟电路输出的时钟信号的抖动越低。整个时钟电路输出的时钟信号的抖动越低。但第二环形锁相环4可调节的带宽有限，并不可能一直增长，因此，分频器5提供的第三高频时钟信号的频率不可能无上限增长。
实际实施过程中，第二输入时钟信号可由外部晶振提供；第二环形锁相环4的输出频率通过频率配置系数N、M进行配置的，具体的，Fout＝Fin*N/M(N＝1～16，M＝1～2)，其中，Fout为第二环形锁相环4的输出时钟信号的频率，对应于本实施例，Fout为第二目标时钟信号的频率，Fin为第二环形锁相环4的输入时钟信号的频率，对应于本实施例，Fin为第三高频时钟信号的频率；第二电感电容型锁相环3输出的第二高频时钟信号的频率可设置为4GHz以上，分频器5输出的第三高频时钟信号的频率可设置为500MHz以上，第二环形锁相环4的带宽设置为输入频率的十分之一到二十分之一之间，对应于本实施例，设置为分频器5输出的第三高频时钟信号的频率的十分之一到二十分之一之间，此带宽下的时钟电路环路的整体性能以及稳定性都很好。
具体的，针对GDDR6物理接口PHY对于时钟产生电路的要求：需要提供一个高速(最高速度达到8GHz)、低抖动、可覆盖频率比较宽(5GHz～8GHz)的时钟信号。本时钟电路通过外部晶振提供低频、低抖动的第二输入时钟信号，将此第二输入时钟信号输入第二电感电容型锁相环3，通过第二电感电容型锁相环3提供8GHz的第二高频时钟信号给分频器5，分频器5对第二高频时钟信号进行分频，提供500MHz-1GHz的第三高频时钟信号给第二环形锁相环4，通过对第二环形锁相环4的频率配置系数N/M的多种配置，最终可实现5GHz-8GHz的时钟信号输出，例如：Fout＝Fin*N/M(N＝1～16，M＝1～2)，比如Fin＝1GHz，N＝16，M＝2，Fout＝8GHz，能够满足GDDR6物理接口PHY对于时钟信号的要求。本时钟电路中，为接收500MHz-1GHz的高频信号，第二环形锁相环4的带宽调整为与频率500MHz-1GHz对应的高带宽，即0.05GHz-0.1GHz的带宽(设置为第二高频时钟信号的频率的十分之一)，在此高带宽下，第二环形锁相环4内部的压控振荡器VCO自身的相噪得到较大的抑制，进一步优化了本时钟电路最终的抖动，参照图10、图11的相噪特性曲线，图11为本时钟电路中第二环形锁相环4的相噪特性，相比于图10中单独的第二环形锁相环4的相噪特性，本时钟电路中环路内的LPF、VCO、CP的相噪特性均得到了不同程度的抑制，特别是第二环形锁相环4的VCO的相噪特性得到了抑制，本时钟电路最终的抖动Jrms＝0.86ps，而单独的第二环形锁相环4的抖动Jrms＝1.34ps。
作为一种可选的实施例，所述第二环形锁相环4的数量为两个以上，两个以上所述第二环形锁相环4具有不同的频率配置系数；所述频率配置系数用于配置所述第二目标时钟信号的频率。
每个第二环形锁相环4的输入端连接所述分频器5的输出端。
针对只有一个第二环形锁相环4的时钟电路，同一时刻是只能输出一个频率的时钟信号，要实现多个频率点的输出，需要随时调整第二环形锁相环4的频率配置系数。而本实施例通过配置多个具有不同频率配置系数的第二环形锁相环4，以便于同时输出各种频率的时钟信号。
如图5所示，提供了第二环形锁相环4的数量为两个的时钟电路的结构框图，连接关系如图所示，此处不做赘述。
作为一种可选的实施例，所述分频器5的数量为两个以上，两个以上所述分频器5具有不同的分频系数；
每个分频器5的输入端连接所述第二电感电容型锁相环3的输出端，每个分频器5的输出端连接所述第二环形锁相环4的输入端。
相比于只有一个分频器5的时钟电路，本实施例通过配置多个具有不同分频系数的分频器5，实现不同频率点的第三高频时钟信号的输出，针对具有不同频率的第三高频时钟信号，经过同一第二环形锁相环4倍频后，能够实现更宽频率范围的时钟信号的输出。需要说明的是，本实施例中，可通过对分频器5的电源控制，实现分频器5的打开或关断，以决定是否让此分频器5产生第三高频时钟信号，也可在分频器5后设置选择器以对要使用的分频器5进行选择。
如图6所示，提供了分频器5的数量为两个、第二环形锁相环4数量为一个的时钟电路的结构框图，连接关系如图所示，此处不做赘述。
作为一种可选的实施例，所述第二环形锁相环4的数量为两个以上，两个以上所述第二环形锁相环4与两个以上所述分频器5一一对应；其中，两个以上所述第二环形锁相环4具有相同的频率配置系数，所述频率配置系数用于配置所述第二目标时钟信号的频率。
针对只有一个第二环形锁相环4的时钟电路，同一时刻是只能输出一个频率的时钟信号，要实现多个频率点的输出，需要随时调整第二环形锁相环4的频率配置系数。而本实施例通过配置多个具有不同分频系数的分频器5，实现不同频率点的第三高频时钟信号的同时输出，针对具有不同频率的第三高频时钟信号，分别经过具有相同频率配置系数的第二环形锁相环4倍频后，能够同时输出各种频率的时钟信号。
如图7所示，提供了分频器5的数量为两个、第二环形锁相环4数量为两个的时钟电路的结构框图，连接关系如图所示，此处不做赘述，针对本实施例中的两个第二环形锁相环4的频率配置系数相同。
作为一种可选的实施例，所述第二环形锁相环4的数量为两个以上，两个以上所述第二环形锁相环4与两个以上所述分频器5一一对应；其中，两个以上所述第二环形锁相环4具有不同的频率配置系数，所述频率配置系数用于配置所述第二目标时钟信号的频率。
如图7所示，提供了分频器5的数量为两个、第二环形锁相环4数量为两个的时钟电路的结构框图，连接关系如图所示，此处不做赘述，针对本实施例中的两个第二环形锁相环4的频率配置系数不同。
针对只有一个第二环形锁相环4的时钟电路，同一时刻是只能输出一个频率的时钟信号，要实现多个频率点的输出，需要随时调整第二环形锁相环4的频率配置系数。而本实施例通过配置多个具有不同分频系数的分频器5，实现不同频率点的第三高频时钟信号的同时输出，针对具有不同频率的第三高频时钟信号，分别经过具有不同的频率配置系数的第二环形锁相环4倍频后，相比于上一实施例来说，能够实现更宽频率范围的时钟信号的同时输出。
作为一种可选的实施例，如图8所示，所述第二电感电容型锁相环3包括：
第三鉴频鉴相器31，用于检测所述第二输入时钟信号和第三内部反馈信号之间的频率差和相位差，并产生与所述第二输入时钟信号和第三内部反馈信号之间的频率差和相位差对应的第四控制信号；
第三电荷泵32，连接所述第三鉴频鉴相器31，用于对所述第四控制信号进行放大处理，输出第三放大信号；
第三环路滤波器33，连接所述第三电荷泵32，用于对所述第三放大信号进行低通滤波处理，输出第三滤波信号；
第二电感电容型压控振荡器34，连接所述第三环路滤波器33，用于根据所述第三滤波信号，输出频率与所述第三滤波信号对应的所述第二高频时钟信号；
第三反馈分频器35，连接所述第二电感电容型压控振荡器34，用于对所述第二高频时钟信号进行分频处理，获得所述第三内部反馈信号。
作为一种可选的实施例，如图9所示，所述第二环形锁相环4包括：
第二自动频率校准模块47，用于检测所述第三高频时钟信号和第四内部反馈信号之间的频率差，并产生与所述第三高频时钟信号和第四内部反馈信号之间的频率差对应的第五控制信号；
第四鉴频鉴相器41，用于检测所述第三高频时钟信号和所述第四内部反馈信号之间的频率差和相位差，并产生与所述第三高频时钟信号和所述第四内部反馈信号之间的频率差和相位差对应的第六控制信号；
第四电荷泵42，连接所述第四鉴频鉴相器41，用于对所述第六控制信号进行放大处理，并输出第四放大信号；
第二电压控制开关43，连接所述第四电荷泵42，用于对所述第四放大信号进行采集，并输出对应的第二电压脉冲信号；
第四环路滤波器44，连接所述第二电压控制开关43，用于对所述第二电压脉冲信号进行低通滤波处理，获得第四滤波信号；
第二环形压控振荡器45，连接所述第四环路滤波器44，和所述第二自动频率校准模块47，用于根据所述第四滤波信号和所述第五控制信号输出所述第二目标时钟信号；
第四反馈分频器546，连接所述第二环形压控振荡器45，用于对所述第二目标时钟信号进行分频处理，并输出所述第四内部反馈信号。
具体的，第二自动频率校准模块47通过第二压控振荡器阵列开关451连接第二环形压控振荡器45，在第二环形锁相环4刚一上电的时候，通过自动校准功能，利用所述第五控制信号，通过控制第二压控振荡器阵列开关451，来选择一个最合适的压控振荡器的工作频率，保证PLL最终输出高性能，低抖动的第二目标时钟信号；第四电荷泵42连接有第二电荷泵电流调整开关421,第二电荷泵电流调整开关421通过第二电流控制信号调节第四电荷泵42的电流大小；第二环形压控振荡器45的输出端依次通过第二压控振荡器缓冲器461及第二CMOS缓冲器463连接第四反馈分频器546，第二压控振荡器缓冲器还连接第二虚拟缓冲器462；第二环形压控振荡器45的输出信号经过第二时钟分配器48后输出所述第二目标时钟信号。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本方案中利用第二电感电容型锁相环去产生一个低抖动、高频率的时钟信号，将此第二高频时钟信号输入分频器进行分频，得到一个抖动相对较低的高频时钟信号，将此第三高频时钟信号作为第二环形锁相环的输入信号，通过对第二环形锁相环频率配置系数的配置，完成了高速、宽频率、低抖动的时钟信号的输出。分频器对第二电感电容型锁相环的输出信号进行分频，能够相对降低抖动；另外由于第二环形锁相环的输入信号频率高，第二环形锁相环的整体带宽提高了很多，从而抑制了环路自身产生的相位噪声，在环路自身产生的相位噪声被抑制的同时，由于第二环形锁相环的输入时钟信号本身具有较好的相噪，因此，整个时钟电路整体上优化了最终输出的第二目标时钟信号的抖动性能。另外，由于第二环形锁相环支持频率配置系数的配置，来支持较宽频率的时钟信号。整个时钟电路，相较于现有技术无法提供一种高速、宽频率、低抖动的时钟信号的技术问题，本方案的时钟电路在保证高频率、宽频率的同时，还能保证输出的时钟信号的抖动大幅降低。
实施例三
如图12所示，本实施例提供了一种时钟信号生成方法，包括：
步骤S101：由第一电感电容型锁相环接收第一输入时钟信号，并对第一输入时钟信号进行倍频处理，生成第一高频时钟信号；
步骤S102：由第一环形锁相环对第一高频时钟信号进行倍频处理，生成第一目标时钟信号。
需要说明的是，由第一电感电容型锁相环生成的第一高频时钟信号是高频时钟信号，此高频时钟信号具有高频、低抖动(即好的相噪特性)的优点。而第一环形锁相环的带宽是基于第一电感电容型锁相环输出的第一高频时钟信号的频率进行调整的，第一环形锁相环的带宽越高，能够锁定的输入时钟信号的频率越高，换句话说，输入时钟信号的频率越高，第一环形锁相环的带宽需要设置得越高。至于第一高频时钟信号频率的具体取值，需要根据对最终输出的时钟信号的性能要求进行调整。总的来说，本时钟信号生成过程中，第一电感电容型锁相环提供的第一高频时钟信号的频率越高，第一环形锁相环需要配置的带宽越宽，第一环形锁相环的带宽越宽，对第一环形锁相环内部的压控振荡器的相噪抑制能力越强，在第一环形锁相环的输入时钟信号(即第一电感电容型锁相环1输出的第一高频时钟信号)具有低抖动的情况下，最终输出的第一目标时钟信号的抖动越低。但第一环形锁相环可调节的带宽有限，并不可能一直增长，因此，第一电感电容型锁相环提供的第一高频时钟信号不可能无上限增长。
作为一种可选的实施例，第一目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为第一目标时钟信号的频率，Fin为第一高频时钟信号的频率，M和N为第一环形锁相环的频率配置系数，N的取值为1～16，M的取值为1～2。
作为一种可选的实施例，第一环形锁相环的带宽设置为第一高频时钟信号的频率的二十分之一至第一高频时钟信号的频率的十分之一。
作为一种可选的实施例，第一输入时钟信号由外部晶振提供。
实际实施过程中，第一输入时钟信号可由外部晶振提供；第一环形锁相环的频率配置系数可通过系数N、系数M进行配置的，具体的：
Fout＝Fin*N/M(N＝1～16，M＝1～2)，
其中，Fout为第一环形锁相环的输出时钟信号的频率，对应于本实施例，Fout为第一目标时钟信号的频率，Fin为第一环形锁相环的输入时钟信号的频率，对应于本实施例，Fin为第一高频时钟信号的频率；
第一电感电容型锁相环输出的第一高频时钟信号的频率可设置为500M以上，第一环形锁相环的带宽设置为输入频率的十分之一到二十分之一之间，对应于本实施例，设置为第一电感电容型锁相环输出的第一高频时钟信号的频率的十分之一到二十分之一之间，此带宽下的时钟电路环路的整体性能以及稳定性都很好。
具体的，针对GDDR6物理接口PHY对于时钟信号的要求：需要提供一个高速(最高速度达到8GHz)、低抖动、可覆盖频率比较宽(5GHz～8GHz)的时钟信号。本时钟信号可通过第一电感电容型锁相环提供500MHz-1GHz的第一高频时钟信号给第一环形锁相环，通过对第一环形锁相环的频率配置系数N/M的多种配置，最终可实现5GHz-8GHz的时钟信号输出，例如：Fout＝Fin*N/M(N＝1～16，M＝1～2)，比如Fin＝1GHz，N＝16，M＝2，Fout＝8GHz，能够满足GDDR6物理接口PHY对于时钟信号的要求。本方案中，为接收500MHz-1GHz的高频信号，第一环形锁相环的带宽调整为与频率500MHz-1GHz对应的高带宽，即0.05GHz-0.1GHz的带宽，在此高带宽下，第一环形锁相环内部的压控振荡器自身的相噪得到较大的抑制，进一步优化了本时钟电路最终的抖动。
作为一种可选的实施例，步骤S101，包括：
由第一鉴频鉴相器接收并检测第一输入时钟信号和第一内部反馈信号之间的频率差和相位差，并根据第一输入时钟信号和第一内部反馈信号之间的频率差和相位差产生第一控制信号；
由第一电荷泵对第一控制信号进行放大处理，输出第一放大信号；
由第一环路滤波器对第一放大信号进行低通滤波处理，输出第一滤波信号；
由第一电感电容型压控振荡器根据第一滤波信号输出第一高频时钟信号；
由第一反馈分频器对第一高频时钟信号进行分频处理，获得第一内部反馈信号。
实时实施过程中，通过改变第一电感电容型压控振荡器的电感参数L、电容参数C(主要是改变电容参数C)，可以改变第一电感电容型锁相环的输出时钟信号的频率和抖动，实现高频率和低抖动的输出。
作为一种可选的实施例，步骤S102，包括：
由第一自动频率校准模块检测第一高频时钟信号和第二内部反馈信号之间的频率差，并根据第一高频时钟信号和第二内部反馈信号之间的频率差产生第二控制信号；
由第二鉴频鉴相器检测第一高频时钟信号和第二内部反馈信号之间的频率差和相位差，并根据第一高频时钟信号和第二内部反馈信号之间的频率差和相位差产生第三控制信号；
由第二电荷泵，对第三控制信号进行放大处理，输出第二放大信号；
由第一电压控制开关对第二放大信号进行采集，输出对应的第一电压脉冲信号；
由第二环路滤波器对第一电压脉冲信号进行低通滤波处理，获得第二滤波信号；
由第一环形压控振荡器根据第二滤波信号和第二控制信号输出第一目标时钟信号；
由第二反馈分频器对第一目标时钟信号进行分频处理，输出第二内部反馈信号。
实际实施过程中，可以通过改变第二鉴频鉴相器的增益系数、第二电荷泵的增益系数、第二环路滤波器的电阻R/电容C、环形压控振荡器的增益系数等，实现环形锁相环带宽的调节。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本方案中利用第二电感电容型锁相环去产生一个低抖动、高频率的时钟信号，将此第二高频时钟信号输入分频器进行分频，得到一个抖动相对较低的高频时钟信号，将此第三高频时钟信号作为第二环形锁相环的输入信号，通过对第二环形锁相环频率配置系数的配置，完成了高速、宽频率、低抖动的时钟信号的输出。分频器对第二电感电容型锁相环的输出信号进行分频，能够相对降低抖动；另外由于第二环形锁相环的输入信号频率高，第二环形锁相环的整体带宽提高了很多，从而抑制了环路自身产生的相位噪声，在环路自身产生的相位噪声被抑制的同时，由于第二环形锁相环的输入时钟信号本身具有较好的相噪，因此，整个时钟电路整体上优化了最终输出的第二目标时钟信号的抖动性能。另外，由于第二环形锁相环支持频率配置系数的配置，来支持较宽频率的时钟信号。整个时钟电路，相较于现有技术无法提供一种高速、宽频率、低抖动的时钟信号的技术问题，本方案的时钟电路在保证高频率、宽频率的同时，还能保证输出的时钟信号的抖动大幅降低。
实施例四
如图13所示，本实施例提供了一种时钟信号的生成方法，包括：
步骤S201：由第二电感电容型锁相环接收第二输入时钟信号，并对第二输入时钟信号进行倍频处理，生成第二高频时钟信号；
步骤S202：由分频器对第二高频时钟信号进行分频处理，生成第三高频时钟信号；
需要说明的是，经过分频器分频的第三高频时钟信号，相较于第二高频时钟信号，可以进一步减小时钟信号的抖动。抖动存在于时钟信号的每个上升沿处，高频率的时钟信号相较于低频率的信号，具有更多的上升沿，因此，经过分频后的低频率信号，将原本在每个上升沿均会出现的抖动的此处降低了，从而降低了时钟信号的抖动。
步骤S203：由第二环形锁相环对第三高频时钟信号进行倍频处理，生成第二目标时钟信号。
作为一种可选的实施例，第二目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为第二目标时钟信号的频率，Fin为第三高频时钟信号的频率，M和N为第一环形锁相环的频率配置系数，N的取值为1～16，M的取值为1～2。
作为一种可选的实施例，第二环形锁相环的带宽设置为第三高频时钟信号的频率的二十分之一至第三高频时钟信号的频率的十分之一。
作为一种可选的实施例，第二输入时钟信号由外部晶振提供。
需要说明的是，由第二电感电容型锁相环提供的第二高频时钟信号是高频时钟信号，此高频时钟信号具有高频、低抖动(即好的相噪特性)的优点。经过分频器分频后的第三高频时钟信号具有更低的抖动(即好的相噪特性)。而第二环形锁相环的带宽是基于分频器分频后的第三高频时钟信号的频率进行调整的，第二环形锁相环的带宽越高，能够锁定的输入时钟信号的频率越高，换句话说，输入时钟信号的频率越高，第二环形锁相环的带宽需要设置得越高。至于第二高频时钟信号和第三高频时钟信号的频率的具体取值，需要根据对最终输出的时钟信号的性能要求进行调整，总的来说，本时钟信号生成过程中，分频器提供的第三高频时钟信号的频率越高，第二环形锁相环需要配置的带宽越宽，第二环形锁相环的带宽越宽，对第二环形锁相环内部的压控振荡器的相噪抑制能力越强，在第二环形锁相环的输入时钟信号(即分频器输出的第三高频时钟信号)具有低抖动的情况下，最终输出的第二目标时钟信号的抖动越低。但第二环形锁相环可调节的带宽有限，并不可能一直增长，因此，分频器提供的第三高频时钟信号的频率不可能无上限增长。
实际实施过程中，第二输入时钟信号可由外部晶振提供；第二环形锁相环的输出频率通过频率配置系数N、M进行配置的，具体的，Fout＝Fin*N/M(N＝1～16，M＝1～2)，其中，Fout为第二环形锁相环的输出时钟信号的频率，对应于本实施例，Fout为第二目标时钟信号的频率，Fin为第二环形锁相环的输入时钟信号的频率，对应于本实施例，Fin为第三高频时钟信号的频率；第二电感电容型锁相环输出的第二高频时钟信号的频率可设置为4GHz以上，分频器输出的第三高频时钟信号的频率可设置为500MHz以上，第二环形锁相环的带宽设置为输入频率的十分之一到二十分之一之间，对应于本实施例，设置为分频器输出的第三高频时钟信号的频率的十分之一到二十分之一之间，此带宽下的时钟电路环路的整体性能以及稳定性都很好。
具体的，针对GDDR6物理接口PHY对于时钟信号的要求：需要提供一个高速(最高速度达到8GHz)、低抖动、可覆盖频率比较宽(5GHz～8GHz)的时钟信号。本实施例通过外部晶振提供低频、低抖动的第二输入时钟信号，将此第二输入时钟信号输入第二电感电容型锁相环，通过第二电感电容型锁相环提供8GHz的第二高频时钟信号给分频器，分频器对第二高频时钟信号进行分频，提供500MHz-1GHz的第三高频时钟信号给第二环形锁相环，通过对第二环形锁相环的频率配置系数N/M的多种配置，最终可实现5GHz-8GHz的时钟信号输出，例如：Fout＝Fin*N/M(N＝1～16，M＝1～2)，比如Fin＝1GHz，N＝16，M＝2，Fout＝8GHz，能够满足GDDR6物理接口PHY对于时钟信号的要求。本实施例中，为接收500MHz-1GHz的高频信号，第二环形锁相环的带宽调整为与频率500MHz-1GHz对应的高带宽，即0.05GHz-0.1GHz的带宽(设置为第二高频时钟信号的频率的十分之一)，在此高带宽下，第二环形锁相环内部的压控振荡器VCO自身的相噪得到较大的抑制，进一步优化了最终的抖动，参照图10、图11的相噪特性曲线，图11为本时钟电路中第二环形锁相环的相噪特性，相比于图10中单独的第二环形锁相环的相噪特性，本时钟电路中环路内的LPF、VCO、CP的相噪特性均得到了不同程度的抑制，特别是第二环形锁相环的VCO的相噪特性得到了抑制，本时钟电路最终的抖动Jrms＝0.86ps，而单独的第二环形锁相环的抖动Jrms＝1.34ps。
作为一种可选的实施例，步骤S201，包括：
由第三鉴频鉴相器接收并检测第二输入时钟信号和第三内部反馈信号之间的频率差和相位差，并根据第二输入时钟信号和第三内部反馈信号之间的频率差和相位差产生第四控制信号；
由第三电荷泵对第四控制信号进行放大处理，输出第三放大信号；
由第三环路滤波器对第三放大信号进行低通滤波处理，输出第三滤波信号；
由第二电感电容型压控振荡器根据第三滤波信号，输出第二高频时钟信号；
由第三反馈分频器对第二高频时钟信号进行分频处理，获得第三内部反馈信号。
作为一种可选的实施例，步骤S203，包括：
由第二自动频率校准模块检测第三高频时钟信号和第四内部反馈信号之间的频率差，并根据第三高频时钟信号和第四内部反馈信号之间的频率差产生第五控制信号；
由第四鉴频鉴相器检测第三高频时钟信号和第四内部反馈信号之间的频率差和相位差，并根据第三高频时钟信号和第二内部反馈信号之间的频率差和相位差产生第六控制信号；
由第四电荷泵对第六控制信号进行放大处理，并输出第四放大信号；
由第二电压控制开关对第四放大信号进行采集，并输出对应的第二电压脉冲信号；
由第四环路滤波器对第二电压脉冲信号进行低通滤波处理，获得第四滤波信号；
由第二环形压控振荡器根据第五控制信号和第四滤波信号输出第二目标时钟信号；
由第四反馈分频器对第二目标时钟信号进行分频处理，并输出第四内部反馈信号。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
本方案中利用第二电感电容型锁相环去产生一个低抖动、高频率的时钟信号，将此第二高频时钟信号输入分频器进行分频，得到一个抖动相对较低的高频时钟信号，将此第三高频时钟信号作为第二环形锁相环的输入信号，通过对第二环形锁相环频率配置系数的配置，完成了高速、宽频率、低抖动的时钟信号的输出。分频器对第二电感电容型锁相环的输出信号进行分频，能够相对降低抖动；另外由于第二环形锁相环的输入信号频率高，第二环形锁相环的整体带宽提高了很多，从而抑制了环路自身产生的相位噪声，在环路自身产生的相位噪声被抑制的同时，由于第二环形锁相环的输入时钟信号本身具有较好的相噪，因此，整个时钟电路整体上优化了最终输出的第二目标时钟信号的抖动性能。另外，由于第二环形锁相环支持频率配置系数的配置，来支持较宽频率的时钟信号。整个时钟电路，相较于现有技术无法提供一种高速、宽频率、低抖动的时钟信号的技术问题，本方案的时钟电路在保证高频率、宽频率的同时，还能保证输出的时钟信号的抖动大幅降低。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (20)

1.一种时钟电路，其特征在于，包括：
第一电感电容型锁相环和第一环形锁相环；
所述第一电感电容型锁相环包括：
第一鉴频鉴相器，用于检测第一输入时钟信号和第一内部反馈信号之间的频率差和相位差，并根据所述第一输入时钟信号和所述第一内部反馈信号之间的频率差和相位差产生第一控制信号；
第一电荷泵，用于对所述第一控制信号进行放大处理，输出第一放大信号；
第一环路滤波器，用于对所述第一放大信号进行低通滤波处理，输出第一滤波信号；
第一电感电容型压控振荡器，用于根据所述第一滤波信号输出第一高频时钟信号；
第一反馈分频器，用于对所述第一高频时钟信号进行分频处理，获得所述第一内部反馈信号；
所述第一环形锁相环包括：
第一自动频率校准模块，用于检测所述第一高频时钟信号和第二内部反馈信号之间的频率差，并根据所述第一高频时钟信号和所述第二内部反馈信号之间的频率差产生第二控制信号；
第二鉴频鉴相器，用于检测所述第一高频时钟信号和所述第二内部反馈信号之间的频率差和相位差，并根据所述第一高频时钟信号和所述第二内部反馈信号之间的频率差和相位差产生第三控制信号；
第二电荷泵，用于对所述第三控制信号进行放大处理，输出第二放大信号；
第一电压控制开关，用于对所述第二放大信号进行采集，输出对应的第一电压脉冲信号；
第二环路滤波器，用于对所述第一电压脉冲信号进行低通滤波处理，获得第二滤波信号；
第一环形压控振荡器，用于根据所述第二滤波信号和所述第二控制信号输出第一目标时钟信号；
第二反馈分频器，用于对所述第一目标时钟信号进行分频处理，输出所述第二内部反馈信号；
所述第一电感电容型锁相环用于对第一输入时钟信号进行倍频处理，生成第一高频时钟信号；
所述第一环形锁相环用于对所述第一高频时钟信号进行倍频处理，生成第一目标时钟信号。
2.如权利要求1所述的时钟电路，其特征在于，所述第一目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为所述第一目标时钟信号的频率，Fin为所述第一高频时钟信号的频率，M和N为所述第一环形锁相环的频率配置系数，N的取值为1～16，M的取值为1～2。
3.如权利要求1所述的时钟电路，其特征在于，所述第一环形锁相环的带宽设置为所述第一高频时钟信号的频率的二十分之一至所述第一高频时钟信号的频率的十分之一。
4.如权利要求1所述的时钟电路，其特征在于，所述第一输入时钟信号由外部晶振提供。
5.一种时钟电路，其特征在于，包括：
第二电感电容型锁相环、分频器及第二环形锁相环；
所述第二电感电容型锁相环包括：
第三鉴频鉴相器，用于检测第二输入时钟信号和第三内部反馈信号之间的频率差和相位差，并根据所述第二输入时钟信号和所述第三内部反馈信号之间的频率差和相位差产生第四控制信号；
第三电荷泵，用于对所述第四控制信号进行放大处理，输出第三放大信号；
第三环路滤波器，用于对所述第三放大信号进行低通滤波处理，输出第三滤波信号；
第二电感电容型压控振荡器，用于根据所述第三滤波信号，输出第二高频时钟信号；
第三反馈分频器，用于对所述第二高频时钟信号进行分频处理，获得所述第三内部反馈信号；
所述第二环形锁相环包括：
第二自动频率校准模块，用于检测第三高频时钟信号和第四内部反馈信号之间的频率差，并根据所述第三高频时钟信号和所述第四内部反馈信号之间的频率差产生第五控制信号；
第四鉴频鉴相器，用于检测所述第三高频时钟信号和所述第四内部反馈信号之间的频率差和相位差，并根据所述第三高频时钟信号和所述第四内部反馈信号之间的频率差和相位差产生第六控制信号；
第四电荷泵，用于对所述第六控制信号进行放大处理，并输出第四放大信号；
第二电压控制开关，用于对所述第四放大信号进行采集，并输出对应的第二电压脉冲信号；
第四环路滤波器，用于对所述第二电压脉冲信号进行低通滤波处理，获得第四滤波信号；
第二环形压控振荡器，用于根据所述第五控制信号和所述第四滤波信号输出第二目标时钟信号；
第四反馈分频器，用于对所述第二目标时钟信号进行分频处理，并输出所述第四内部反馈信号；
所述第二电感电容型锁相环，用于对第二输入时钟信号进行倍频处理，生成第二高频时钟信号；
所述分频器用于对所述第二高频时钟信号进行分频处理，生成第三高频时钟信号；
所述第二环形锁相环用于对所述第三高频时钟信号进行倍频处理，生成第二目标时钟信号。
6.如权利要求5所述的时钟电路，其特征在于，所述第二环形锁相环的数量为两个以上，两个以上所述第二环形锁相环具有不同的频率配置系数，所述频率配置系数用于配置所述第二目标时钟信号的频率；
每个第二环形锁相环的输入端连接所述分频器的输出端。
7.如权利要求5所述的时钟电路，其特征在于，所述分频器的数量为两个以上，两个以上所述分频器具有不同的分频系数；
每个分频器的输入端连接所述第二电感电容型锁相环的输出端，每个分频器的输出端连接所述第二环形锁相环的输入端。
8.如权利要求7所述的时钟电路，其特征在于，所述第二环形锁相环的数量为两个以上，两个以上所述第二环形锁相环与两个以上所述分频器一一对应，其中，两个以上所述第二环形锁相环具有相同的频率配置系数，所述频率配置系数用于配置所述第二目标时钟信号的频率。
9.如权利要求7所述的时钟电路，其特征在于，所述第二环形锁相环的数量为两个以上，两个以上所述第二环形锁相环与两个以上所述分频器一一对应，其中，两个以上所述第二环形锁相环具有不同的频率配置系数，所述频率配置系数用于配置所述第二目标时钟信号的频率。
10.如权利要求5-9任一项所述的时钟电路，其特征在于，所述第二目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为所述第二目标时钟信号的频率，Fin为所述第三高频时钟信号的频率，M和N为所述第二环形锁相环的频率配置系数，N的取值为1～16，M的取值为1～2。
11.如权利要求5所述的时钟电路，其特征在于，所述第二环形锁相环的带宽设置为所述第三高频时钟信号的频率的二十分之一至所述第三高频时钟信号的频率的十分之一。
12.如权利要求5所述的时钟电路，其特征在于，所述第二输入时钟信号由外部晶振提供。
13.一种时钟信号生成方法，其特征在于，包括：
由第一电感电容型锁相环接收第一输入时钟信号，并对所述第一输入时钟信号进行倍频处理，生成第一高频时钟信号；
所述由第一电感电容型锁相环接收第一输入时钟信号，并对所述第一输入时钟信号进行倍频处理，生成第一高频时钟信号，包括：
由第一鉴频鉴相器接收并检测所述第一输入时钟信号和第一内部反馈信号之间的频率差和相位差，并根据所述第一输入时钟信号和所述第一内部反馈信号之间的频率差和相位差产生第一控制信号；
由第一电荷泵对所述第一控制信号进行放大处理，输出第一放大信号；
由第一环路滤波器对所述第一放大信号进行低通滤波处理，输出第一滤波信号；
由第一电感电容型压控振荡器根据所述第一滤波信号输出所述第一高频时钟信号；
由第一反馈分频器对所述第一高频时钟信号进行分频处理，获得所述第一内部反馈信号；
由第一环形锁相环对所述第一高频时钟信号进行倍频处理，生成第一目标时钟信号；
所述由第一环形锁相环对所述第一高频时钟信号进行倍频处理，生成第一目标时钟信号，包括：
由第一自动频率校准模块检测所述第一高频时钟信号和第二内部反馈信号之间的频率差，并根据所述第一高频时钟信号和所述第二内部反馈信号之间的频率差产生第二控制信号；
由第二鉴频鉴相器检测所述第一高频时钟信号和所述第二内部反馈信号之间的频率差和相位差，并根据所述第一高频时钟信号和所述第二内部反馈信号之间的频率差和相位差产生第三控制信号；
由第二电荷泵，对所述第三控制信号进行放大处理，输出第二放大信号；
由第一电压控制开关对所述第二放大信号进行采集，输出对应的第一电压脉冲信号；
由第二环路滤波器对所述第一电压脉冲信号进行低通滤波处理，获得第二滤波信号；
由第一环形压控振荡器根据所述第二滤波信号和所述第二控制信号输出所述第一目标时钟信号；
由第二反馈分频器对所述第一目标时钟信号进行分频处理，输出所述第二内部反馈信号。
14.如权利要求13所述的一种时钟信号生成方法，其特征在于，所述第一目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为所述第一目标时钟信号的频率，Fin为所述第一高频时钟信号的频率，M和N为所述第一环形锁相环的频率配置系数，N的取值为1～16，M的取值为1～2。
15.如权利要求13所述的一种时钟信号生成方法，其特征在于，所述第一环形锁相环的带宽设置为所述第一高频时钟信号的频率的二十分之一至所述第一高频时钟信号的频率的十分之一。
16.如权利要求13所述的一种时钟信号生成方法，其特征在于，所述第一输入时钟信号由外部晶振提供。
17.一种时钟信号的生成方法，其特征在于，包括：
由第二电感电容型锁相环接收第二输入时钟信号，并对所述第二输入时钟信号进行倍频处理，生成第二高频时钟信号；
所述由第二电感电容型锁相环接收第二输入时钟信号，并对所述第二输入时钟信号进行倍频处理，生成第二高频时钟信号，包括：
由第三鉴频鉴相器接收并检测所述第二输入时钟信号和第三内部反馈信号之间的频率差和相位差，并根据所述第二输入时钟信号和所述第三内部反馈信号之间的频率差和相位差产生第四控制信号；
由第三电荷泵对所述第四控制信号进行放大处理，输出第三放大信号；
由第三环路滤波器对所述第三放大信号进行低通滤波处理，输出第三滤波信号；
由第二电感电容型压控振荡器根据所述第三滤波信号，输出所述第二高频时钟信号；
由第三反馈分频器对所述第二高频时钟信号进行分频处理，获得所述第三内部反馈信号；
由分频器对所述第二高频时钟信号进行分频处理，生成第三高频时钟信号；
由第二环形锁相环对所述第三高频时钟信号进行倍频处理，生成第二目标时钟信号；
所述由第二环形锁相环对所述第三高频时钟信号进行倍频处理，生成第二目标时钟信号，包括：
由第二自动频率校准模块检测所述第三高频时钟信号和第四内部反馈信号之间的频率差，并根据所述第三高频时钟信号和所述第四内部反馈信号之间的频率差产生第五控制信号；
由第四鉴频鉴相器检测所述第三高频时钟信号和所述第四内部反馈信号之间的频率差和相位差，并根据所述第三高频时钟信号和所述第四内部反馈信号之间的频率差和相位差产生第六控制信号；
由第四电荷泵对所述第六控制信号进行放大处理，并输出第四放大信号；
由第二电压控制开关对所述第四放大信号进行采集，并输出对应的第二电压脉冲信号；
由第四环路滤波器对所述第二电压脉冲信号进行低通滤波处理，获得第四滤波信号；
由第二环形压控振荡器根据所述第五控制信号和所述第四滤波信号输出所述第二目标时钟信号；
由第四反馈分频器对所述第二目标时钟信号进行分频处理，并输出所述第四内部反馈信号。
18.如权利要求17所述的一种时钟信号的生成方法，其特征在于，所述第二目标时钟信号的频率根据Fout＝Fin*N/M确定，其中，Fout为所述第二目标时钟信号的频率，Fin为所述第三高频时钟信号的频率，M和N为所述第二环形锁相环的频率配置系数，N的取值为1～16，M的取值为1～2。
19.如权利要求17所述的一种时钟信号的生成方法，其特征在于，所述第二环形锁相环的带宽设置为所述第三高频时钟信号的频率的二十分之一至所述第三高频时钟信号的频率的十分之一。
20.如权利要求17所述的一种时钟信号的生成方法，其特征在于，所述第二输入时钟信号由外部晶振提供。
CN201911182851.1A 2019-11-27 2019-11-27 一种时钟电路及时钟信号生成方法 Active CN110855288B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911182851.1A CN110855288B (zh) 2019-11-27 2019-11-27 一种时钟电路及时钟信号生成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911182851.1A CN110855288B (zh) 2019-11-27 2019-11-27 一种时钟电路及时钟信号生成方法

Publications (2)

Publication Number Publication Date
CN110855288A CN110855288A (zh) 2020-02-28
CN110855288B true CN110855288B (zh) 2023-09-19

Family

ID=69605204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911182851.1A Active CN110855288B (zh) 2019-11-27 2019-11-27 一种时钟电路及时钟信号生成方法

Country Status (1)

Country Link
CN (1) CN110855288B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111600606B (zh) * 2020-06-18 2023-05-23 中国科学院微电子研究所 一种用于时间交织采样adc的多相位时钟产生电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104202048A (zh) * 2014-08-27 2014-12-10 中国科学技术大学 一种宽带全集成锁相环频率综合器
CN105871372A (zh) * 2016-03-24 2016-08-17 中国电子科技集团公司第二十四研究所 防止带内噪声被放大至分频比的平方倍的下采样锁相环

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8547150B2 (en) * 2012-01-19 2013-10-01 Pukyong National University Industry—Academic Cooperation Foundation Phase-locked loop with two negative feedback loops

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104202048A (zh) * 2014-08-27 2014-12-10 中国科学技术大学 一种宽带全集成锁相环频率综合器
CN105871372A (zh) * 2016-03-24 2016-08-17 中国电子科技集团公司第二十四研究所 防止带内噪声被放大至分频比的平方倍的下采样锁相环

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
辛可为 ; 吕方旭 ; 王建业 ; 王和明 ; .适用于4通道100 Gbps SerDes的两级架构正交12.5 GHz低功耗低抖动时钟发生器.空军工程大学学报(自然科学版).2019,(05),全文. *

Also Published As

Publication number Publication date
CN110855288A (zh) 2020-02-28

Similar Documents

Publication Publication Date Title
US8890590B1 (en) Wideband frequency synthesizer and frequency synthesizing method thereof
CN104202048B (zh) 一种宽带全集成锁相环频率综合器
EP1982410B1 (en) Oscillator gain equalization
KR101190313B1 (ko) 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기
JP2004015387A (ja) 電圧制御型発振器及び周波数シンセサイザ
EP2345163A1 (en) Clock clean-up phase-locked loop (pll)
CN108173545B (zh) 锁相环电路、多锁相环***及其输出相位同步方法
JP2016129415A (ja) Ｐｌｌにおけるドリフト補償の方法及び装置
US20130271229A1 (en) Method and apparatus for local oscillator
US8004320B2 (en) Frequency synthesizer, frequency prescaler thereof, and frequency synthesizing method thereof
CN110855288B (zh) 一种时钟电路及时钟信号生成方法
US8692595B1 (en) Transceiver circuitry with multiple phase-locked loops
US20200220550A1 (en) PLL with Wide Frequency Coverage
KR102376745B1 (ko) 위상 고정 루프 및 그것의 동작 방법
US20090206894A1 (en) Phase-Locked Loop with Adaptive Performance
CN107659307B (zh) 一种用于频率综合器的电流源交替互换的电荷泵电路
CN108599761B (zh) 一种宽带信号源
JP2001320235A (ja) 電圧制御発振器
JP2007124508A (ja) Ｐｌｌ過渡応答制御システム及び通信システム
CN106505997A (zh) 时脉与数据恢复电路及时脉与数据恢复方法
KR20180131017A (ko) 광대역 fmcw를 지원하는 이중 경로를 가진 주파수 합성기
US11086353B2 (en) Fractional clock generator with low power and low noise
KR100341622B1 (ko) 차동 차지펌프를 이용한 위상동기루프의 필터부
JP5958812B2 (ja) 位相同期ループ回路及びデッドゾーン生成回路
CN102801416B (zh) 锁相回路电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant