CN110828307A - 形成具有倾斜侧壁的材料层的方法及半导体器件 - Google Patents

形成具有倾斜侧壁的材料层的方法及半导体器件 Download PDF

Info

Publication number
CN110828307A
CN110828307A CN201910981927.0A CN201910981927A CN110828307A CN 110828307 A CN110828307 A CN 110828307A CN 201910981927 A CN201910981927 A CN 201910981927A CN 110828307 A CN110828307 A CN 110828307A
Authority
CN
China
Prior art keywords
layer
photoresist
material layer
side wall
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910981927.0A
Other languages
English (en)
Inventor
钟荣祥
王珏
陈政
钟志鸿
武凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SMIC Manufacturing Shaoxing Co Ltd
Original Assignee
SMIC Manufacturing Shaoxing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SMIC Manufacturing Shaoxing Co Ltd filed Critical SMIC Manufacturing Shaoxing Co Ltd
Priority to CN201910981927.0A priority Critical patent/CN110828307A/zh
Publication of CN110828307A publication Critical patent/CN110828307A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种形成具有倾斜侧壁的材料层的方法及半导体器件。该方法包括：在第一薄膜上形成底层光刻胶和顶层光刻胶；顶层光刻胶与底层光刻胶均为正胶，底层光刻胶比顶层光刻胶的光敏度低；或底层光刻胶与顶层光刻胶均为负胶，底层光刻胶的光敏度比顶层光刻胶的光敏度高；曝光、显影后形成光刻层，刻蚀第一薄膜形成侧壁倾角小于等于80度的材料层。本方法避免了在材料层形成后沉积二氧化硅时材料层侧壁沉积的二氧化硅偏薄，后续湿法工艺去除多余的二氧化硅时，腐蚀液钻蚀到材料层下方形成空洞的问题，以及材料层形成后溅射金属薄膜，刻蚀去除多余的金属薄膜时侧壁金属薄膜的残留问题，提高了器件的良率。

Description

形成具有倾斜侧壁的材料层的方法及半导体器件
技术领域
本发明涉及半导体技术领域，特别是涉及一种形成具有倾斜侧壁的材料层的方法及半导体器件。
背景技术
传统工艺中多晶硅层的形成方式是在多晶硅薄膜淀积后通过涂覆光刻胶、曝光和显影形成光刻层，然后采用干法刻蚀去除未被光刻胶覆盖的多晶硅薄膜及光刻层，从而形成多晶硅层，但是这种方式形成的多晶硅层，侧壁形貌比较陡直，多晶硅层的侧壁倾角通常大于80度。如果在多晶硅层形成后淀积二氧化硅，在二氧化硅沉积过程中侧壁形成的二氧化硅相对较薄，后续采用湿法工艺去除多余的二氧化硅时，腐蚀液容易钻蚀并在多晶硅层下方形成空洞，影响器件的性能。如果在多晶硅层形成后溅射金属薄膜，经光刻曝光、显影后侧壁处容易残留光刻胶，后续刻蚀去除多余的金属薄膜时侧壁残留有金属，导致器件失效。
发明内容
基于此，有必要针对上述问题，提供一种形成具有倾斜侧壁的材料层的方法及半导体器件。
一种形成具有倾斜侧壁的材料层的方法，包括：
获取衬底，所述衬底上形成有第一薄膜；
在所述第一薄膜上形成底层光刻胶；
在所述第一薄膜上形成顶层光刻胶；所述顶层光刻胶与所述底层光刻胶均为正胶，所述底层光刻胶的光敏度比所述顶层光刻胶的光敏度低；或所述顶层光刻胶与所述低层光刻胶均为负胶，所述底层光刻胶的光敏度比所述顶层光刻胶的光敏度高；
对所述底层光刻胶和所述顶层光刻胶进行曝光、显影，形成光刻层；
刻蚀所述第一薄膜并去除所述光刻层形成侧壁倾角小于等于80度的材料层；
其中，侧壁倾角是指材料层侧壁与材料层底部的夹角。
在其中一个实施例中，刻蚀所述第一薄膜并去除所述光刻层形成侧壁倾角小于等于80度的材料层的步骤包括：
通过控制刻蚀工艺对所述第一薄膜和所述光刻层的刻蚀选择比，使得在刻蚀所述第一薄膜过程中所述光刻层被部分刻蚀，从而使得所述材料层的侧壁形成具有小于等于80度侧壁倾角的的形貌；
对剩余的光刻层进行去胶处理。
在其中一个实施例中，所述顶层光刻胶的厚度大于所述底层光刻胶的厚度。
在其中一个实施例中，所述底层光刻胶的厚度大于等于0.7微米且小于等于1.5微米，所述顶层光刻胶的厚度大于3微米且小于5微米。
在其中一个实施例中，所述底层光刻胶的厚度大于等于0.7微米且小于等于1微米，所述顶层光刻胶的厚度大于3微米且小于5微米。
在其中一个实施例中，所述材料层为多晶硅层，所述材料层的侧壁倾角大于等于50度。
在其中一个实施例中，所述材料层为多晶硅层，所述材料层的侧壁倾角大于等于60度且小于等于70度。
在其中一个实施例中，所述曝光的曝光能量大于等于临界曝光能量且小于等于临界曝光能量的1.2倍，临界曝光能量指的是所述底层光刻胶与所述顶层光刻胶均能曝光的临界能量。
在其中一个实施例中，所述刻蚀为感应耦合等离子体刻蚀。
在其中一个实施例中，所述感应耦合等离子体刻蚀的工艺气体包括氧气，所述工艺气体还至少包括氯气、六氟化硫、四氟化碳中的一种，或所述工艺气体至少包括溴化氢、四氟化碳、三氟甲烷中的一种。
上述形成具有倾斜侧壁的材料层的方法，通过在形成有第一薄膜的衬底上涂覆底层光刻胶和顶层光刻胶，所述顶层光刻胶与所述底层光刻胶均为正胶，所述底层光刻胶的光敏度比所述顶层光刻胶的光敏度低；或所述顶层光刻胶与所述低层光刻胶均为负胶，所述底层光刻胶的光敏度比所述顶层光刻胶的光敏度高；对底层光刻胶和所述顶层光刻胶进行曝光、显影，形成光刻层，刻蚀第一薄膜并去除光刻层形成侧壁倾角小于等于80度的材料层；其中，侧壁倾角是指所述材料层侧壁与所述材料层底部的夹角。通过本方法避免了在材料层形成后沉积二氧化硅时材料层侧壁沉积的二氧化硅偏薄，后续湿法工艺去除多余的二氧化硅时，腐蚀液钻蚀到材料层下方形成空洞的问题，以及材料层形成后溅射金属薄膜，刻蚀去除多余的金属薄膜时侧壁金属薄膜的残留问题，提高了器件的良率。
一种半导体器件，包括衬底、多晶硅层，所述多晶硅层是通过上述任一项所述的方法形成的具有倾斜侧壁的多晶硅层。
在其中一个实施例中，所述多晶硅层为多晶硅栅。
上述半导体器件，包括衬底、多晶硅层，其中多晶硅层是通过上述任一项所述的方法形成的具有倾斜侧壁的多晶硅层。该器件避免了在材料层形成后沉积二氧化硅时材料层侧壁沉积的二氧化硅偏薄，后续湿法工艺去除多余的二氧化硅时，腐蚀液钻蚀到材料层下方形成空洞的问题，以及材料层形成后溅射金属薄膜，刻蚀去除多余的金属薄膜时侧壁金属薄膜的残留问题，提高了器件的良率。
附图说明
图1为一实施例中形成具有倾斜侧壁的材料层的方法的流程图；
图2为一实施例中形成顶层光刻胶后器件的剖视图；
图3为一实施例中形成光刻层后器件的剖视图；
图4为一实施例中形成具有倾斜侧壁的材料层后器件的剖视图；
图5为一实施例中形成具有倾斜侧壁的材料层的流程图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
如图1-图4所示，在一个实施例中，一种形成具有倾斜侧壁的材料层的方法，包括：
S102，获取形成有第一薄膜的衬底。
在基底202上形成有第一薄膜206。在一个实施例中，所述基底202为单晶硅晶圆。在一个实施例中，第一薄膜206在氧化层薄膜204上。
S104,在所述第一薄膜上形成底层光刻胶。
在第一薄膜206上旋转涂覆底层光刻胶208，并通过一定温度的烘烤，对涂覆后的底层光刻胶208进行定型。
S106，在所述第一薄膜上形成顶层光刻胶。
在底层光刻胶208上旋转涂覆顶层光刻胶210，并采用适当的温度对涂覆后的顶层光刻胶210进行烘烤定型。
在一个实施例中，顶层光刻胶210与底层光刻胶208均为正胶，底层光刻胶208的光敏度比顶层光刻胶210的光敏度低。在另一个实施例中，顶层光刻胶210与底层光刻胶208均为负胶，底层光刻胶208的光敏度比顶层光刻胶210的光敏度高。本发明以底层光刻胶和顶层光刻胶均为正胶进行说明。
S108，形成光刻层。
对底层光刻胶208和顶层光刻胶210进行曝光、显影，形成光刻层302；其中，光刻层302包括底层光刻层301和顶层光刻层303。曝光时光强分布导致同一层光刻胶不同厚度的曝光强度不同，因此，经光刻显影后，形成的光刻层302是倾斜的，并且由于底层光刻胶的光敏度与顶层光刻胶的光敏度不同，因此光刻层302中的底层光刻层301比顶层光刻层303更倾斜，即底层光刻层301的形貌角度小于顶层光刻层303的形貌角度，其中，形貌角度是指底层光刻层/顶层光刻层侧壁与底层光刻层/顶层光刻层底部的夹角。
在一个实施例中，对底层光刻胶208和顶层光刻胶210进行曝光的曝光能量大于临界曝光能量且小于等于临界曝光能量的1.2倍，临界曝光能量指的是所述底层光刻胶与所述顶层光刻胶均能曝光的临界能量。
S110，形成具有倾斜侧壁的材料层。
刻蚀第一薄膜206并去除光刻层302，形成侧壁倾角401小于等于80度的材料层402；其中，侧壁倾角401是指材料层侧壁404与材料层402底部的夹角。
在一个实施例中，所述材料层为多晶硅层，所述第一薄膜为多晶硅薄膜。在另一个实施例中，所述材料层为氧化层，所述第一薄膜为二氧化硅薄膜，在实际工艺中，可以根据需要使用本发明是实例中的方式形成具有一定侧壁倾角的不同材料层。
在一个实施例中，材料层的侧壁倾角大于等于50度。在另一个实施例中，材料层的侧壁倾角大于等于60度且小于等于70度。在其他实施例中，可以根据实际工艺的需要选择设置不同大小的侧壁倾角，例如40度、50度、60度、70度、75度等。
在一个实施例中，顶层光刻胶210的厚度大于底层光刻胶208的厚度，使得光刻胶层302下方侧壁边缘光刻胶薄一些，有利于后续刻蚀形成材料层402的斜坡侧壁。
在一个实施例中，底层光刻胶208的厚度大于等于0.7微米且小于等于1.5微米，顶层光刻胶210的厚度大于3微米且小于5微米。
在一个实施例中，底层光刻胶208的厚度大于等于0.7微米且小于等于1微米，顶层光刻胶210的厚度大于3微米且小于5微米。
顶层光刻胶210的厚度大于3微米使得曝光、显影过程中更易形成梯形的光刻胶层，并且顶层光刻胶210小于5微米时，曝光需要的曝光能量相对于顶层光刻胶厚度大于等于5微米时会小一些，可以保证曝光、显影的工艺更稳定。
在一个实施例中，通过采用感应耦合等离子体刻蚀来刻蚀第一薄膜形成具有倾斜侧壁的材料层。
在一个实施例中，材料层为多晶硅层，所述感应耦合等离子体刻蚀的工艺气体包括氧气，所述工艺气体至少包括氯气、六氟化硫、四氟化碳中的一种，或所述工艺气体至少包括溴化氢、四氟化碳、三氟甲烷中的一种。即所述工艺气体包括氧气和氯气，可以使用六氟化硫或四氟化碳替换氯气。在一个实施例中，工艺气体还包括溴化氢气体，可以使用四氟化碳、三氟甲烷替换溴化氢气体。
如图5所示，在一个实施例中，刻蚀形成具有倾斜侧壁的材料层的步骤S110包括：
S502，通过控制刻蚀工艺的刻蚀选择比，使得材料层的侧壁形成具有一定侧壁倾角的形貌。
通过调整刻蚀步骤工艺参数中工艺气体的比例、射频功率、刻蚀腔体的压力，控制刻蚀工艺对所述第一薄膜和所述光刻层的刻蚀选择比，使得在刻蚀所述第一薄膜过程中所述光刻层两边较薄的光刻胶被部分刻蚀，露出的第一薄膜被刻蚀，从而使得所述材料层的侧壁形成具有小于等于80度侧壁倾角的形貌。即是控制刻蚀工艺使得刻蚀过程中刻蚀第一薄膜的速率大于刻蚀光刻层的速率，在刻蚀过程中，光刻层两侧薄的光刻胶被刻蚀后露出底层的第一薄膜，随着刻蚀工艺的进行在第一薄膜中形成沿光刻层底部边缘向下倾斜的材料层。
S504，去除剩余的光刻层。
对剩余的光刻层进行去胶处理，得到侧壁倾角小于等于80度的材料层。
上述形成具有倾斜侧壁的材料层的方法，通过在形成有第一薄膜的衬底上涂覆底层光刻胶和顶层光刻胶，所述顶层光刻胶与所述底层光刻胶均为正胶，所述底层光刻胶的光敏度比所述顶层光刻胶的光敏度低；或顶层光刻胶与所述底层光刻胶均为负胶，所述底层光刻胶的光敏度比所述顶层光刻胶的光敏度高；对底层光刻胶和所述顶层光刻胶进行曝光、显影，形成光刻层，刻蚀第一薄膜并去除光刻层形成侧壁倾角小于等于80度的材料层；其中，侧壁倾角是指所述材料层侧壁与所述材料层底部的夹角。通过本方法避免了在材料层形成后沉积二氧化硅时材料层侧壁沉积的二氧化硅偏薄，后续湿法工艺去除多余的二氧化硅时，腐蚀液钻蚀到材料层下方形成空洞的问题，以及材料层形成后溅射金属薄膜，刻蚀去除多余的金属薄膜时侧壁金属薄膜的残留问题，提高了器件的良率。
本发明还公开一种半导体器件，包括衬底、多晶硅层，所述多晶硅层是通过上述任一项所述的方法形成的具有倾斜侧壁的多晶硅层。
在一个实施例中，所述多晶硅层为多晶硅栅。
在一个实施例中，上述半导体器件还包括金属层。
上述半导体器件，包括衬底、多晶硅层，其中多晶硅层是通过上述任一项所述的方法形成的具有倾斜侧壁的多晶硅层。该器件避免了在材料层形成后沉积二氧化硅时材料层侧壁沉积的二氧化硅偏薄，后续湿法工艺去除多余的二氧化硅时，腐蚀液钻蚀到材料层下方形成空洞的问题，以及材料层形成后溅射金属薄膜，刻蚀去除多余的金属薄膜时侧壁金属薄膜的残留问题，提高了器件的良率。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种形成具有倾斜侧壁的材料层的方法，包括：
获取衬底，所述衬底上形成有第一薄膜；
在所述第一薄膜上形成底层光刻胶；
在所述第一薄膜上形成顶层光刻胶；所述顶层光刻胶与所述底层光刻胶均为正胶，所述底层光刻胶的光敏度比所述顶层光刻胶的光敏度低；或所述顶层光刻胶与所述底层光刻胶均为负胶，所述底层光刻胶的光敏度比所述顶层光刻胶的光敏度高；
对所述底层光刻胶和所述顶层光刻胶进行曝光、显影，形成光刻层；
刻蚀所述第一薄膜并去除所述光刻层形成侧壁倾角小于等于80度的材料层；
其中，所述侧壁倾角是指所述材料层侧壁与所述材料层底部的夹角。
2.根据权利要求1所述的方法，其特征在于，所述刻蚀所述第一薄膜的步骤包括：
通过控制刻蚀工艺对所述第一薄膜和所述光刻层的刻蚀选择比，使得在刻蚀所述第一薄膜过程中所述光刻层被部分刻蚀，从而使得所述材料层的侧壁形成具有小于等于80度侧壁倾角的形貌；
对剩余的光刻层进行去胶处理。
3.根据权利要求1所述的方法，其特征在于，所述顶层光刻胶的厚度大于所述底层光刻胶的厚度。
4.根据权利要求1所述的方法，其特征在于，所述底层光刻胶的厚度大于等于0.7微米且小于等于1.5微米，所述顶层光刻胶的厚度大于3微米且小于5微米。
5.根据权利要求1或2所述的方法，其特征在于，所述材料层为多晶硅层，所述材料层的侧壁倾角大于等于50度。
6.根据权利要求1或2所述的方法，其特征在于，所述材料层为多晶硅层，所述侧壁倾角为大于等于60度小于等于70度。
7.根据权利要求1所述的方法，其特征在于，所述曝光的曝光能量大于临界曝光能量且小于等于临界曝光能量的1.2倍，所述临界曝光能量指的是所述底层光刻胶与所述顶层光刻胶均能曝光的临界能量。
8.根据权利要求1所述的方法，其特征在于，所述材料层为多晶硅层，所述刻蚀为感应耦合等离子体刻蚀，所述感应耦合等离子体刻蚀的工艺气体包括氧气，所述工艺气体还至少包括氯气、六氟化硫、四氟化碳中的一种，或所述工艺气体至少包括溴化氢、四氟化碳、三氟甲烷中的一种。
9.一种半导体器件，包括衬底、多晶硅层，其特征在于，所述多晶硅层是通过权利要求1-8任一项所述的方法形成的具有倾斜侧壁的多晶硅层。
10.根据权利要求9所述的器件，其特征在于，所述多晶硅层为多晶硅栅。
CN201910981927.0A 2019-10-16 2019-10-16 形成具有倾斜侧壁的材料层的方法及半导体器件 Pending CN110828307A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910981927.0A CN110828307A (zh) 2019-10-16 2019-10-16 形成具有倾斜侧壁的材料层的方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910981927.0A CN110828307A (zh) 2019-10-16 2019-10-16 形成具有倾斜侧壁的材料层的方法及半导体器件

Publications (1)

Publication Number Publication Date
CN110828307A true CN110828307A (zh) 2020-02-21

Family

ID=69549594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910981927.0A Pending CN110828307A (zh) 2019-10-16 2019-10-16 形成具有倾斜侧壁的材料层的方法及半导体器件

Country Status (1)

Country Link
CN (1) CN110828307A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682096A (zh) * 2020-05-12 2020-09-18 中国科学院上海微***与信息技术研究所 一种平面超导纳米桥结的制备方法
CN114551209A (zh) * 2022-02-24 2022-05-27 绍兴中芯集成电路制造股份有限公司 敏感器件结构及其制备方法以及半导体器件
CN114815061A (zh) * 2022-06-01 2022-07-29 中国科学技术大学 一种模斑转换器中的磷化铟垂直楔形结构的制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000604A1 (en) * 1999-03-29 2002-01-03 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a floating gate with a sloping sidewall for a flash memory
CN101202226A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 一种改善金属前介质pmd填充特性的集成方法
CN101863447A (zh) * 2009-04-15 2010-10-20 中国科学院半导体研究所 采用光刻和干法刻蚀制作倾斜侧壁二氧化硅结构的方法
CN104576742A (zh) * 2009-08-28 2015-04-29 特兰斯夫公司 Iii-n器件及其形成方法
CN105336602A (zh) * 2014-07-15 2016-02-17 北京北方微电子基地设备工艺研究中心有限责任公司 控制多晶硅刻蚀侧壁角度的方法
CN105655231A (zh) * 2014-11-13 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀用掩膜组及应用其的衬底刻蚀方法
CN107195540A (zh) * 2017-06-05 2017-09-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN107402471A (zh) * 2017-09-07 2017-11-28 深圳市华星光电半导体显示技术有限公司 液晶显示面板及其制作方法
CN107863291A (zh) * 2017-11-08 2018-03-30 西安电子科技大学 一种制作t型栅结构的电子束光刻方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020000604A1 (en) * 1999-03-29 2002-01-03 Chartered Semiconductor Manufacturing Ltd. Method to fabricate a floating gate with a sloping sidewall for a flash memory
CN101202226A (zh) * 2006-12-11 2008-06-18 上海华虹Nec电子有限公司 一种改善金属前介质pmd填充特性的集成方法
CN101863447A (zh) * 2009-04-15 2010-10-20 中国科学院半导体研究所 采用光刻和干法刻蚀制作倾斜侧壁二氧化硅结构的方法
CN104576742A (zh) * 2009-08-28 2015-04-29 特兰斯夫公司 Iii-n器件及其形成方法
CN105336602A (zh) * 2014-07-15 2016-02-17 北京北方微电子基地设备工艺研究中心有限责任公司 控制多晶硅刻蚀侧壁角度的方法
CN105655231A (zh) * 2014-11-13 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀用掩膜组及应用其的衬底刻蚀方法
CN107195540A (zh) * 2017-06-05 2017-09-22 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN107402471A (zh) * 2017-09-07 2017-11-28 深圳市华星光电半导体显示技术有限公司 液晶显示面板及其制作方法
CN107863291A (zh) * 2017-11-08 2018-03-30 西安电子科技大学 一种制作t型栅结构的电子束光刻方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111682096A (zh) * 2020-05-12 2020-09-18 中国科学院上海微***与信息技术研究所 一种平面超导纳米桥结的制备方法
CN114551209A (zh) * 2022-02-24 2022-05-27 绍兴中芯集成电路制造股份有限公司 敏感器件结构及其制备方法以及半导体器件
CN114815061A (zh) * 2022-06-01 2022-07-29 中国科学技术大学 一种模斑转换器中的磷化铟垂直楔形结构的制备方法

Similar Documents

Publication Publication Date Title
US7531456B2 (en) Method of forming self-aligned double pattern
US5994194A (en) Self-aligned base ohmic metal for an HBT device cross-reference to related applications
US6255022B1 (en) Dry development process for a bi-layer resist system utilized to reduce microloading
US5023203A (en) Method of patterning fine line width semiconductor topology using a spacer
TWI471903B (zh) 使用間隙物罩幕以倍增頻率之方法
CN110828307A (zh) 形成具有倾斜侧壁的材料层的方法及半导体器件
KR101624814B1 (ko) 단일 노광-자기 정렬된 이중, 삼중 및 사중 패터닝을 위한 방법
US7842450B2 (en) Method of forming a semiconductor device
CN103258719A (zh) 使蚀刻底切最小化及提供清洁金属剥离的方法
US20150147887A1 (en) Mechanisms for forming patterns
US7718529B2 (en) Inverse self-aligned spacer lithography
CN106298500B (zh) 降低微负载效应的蚀刻方法
KR100843899B1 (ko) 반도체 소자의 제조방법
US7300883B2 (en) Method for patterning sub-lithographic features in semiconductor manufacturing
JP2999450B2 (ja) 位相シフトマスクの製造方法
JPH0774087A (ja) Ｍｌｒパターン形成方法
US7906272B2 (en) Method of forming a pattern of a semiconductor device
US7226866B2 (en) Etching method for making a reticle
US7045463B2 (en) Method of etching cavities having different aspect ratios
KR20110114046A (ko) 반도체 소자의 제조 방법
US7575855B2 (en) Method of forming pattern
US6790743B1 (en) [Method to relax alignment accuracy requirement in fabrication for integrated circuit]
KR100302616B1 (ko) 모스 트랜지스터 제조방법
CN116755292A (zh) 光刻方法及衬底结构
Sun et al. Wet trimming process for critical dimension reduction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Applicant after: Shaoxing SMIC integrated circuit manufacturing Co.,Ltd.

Address before: No. 518, Linjiang Road, Gaobu Town, Yuecheng District, Shaoxing City, Zhejiang Province

Applicant before: SMIC manufacturing (Shaoxing) Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20200221

RJ01 Rejection of invention patent application after publication