CN110798208A - 一种亚采样锁相环及其快速锁定方法 - Google Patents

Abstract

本发明属于集成电路技术领域，具体为一种亚采样锁相环及其快速锁定方法。本发明提供的亚采样锁相环包括：亚采样鉴相器，锁定检测器，脉冲产生电路，支持注入锁定的可控振荡器，辅助频率锁定环路，时钟产生与控制电路，以及环路滤波器；本发明利用注入锁定振荡器的原理，确保亚采样鉴相器工作在高频输出时钟上降沿附近，避免了环路增益极性相反的情况，实现快速锁定。

Description

一种亚采样锁相环及其快速锁定方法

技术领域

本发明属于集成电路设计技术领域，具体涉及亚采样锁相环及其快速锁定方法。

背景技术

亚采样锁相环在低频参考时钟的控制下，直接对振荡器的高频输出进行采样，获得相位误差信息，进而通过负反馈控制调节振荡器的输出频率，实现锁相环的功能。环路中无分频器，鉴相器的噪声传输函数中N的平方项得以消除，因此其贡献的带内噪声小于传统锁相环，且省却了分频的功耗。上述低噪声与低功耗的特性，使得亚采样锁相环在高性能时钟综合器中得到广泛的应用。

亚采样锁相环通过采样获取频率信息。在模拟亚采样锁相环中，亚采样鉴相器通常包括采样保持电路、跨导单元和电荷泵；在数字亚采样锁相环中，亚采样鉴相器通常包括边沿采样器和时间数字转换器。亚采样鉴相器通常以高频输出时钟的上升沿作为相位锁定目标，这意味着，如果当低频采样时钟在高频输出时钟下降沿附近时，环路增益的极性与正常设计相反，环路成为正反馈，出现周期滑移，相位锁定的时间增大。

虽然亚采样的方式能够有效获取输出高频时钟的相位信息，却无法获得具体的频率信息，因此亚采样锁相环通常需要频率锁定辅助电路，其实现的形式常见有，基于计数器的频率锁定环（FLL），基于带有死区的鉴相器的辅助锁相环，只控制振荡器频率粗调的粗调锁相环等。这些频率锁定辅助电路通常需要持续工作，消耗可观的功耗，其并且可能与锁相环主要的亚采样相位锁定环路工作冲突。这些辅助电路可能要根据剩余频率误差和相位误差的大小，切换不同工作状态。由于集成电路实现后，工艺、电压和温度（PVT）的误差，工作状态切换条件设置可能不在最佳值，使得工作状态之间反复切换，造成环路的不稳定。因此，电路设计者通常会为工作状态切换条件预留较大阈值，保证环路稳定工作。然而，宽松的阈值条件会造成亚采样主环路需要处理更大的相位误差，可能会处在锁定时间更长的低频采样时钟在下降沿附近。

发明内容

本发明针对亚采样锁相环低频采样时钟在高频输出时钟下降沿附近时，出现周期滑移，相位锁定的时间增大的问题，提供一种亚采样锁相环及其快速锁定方法。

本发明提供一种亚采样锁相环，包括：亚采样鉴相器（SSPD），锁定检测器（LD），脉冲产生电路（INJ GEN），支持注入锁定的可控振荡器，辅助频率锁定环路（FTL），时钟产生与控制电路（CTRL），以及环路滤波器（LF）；其中：

所述的亚采样鉴相器（SSPD），用于求取输入两个时钟信号的相位误差。其输入为低频时钟 ckr 和振荡器高频时钟 ckv ，输出可以是模拟电压或电流，也可以是数字控制字。它求取误差相位的原理为，低频时钟 ckr 控制对振荡器高频时钟 ckv 进行采样。

本发明中，所述亚采样鉴相器，可以由低频时钟 ckr 为采样时钟的模拟采样保持电路和跨导单元与电荷泵组成；也可以由对高频时钟 ckv 的快照电路和时间数字转换器组成。

所述的可控振荡器，用于产生高频时钟信号 ckv，输入为频率控制信号 otw，注入脉冲 inj，输出为高频时钟 ckv。其输入频率控制信号可以是模拟的电压或电流，也可以是数字控制字。

本发明中，所述可控振荡器的实现形式，可以是环形振荡器，也可以是电感电容振荡器；注入脉冲有效时，可控振荡器输出相位被重置，如环形振荡器的上升沿处，电感电容振荡器的差分输出0相位处。

所述的锁定检测器（LD），用于检测振荡器输出的相位与目标的误差是否小于设计值，输入为亚采样鉴相器输出，输出为锁定完成信号 ld；

所述的脉冲产生电路（INJ GEN），用于由输入参考时钟 ref 产生窄脉冲信号 inj；

所述的辅助频率锁定环（FTL），用于在锁相环开始工作时，调整可控振荡器的频率，以接近目标频率；

所述的时钟产生与控制电路（CTRL），用于产生锁相环正确工作所需要的各种时钟和控制信号；

所述环路滤波器（LF），用于抑制相位误差信息中不需要的频率分量，通常为低通滤波器。

本发明提供的亚采样锁相环，其工作原理为：

（1）当锁相环被重置或频率控制字发生改变时，调整振荡器的频率接近目标频率，然后切换至空闲状态，不再调整振荡器频率；

（2）当频率锁定完成后，锁定检测器检测到相位锁定完成之前，脉冲产生电路开始工作，产生脉冲信号 inj，注入振荡器；

（3）当锁定检测器检测到相位锁定完成之后，脉冲产生切换至空闲状态，不再产生脉冲信号，仅由亚采样鉴相器所在的主环路保持工作。

本发明提供上述亚采样锁相环的快速锁定方法，具体步骤为：

（1）亚采样锁相环使用亚采样鉴相器求取低频时钟 ckr 和振荡器高频时钟 ckv 的相位误差；

（2）使用低频输入参考时钟 ref，产生脉冲信号 inj，用于注入振荡器加快锁定；

（3）使用频率锁定辅助电路将振荡器输出高频时钟频率调整至目标频率附近；

（4）使用锁定检测器检测相位锁定，振荡器输出的相位误差小于设计值时，输出锁定有效信号 ld。

输入参考时钟 ref ，脉冲信号 inj和亚采样鉴相器输入低频时钟 ckr 需要满足一定的延时关系，即输入参考时钟 ref 上升沿早于脉冲信号 inj，脉冲信号 inj 上升沿早于亚采样鉴相器输入低频时钟 ckr 上升沿。三者之间的延时关系可以编程调整，以适应不同目标频率及其他工作条件。具体操作如下：

（a）振荡器频率与目标频率之间误差大于 (Fref/2) 并且小于 Fref 时，频率锁定辅助电路可以切换至空闲状态，不再调整振荡器频率，其中 Fref 为控制亚采样鉴频器进行采样的低频时钟频率；

（b）频率锁定辅助电路切换至空闲状态后，开始向振荡器注入脉冲；

（c）当锁定检测器输出锁定有效信号 ld 有效时，停止注入脉冲，仅由亚采样鉴相器所在的主环路保持工作；

（d）当锁相环被重置或频率控制字发生改变时，重新进行频率和相位锁定。

本发明利用注入锁定振荡器的原理，确保亚采样鉴相器工作在高频输出时钟上降沿附近，避免了环路增益极性相反的情况，实现快速锁定。由于仅在相位锁定完成前向振荡器注入脉冲，因此锁相环相位锁定完成后，不会由注入脉冲引入额外误差，不会产生严重的杂散问题。

附图说明

图1为本发明实施例提供的亚采样锁相环的顶层结构框图。

图2为本发明实施例提供的亚采样鉴相器的原理图。

图3为本发明实施例提供的快速锁定方法的原理图。

图4为本发明实施例提供的振荡器电路图。

图5为本发明实施例提供的振荡器的时序图。

图6为本发明实施例提供的亚采样锁相环的锁定过程示意图。

具体实施方式

在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。

图1为本发明实施例提供的亚采样锁相环的顶层结构框图，其实现形式为数字亚采样鉴相器，包括亚采样鉴相器（SSPD），锁定检测器（LD），脉冲产生电路（INJ GEN），支持注入锁定的数控振荡器（ILDCO），辅助频率锁定环路（FTL），时钟产生与控制电路（CTRL），和环路滤波器（LF）。亚采样鉴相器（SSPD），用于求输入两个时钟信号的相位误差。的数控振荡器（ILDCO）用于产生高频时钟信号 ckv。锁定检测器（LD）用于检测振荡器输出的相位与目标的误差是否小于设计值时，输入为亚采样鉴相器输出，输出为锁定完成信号 ld；脉冲产生电路（INJ GEN）用于由输入参考时钟 ref 产生窄脉冲信号 inj；辅助频率锁定环路用于在锁相环开始工作时，调整振荡器的频率接近目标频率；时钟产生与控制电路用于产生锁相环正确工作所需要的各种时钟和控制信号；环路滤波器（DLF），用于抑制相位误差信息中不需要的频率分量，通常为低通滤波器。

图2为本发明实施例提供的亚采样鉴相器（SSPD）的原理图。它的输入为低频时钟ckr 和振荡器高频时钟 ckv ，输出是代表相位误差的数字信号 phe。它求取相位的原理为，低频时钟 ckr 控制对振荡器高频时钟 ckv 进行采样。如图2，低频时钟 ckr 产生一个低电平0有效的采样窗口信号 enb，实现形式为，ckr 作为D触发器的触发时钟，在上升沿到来时，输出一个上升沿，低频时钟 ckr 经过延时 delay1 并反相后得到 ckr_ndly，在ckr_ndly 上升沿到来后，输出一个下降沿，因此D触发器正相输出 Q 为一个宽度为delay1 的脉冲，使用反相输出 QB 作为低电平0有效的采样窗口 enb 信号。亚采样的实现为，在采样窗口 enb 有效时，振荡器输出时钟 ckv 的第一个上升沿到来后，输出一个上升沿，在采样窗口 enb 有效结束后，输出一个下降沿，得到用于相位比较的反馈信号 fb，则反馈信号 fb 为 ckv 的亚采样信号。由于亚采样电路具有一定延时，反馈信号 fb 一定滞后于 ckr，因此在 ckr 上加上延时 delay2，得到 ckr_dly 用于与反馈信号 方便进行相位比较。相位比较由时间数字转换器（TDC）实现。根据上述亚采样和相位比较的原理可知。亚采样鉴相器（SSPD）没有检测频率误差的能力，只使用 ckr 上升沿之后，振荡器输出 ckv的第一个上升沿作为反馈信号 fb 作为相位比较时钟。由图2右侧时序图可知，若振荡器输出 ckv 的频率大于目标频率，反馈信号 fb 应当超前于时钟 ckr_dly，正确的反馈信号fb_act 应该截取采样窗口 enb 有效前的上升沿，然而所述亚采样鉴相器（SSPD）截取的为下一个上升沿得到错误的反馈信号 fb_wrong，且 fb_wrong 滞后于时钟 ckr_dly。此时锁相环环路的反馈极性错误，由负反馈变为正反馈，可能导致环路失锁的不稳定工作状态。若相位锁定环路发生上述失锁，则辅助频率锁定环路可能会反复切换工作与闲置状态，直至环路中剩余频率误差足够小，亚采样鉴相器（SSPD）能够正常工作，完成相位锁定。这一过程中，可能出现周期滑移的现象，因此亚采样锁相环可能需要较长的锁定时间。

图3为本发明实施例提供的快速锁定方法的原理图，其中 ckv0 为不使用本发明所提供的快速锁定方法时，振荡器输出，以供比较。根据图亚采样鉴相器（SSPD）的实现与原理说明，若振荡器输出 ckv 频率高于目标频率较多，正确周期的 ckv 边沿超前于时钟ckr_dly，而被采样的 ckv 边沿可能会滞后于 ckr_dly。若在相位比较之后，向振荡器注入脉冲信号 inj，则振荡器输出 ckv 的相位会被脉冲信号 ckv 重置，再下一次对 ckv 进行采样时，被采样的 ckv 边沿恢复了与时钟 ckr_dly 正确相对关系，即 fb 超前于时钟ckr_dly。利用本发明提供的快速锁定方法，环路的极性保持为负反馈，因此可以保持稳定工作，避免出现辅助频率锁定环路反复启动和周期滑移导致锁定时间的过长。

图4为本发明实施例提供的振荡器电路图，包括三个反相器和一个两路选择器MUX 组成环形振荡器。输入为频率控制信号 otw，注入脉冲 inj，输出位高频时钟 ckv。输入频率控制信号 otw 频率数字控制字，通过数模转换器产生控制电压 Vctrl 控制环形振荡器的频率。

图5为本发明实施例提供的振荡器的时序图，注入脉冲 inj 无效时，振荡器按照输入频率控制字 otw 对应的频率自由振荡；注入脉冲 inj 有效时，振荡器输出相位被重置，即振荡器输出 ckv 被强制置为1，相相位累积停止；在 inj 信号结束，即高电平1到低电平0变化时，振荡器输出 ckv 从相位0开始相位累积。因此，注入脉冲 inj 的作用为重置振荡器相位。

图6为本发明实施例提供的亚采样锁相环的锁定过程示意图。锁相环上电或频率控制字发生改变时，此时为频率锁定阶段，辅助频率锁定电路开始工作，更新其输出 ftl将振荡器输出频率调整至目标频率附近；当达到目标频率附近时，频率锁定信号 ftl_nld有效（低电平0为有效），辅助频率锁定辅助电路停止更新输出 ftl，此时为快速锁定阶段，开始向振荡器注入脉冲 inj，保证亚采样鉴相器（SSPD）检测到正确周期的边沿；当亚采样鉴相器（SSPD）输出值足够小，且相邻周期极***替相反时，判定快速锁定阶段结束，pd_nld信号有效（低电平0位有效），此时为相位锁定阶段，仅保持含亚采样鉴相器（SSPD）的主要环路的工作。利用注入锁定振荡器的原理，确保亚采样鉴相器工作在高频输出时钟上降沿附近，避免了环路增益极性相反的情况，实现快速锁定。由于仅在相位锁定完成前向振荡器注入脉冲，因此锁相环相位锁定完成后，不会由注入脉冲引入额外误差，不会产生严重的杂散问题。

以上通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施例加以应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

Claims (6)

1.一种亚采样锁相环，其特征在于，包括：亚采样鉴相器，锁定检测器，脉冲产生电路，支持注入锁定的可控振荡器，辅助频率锁定环路，时钟产生与控制电路，以及环路滤波器；其中：

所述的亚采样鉴相器，用于求取输入两个时钟信号的相位误差;其输入为低频时钟ckr 和振荡器高频时钟 ckv ，输出是模拟电压或电流，或者是数字控制字；所述的可控振荡器，用于产生高频时钟信号 ckv，输入为频率控制信号 otw，注入脉冲 inj，输出为高频时钟 ckv；其输入频率控制信号是模拟的电压或电流，或者是数字控制字；

所述的锁定检测器，用于检测振荡器输出的相位与目标的误差是否小于设计值，输入为亚采样鉴相器输出，输出为锁定完成信号 ld；

所述的脉冲产生电路，用于由输入参考时钟 ref 产生窄脉冲信号 inj；

所述的辅助频率锁定环，用于在锁相环开始工作时，调整可控振荡器的频率，以接近目标频率；

所述的时钟产生与控制电路，用于产生锁相环正确工作所需要的各种时钟和控制信号；

所述环路滤波器，用于抑制相位误差信息中不需要的频率分量，通常为低通滤波器。

2. 根据权利要求1所述的亚采样锁相环，其特征在于，所述亚采样鉴相器由低频时钟ckr 为采样时钟的模拟采样保持电路和跨导单元与电荷泵组成；或者由对高频时钟 ckv的快照电路和时间数字转换器组成。

3.根据权利要求1所述的亚采样锁相环，其特征在于，所述可控振荡器，是环形振荡器，或者是电感电容振荡器；注入脉冲有效时，可控振荡器输出相位被重置。

4.根据权利要求1-3之一所述的亚采样锁相环，其特征在于，其工作流程为：

（1）当锁相环被重置或频率控制字发生改变时，调整振荡器的频率接近目标频率，然后切换至空闲状态，不再调整振荡器频率；

（2）当频率锁定完成后，锁定检测器检测到相位锁定完成之前，脉冲产生电路开始工作，产生脉冲信号 inj，注入振荡器；

（3）当锁定检测器检测到相位锁定完成之后，脉冲产生切换至空闲状态，不再产生脉冲信号，仅由亚采样鉴相器所在的主环路保持工作。

5.一种如权利要求1-4之一所述的亚采样锁相环的快速锁定方法，其特征在于，具体步骤为：

（1）亚采样锁相环使用亚采样鉴相器求取低频时钟 ckr 和振荡器高频时钟 ckv 的相位误差；

（2）使用低频输入参考时钟 ref，产生脉冲信号 inj，用于注入振荡器加快锁定；

（3）使用频率锁定辅助电路将振荡器输出高频时钟频率调整至目标频率附近；

（4）使用锁定检测器检测相位锁定，振荡器输出的相位误差小于设计值时，输出锁定有效信号 ld；

输入参考时钟 ref ，脉冲信号 inj和亚采样鉴相器输入低频时钟 ckr 满足一定的延时关系，即输入参考时钟 ref 上升沿早于脉冲信号 inj，脉冲信号 inj 上升沿早于亚采样鉴相器输入低频时钟 ckr 上升沿；三者之间的延时关系通过编程调整，以适应不同目标频率及其他工作条件。

6.根据权利要求5所述的亚采样锁相环的快速锁定方法，其特征在于，所述三者之间的延时关系通过编程调整，以适应不同目标频率及其他工作条件，具体操作如下：

（a）振荡器频率与目标频率之间误差大于 Fref/2 并且小于 Fref 时，频率锁定辅助电路切换至空闲状态，不再调整振荡器频率，其中， Fref 为控制亚采样鉴频器进行采样的低频时钟频率；

（b）频率锁定辅助电路切换至空闲状态后，开始向振荡器注入脉冲；

（c）当锁定检测器输出锁定有效信号 ld 有效时，停止注入脉冲，仅由亚采样鉴相器所在的主环路保持工作；

（d）当锁相环被重置或频率控制字发生改变时，重新进行频率和相位锁定。

Images