CN110797355A - 一种阵列基板及其制作方法 - Google Patents
一种阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN110797355A CN110797355A CN201911182488.3A CN201911182488A CN110797355A CN 110797355 A CN110797355 A CN 110797355A CN 201911182488 A CN201911182488 A CN 201911182488A CN 110797355 A CN110797355 A CN 110797355A
- Authority
- CN
- China
- Prior art keywords
- layer
- manufacturing
- metal layer
- oxide semiconductor
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 86
- 239000000758 substrate Substances 0.000 title claims abstract description 61
- 239000010410 layer Substances 0.000 claims abstract description 398
- 229910052751 metal Inorganic materials 0.000 claims abstract description 119
- 239000002184 metal Substances 0.000 claims abstract description 119
- 239000004065 semiconductor Substances 0.000 claims abstract description 70
- 239000011229 interlayer Substances 0.000 claims abstract description 42
- 239000004020 conductor Substances 0.000 claims abstract description 41
- 239000011521 glass Substances 0.000 claims abstract description 19
- 238000002161 passivation Methods 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 13
- 238000009413 insulation Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 21
- 238000000137 annealing Methods 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 abstract 2
- 238000006722 reduction reaction Methods 0.000 description 25
- 239000000969 carrier Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000005034 decoration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板及其制作方法。阵列基板包括玻璃基板、遮光层、缓冲层、氧化物半导体层、栅极绝缘层、栅极金属层、氧化铝层、层间绝缘层、源漏极金属层以及钝化层。阵列基板的制作方法包括步骤：提供一玻璃基板、制作遮光层、制作缓冲层、制作氧化物半导体层、制作栅极绝缘层、制作栅极金属层、制作光阻层并黄光刻蚀、制作所述氧化物半导体层的导体区以及氧化铝层、制作层间绝缘层、制作源漏极金属层以及制作钝化层。本发明合理考虑了载流子向栅极绝缘层下方扩散的距离，从而使得形成的沟道区更长，从而确保了沟道区能够进一步缩短，有利于阵列基板尺寸的缩小，进而有利于提高阵列基板的开口率，提高分辨率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法。
背景技术
目前的顶栅自对准氧化物半导体阵列基板的载流子，即有源层中的电子容易向沟道区外部扩散，造成短沟道效应。因此，在氧化物半导体缩小到一定距离后就不能进一步变窄，不利于进一步的短沟道阵列基板设计。
如图1所示，为现有的一种阵列基板的结构示意图，阵列基板900包括从下至上依次层叠设置的玻璃基板901、遮光层902、缓冲层903、有源层904、栅极绝缘层905、栅极金属层906、还原金属层907、层间绝缘层908、源漏极金属层909以及钝化层910，其中有源层904的材质为氧化物半导体，还原金属层907的材质为铝，铝层覆盖在层间绝缘层908下方的整个表层，经退火处理后会对铝层覆盖的那部分氧化物半导体进行导体化形成掺杂区914，但是同时也存在载流子的扩散，因此在退火处理时的氧化物半导体中的载流子向栅极绝缘层905下方的区域扩散，在栅极绝缘层905下方形成有效的沟道924长度变短。
因此，确有必要来开发一种新型的阵列基板及其制作方法，来克服现有技术中的缺陷。
发明内容
本发明的目的在于，提供一种阵列基板及其制作方法，通过使用还原金属层覆盖在氧化物半导体层的两端并与所述栅极绝缘层间隔设置，并进一步退火处理进行还原反应进行导体化使还原金属层覆盖的氧化物半导体层形成导体区，合理考虑了载流子向栅极绝缘层下方扩散的距离，从而使得形成的沟道区更长，从而确保了沟道区能够进一步缩短，有利于阵列基板尺寸的缩小，进而有利于提高阵列基板的开口率，提高分辨率。
为了实现上述目的，本发明其中一实施例中提供一种阵列基板，包括玻璃基板、遮光层、缓冲层、氧化物半导体层、栅极绝缘层、栅极金属层、还原金属层、层间绝缘层、源漏极金属层以及钝化层；所述遮光层设于所述玻璃基板上；所述缓冲层设于所述遮光层上；所述氧化物半导体层设于所述缓冲层上，包括沟道区和位于所述沟道区两侧的导体区；所述栅极绝缘层设于所述氧化物半导体层上的中部区域；所述栅极金属层设于所述栅极绝缘层上；所述还原金属层设于所述缓冲层上并延伸覆盖所述氧化物半导体层两端的部分区域，且所述还原金属层与所述栅极绝缘层间隔设置，所述还原金属层用于还原其覆盖的所述氧化物半导体层形成所述导体区；所述层间绝缘层设于所述还原金属层、所述栅极金属层及所述栅极绝缘层上；所述源漏极金属层设于所述层间绝缘层上并与所述导体区电连接；所述钝化层设于所述源漏极金属层上。
进一步地，所述导体区通过退火处理的方式使得所述还原金属层还原所述氧化物半导体层制作。
进一步地，所述还原金属层的厚度为50埃-100埃。
进一步地，所述还原金属层的材质包括铝。
进一步地，所述氧化物半导体层的材质包括IGZO、IZTO或IGZTO。
进一步地，所述源漏极金属层包括源电极和漏电极；所述源电极穿过位于所述层间绝缘层上的第一过孔与所述氧化物半导体层一端的导体区电连接，所述漏电极穿过位于所述层间绝缘层上的第二过孔与所述氧化物半导体层另一端的导体区电连接。
进一步地，所述漏电极还穿过位于所述层间绝缘层、所述还原金属层以及所述缓冲层上的第三过孔与所述遮光层电连接。
本发明还提供一种阵列基板的制作方法，包括步骤：
提供一玻璃基板；
制作遮光层，在所述玻璃基板上制作一层金属膜并图案化处理形成所述遮光层；
制作缓冲层，在所述玻璃基板上制作缓冲层，所述缓冲层完全覆盖所述遮光层；
制作氧化物半导体层，在所述缓冲层上制作一层半导体并图案化处理形成所述氧化物半导体层；
制作栅极绝缘层，在所述氧化物半导体层上的中部区域制作栅极绝缘层；
制作栅极金属层，在所述栅极绝缘层上制作所述栅极金属层；
制作光阻层并黄光刻蚀，在所述栅极绝缘层上对应所述缓冲层的沟道区制作光阻层，利用一道黄光先图案化蚀刻所述栅极金属层，再图案化蚀刻所述栅极绝缘层；
制作所述氧化物半导体层的导体区以及还原金属层，在所述光阻层、所述缓冲层以及所述氧化物半导体层两端的部分区域上制作一层铝金属层，且所述还原金属层与所述栅极绝缘层间隔设置，并剥离所述光阻层以及所述光阻层上的铝金属层，再通过退火处理的方式使得所述还原金属层还原所述氧化物半导体层形成所述导体区以及所述还原金属层；
制作层间绝缘层，在所述还原金属层、所述栅极金属层及所述栅极绝缘层上制作层间绝缘层；
制作源漏极金属层，在所述层间绝缘层上制作源漏极金属层，所述源漏极金属层与所述导体区电连接；以及
制作钝化层，在所述源漏极金属层上制作钝化层。
进一步地，所述制作源漏极金属层步骤包括：
制作过孔步骤，在所述层间绝缘层上的制作第一过孔以及第二过孔，所述第一过孔以及所述第二过孔的孔底为所述氧化物半导体层的导体区；
制作源电极和漏电极，在所述层间绝缘层上制作一层金属膜填充所述第一过孔及所述第二过孔，并图案化处理形成所述源电极和漏电极。
进一步地，所述制作过孔步骤还包括在所述层间绝缘层上的制作第三过孔，所述第三过孔依次贯穿所述层间绝缘层、所述还原金属层以及所述缓冲层，所述第三过孔的孔底为所述遮光层；所述漏电极还穿过所述第三过孔与所述遮光层电连接。
本发明的有益效果在于，提供一种阵列基板及其制作方法，通过使用还原金属层覆盖在氧化物半导体层的两端并与所述栅极绝缘层间隔设置，并进一步退火处理进行还原反应进行导体化使还原金属层覆盖的氧化物半导体层形成导体区，合理考虑了载流子向栅极绝缘层下方扩散的距离，从而使得形成的沟道区更长，从而确保了沟道区能够进一步缩短，有利于阵列基板尺寸的缩小，进而有利于提高阵列基板的开口率，提高分辨率。
附图说明
了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的一种阵列基板的结构示意图；
图2为本发明实施例中一种阵列基板的结构示意图；
图3为本发明实施例中一种阵列基板的制作方法的流程图；
图4为制作完成所述光阻层后的结构示意图；
图5为制作完成所述栅极绝缘层后的结构示意图；
图6为制作完成所述铝金属层后的结构示意图；
图7为制作完成退火处理形成所述还原金属层后的结构示意图；
图8为图3中所述制作源漏极金属层步骤的流程图；
图9为制作完成退火处理形成所述第一过孔、所述第二过孔以及所述第三过孔后的结构示意图。
图中部件标识如下：
1、玻璃基板，2、遮光层，3、缓冲层，4、氧化物半导体层，
5、栅极绝缘层，6、栅极金属层，7、还原金属层，8、层间绝缘层，
9、源漏极金属层，10、钝化层，11、光阻层，41、沟道区，
42、导体区，71、铝金属层，81、第一过孔，82、第二过孔，
83、第三过孔，91、源电极，92、漏电极，100、阵列基板。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的说明书和权利要求书以及上述附图中的术语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情况下可以互换。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
请参阅图2所示，本发明实施例中提供一种阵列基板100，包括层叠设置的玻璃基板1、遮光层2、缓冲层3、氧化物半导体层4、栅极绝缘层5、栅极金属层6、还原金属层7、层间绝缘层8、源漏极金属层9以及钝化层10。
具体地讲，所述遮光层2设于所述玻璃基板1上；所述缓冲层3设于所述遮光层2上；所述氧化物半导体层4设于所述缓冲层3上，包括沟道区41和位于所述沟道区41两侧的导体区42；所述栅极绝缘层5设于所述氧化物半导体层4上的中部区域；所述栅极金属层6设于所述栅极绝缘层5上；所述还原金属层7设于所述缓冲层3上并延伸覆盖所述氧化物半导体层4两端的部分区域，且所述还原金属层7与所述栅极绝缘层5间隔设置，所述还原金属层7用于还原其覆盖的所述氧化物半导体层4形成所述导体区42；所述层间绝缘层8设于所述还原金属层7以及所述栅极金属层6上；所述源漏极金属层9设于所述层间绝缘层8上并与所述导体区42电连接；所述钝化层10设于所述源漏极金属层9上。
本实施例中，所述导体区42通过退火处理的方式使得所述还原金属层7还原所述氧化物半导体层4制作。在制作过程中，由于同时也存在载流子的扩散，本实施例合理考虑了载流子向所述栅极绝缘层5下方扩散的距离，从而使得形成的所述沟道区41更长，从而确保了所述沟道区41能够进一步缩短，有利于所述阵列基板100尺寸的缩小，进而有利于提高所述阵列基板100的开口率，提高分辨率。
本实施例中，所述还原金属层7的厚度为50埃-100埃。
本实施例中，所述还原金属层7的材质包括铝。铝易被氧化进行还原反应，因此采用铝金属层可便于与所述氧化物半导体层4反应获取氧离子从而还原所述氧化物半导体层4形成导体区42。
本实施例中，所述氧化物半导体层4的材质包括IGZO、IZTO或IGZTO。
请参阅图2所示，本实施例中，所述源漏极金属层9包括源电极91和漏电极92；为了便于电连接，在所述层间绝缘层8上对应所述源电极91位置设置第一过孔81，在对应所述漏电极92位置设置第二过孔82，所述源电极91穿过所述第一过孔81与所述氧化物半导体层4一端的导体区42电连接，所述漏电极92穿过所述第二过孔82与所述氧化物半导体层4另一端的导体区42电连接。
本实施例中，为了便于电连接，在对应所述漏电极92位置设置第三过孔83，所述第三过孔83依次贯穿所述层间绝缘层8、所述还原金属层7以及所述缓冲层3，所述漏电极92穿过所述第三过孔83与所述遮光层2电连接。
请参阅图3-图8所示，本发明还提供一种阵列基板100的制作方法，包括步骤：
S1、提供一玻璃基板1；
S2、制作遮光层2，在所述玻璃基板1上制作一层金属膜并图案化处理形成所述遮光层2；
S3、制作缓冲层3，在所述玻璃基板1上制作缓冲层3，所述缓冲层3完全覆盖所述遮光层2；
S4、制作氧化物半导体层4，在所述缓冲层3上制作一层半导体并图案化处理形成所述氧化物半导体层4；
S5、制作栅极绝缘层5，在所述氧化物半导体层4上的中部区域制作栅极绝缘层5；
S6、制作栅极金属层6，在所述栅极绝缘层5上制作所述栅极金属层6；
S7、制作光阻层11并黄光刻蚀，在所述栅极绝缘层5上对应所述缓冲层3的沟道区41制作光阻层11，利用一道黄光先图案化蚀刻所述栅极金属层6，再图案化蚀刻所述栅极绝缘层5；如图4所示，为制作完成所述光阻层11后的结构示意图，如图5所示，为制作完成所述栅极绝缘层5后的结构示意图；
S8、制作所述氧化物半导体层4的导体区42以及还原金属层7，在所述光阻层11、所述缓冲层3以及所述氧化物半导体层4两端的部分区域上制作一层铝金属层71，且所述铝金属层71与所述栅极绝缘层5间隔设置，并剥离所述光阻层11以及所述光阻层11上的铝金属层71，再通过退火处理的方式得所述还原金属层7还原所述氧化物半导体层4形成所述导体区42以及所述还原金属层7；如图6所示，为制作完成所述铝金属层71后的结构示意图，铝易被氧化进行还原反应，因此采用铝金属层可便于与所述氧化物半导体层4反应获取氧离子从而还原所述氧化物半导体层4形成导体区42；如图7所示，为制作完成退火处理形成所述还原金属层7后的结构示意图；在制作过程中，由于同时也存在载流子的扩散，本实施例所述铝金属层71与所述栅极绝缘层5间隔设置，合理考虑了载流子向所述栅极绝缘层5下方扩散的距离，从而使得形成的所述沟道区41更长，从而确保了所述沟道区41能够进一步缩短，有利于所述阵列基板100尺寸的缩小，进而有利于提高所述阵列基板100的开口率，提高分辨率；
S9、制作层间绝缘层8，在所述还原金属层7所述栅极金属层6及所述栅极绝缘层5上制作层间绝缘层8；
S10、制作源漏极金属层9，在所述层间绝缘层8上制作源漏极金属层9，所述源漏极金属层9与所述导体区42电连接；以及
S11、制作钝化层10，在所述源漏极金属层9上制作钝化层10。
请参阅图8、图9所示，本实施例中，所述制作源漏极金属层9步骤S10包括：
S101、制作过孔步骤，在所述层间绝缘层8上的制作第一过孔81以及第二过孔82，所述第一过孔81以及所述第二过孔82的孔底为所述氧化物半导体层4的导体区42；
S102、制作源电极91和漏电极92，在所述层间绝缘层8上制作一层金属膜填充所述第一过孔81及所述第二过孔82，并图案化处理形成所述源电极91和漏电极92。
本实施例中，所述制作过孔步骤还包括在所述层间绝缘层8上的制作第三过孔83，所述第三过孔83依次贯穿所述层间绝缘层8、所述还原金属层7以及所述缓冲层3，所述第三过孔83的孔底为所述遮光层2；所述漏电极92还穿过所述第三过孔83与所述遮光层2电连接。
如图9所示，为制作完成退火处理形成所述第一过孔81、所述第二过孔82以及所述第三过孔83后的结构示意图。
本发明的有益效果在于，提供一种阵列基板及其制作方法，通过使用还原金属层覆盖在氧化物半导体层的两端并与所述栅极绝缘层间隔设置，并进一步退火处理进行还原反应进行导体化使还原金属层覆盖的氧化物半导体层形成导体区，合理考虑了载流子向所述栅极绝缘层下方扩散的距离，从而使得形成的沟道区更长，从而确保了沟道区能够进一步缩短，有利于阵列基板尺寸的缩小，进而有利于提高阵列基板的开口率，提高分辨率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：
玻璃基板；
遮光层，设于所述玻璃基板上；
缓冲层，设于所述遮光层上；
氧化物半导体层，设于所述缓冲层上，包括沟道区和位于所述沟道区两侧的导体区；
栅极绝缘层，设于所述氧化物半导体层上的中部区域；
栅极金属层，设于所述栅极绝缘层上；
还原金属层，设于所述缓冲层上并延伸覆盖所述氧化物半导体层两端的部分区域，且所述还原金属层与所述栅极绝缘层间隔设置，所述还原金属层用于还原其覆盖的所述氧化物半导体层形成所述导体区；
层间绝缘层，设于所述还原金属层、所述栅极金属层及所述栅极绝缘层上；
源漏极金属层，设于所述层间绝缘层上并与所述导体区电连接；以及
钝化层，设于所述源漏极金属层上。
2.根据权利要求1所述的阵列基板，其特征在于，所述导体区通过退火处理的方式使得所述还原金属层还原所述氧化物半导体层制作。
3.根据权利要求1所述的阵列基板，其特征在于，所述还原金属层的厚度为50埃-100埃。
4.根据权利要求1所述的阵列基板，其特征在于，所述还原金属层的材质包括铝。
5.根据权利要求1所述的阵列基板，其特征在于，所述氧化物半导体层的材质包括IGZO、IZTO或IGZTO。
6.根据权利要求1所述的阵列基板，其特征在于，所述源漏极金属层包括源电极和漏电极；所述源电极穿过位于所述层间绝缘层上的第一过孔与所述氧化物半导体层一端的导体区电连接，所述漏电极穿过位于所述层间绝缘层上的第二过孔与所述氧化物半导体层另一端的导体区电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述漏电极还穿过位于所述层间绝缘层、所述还原金属层以及所述缓冲层上的第三过孔与所述遮光层电连接。
8.一种阵列基板的制作方法，其特征在于，包括步骤：
提供一玻璃基板；
制作遮光层，在所述玻璃基板上制作一层金属膜并图案化处理形成所述遮光层；
制作缓冲层，在所述玻璃基板上制作缓冲层，所述缓冲层完全覆盖所述遮光层；
制作氧化物半导体层，在所述缓冲层上制作一层半导体并图案化处理形成所述氧化物半导体层；
制作栅极绝缘层，在所述氧化物半导体层上的中部区域制作栅极绝缘层；
制作栅极金属层，在所述栅极绝缘层上制作所述栅极金属层；
制作光阻层并黄光刻蚀，在所述栅极绝缘层上对应所述缓冲层的沟道区制作光阻层，利用一道黄光先图案化蚀刻所述栅极金属层，再图案化蚀刻所述栅极绝缘层；
制作所述氧化物半导体层的导体区以及还原金属层，在所述光阻层、所述缓冲层以及所述氧化物半导体层两端的部分区域上制作一层铝金属层，且所述还原金属层与所述栅极绝缘层间隔设置，并剥离所述光阻层以及所述光阻层上的铝金属层，再通过退火处理的方式使得所述还原金属层还原所述氧化物半导体层形成所述导体区以及所述还原金属层；
制作层间绝缘层，在所述还原金属层、所述栅极金属层及所述栅极绝缘层上制作层间绝缘层；
制作源漏极金属层，在所述层间绝缘层上制作源漏极金属层，所述源漏极金属层与所述导体区电连接；以及
制作钝化层，在所述源漏极金属层上制作钝化层。
9.据权利要求8所述的阵列基板的制作方法，其特征在于，所述制作源漏极金属层步骤包括：
制作过孔步骤，在所述层间绝缘层上的制作第一过孔以及第二过孔，所述第一过孔以及所述第二过孔的孔底为所述氧化物半导体层的导体区；
制作源电极和漏电极，在所述层间绝缘层上制作一层金属膜填充所述第一过孔及所述第二过孔，并图案化处理形成所述源电极和漏电极。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，所述制作过孔步骤还包括在所述层间绝缘层上的制作第三过孔，所述第三过孔依次贯穿所述层间绝缘层、所述还原金属层以及所述缓冲层，所述第三过孔的孔底为所述遮光层；
所述漏电极还穿过所述第三过孔与所述遮光层电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911182488.3A CN110797355A (zh) | 2019-11-27 | 2019-11-27 | 一种阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911182488.3A CN110797355A (zh) | 2019-11-27 | 2019-11-27 | 一种阵列基板及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110797355A true CN110797355A (zh) | 2020-02-14 |
Family
ID=69446375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911182488.3A Pending CN110797355A (zh) | 2019-11-27 | 2019-11-27 | 一种阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110797355A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111739897A (zh) * | 2020-07-14 | 2020-10-02 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN112420741A (zh) * | 2020-11-05 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN112599568A (zh) * | 2020-12-03 | 2021-04-02 | 福建华佳彩有限公司 | 一种激光切割的面板结构及其制备方法 |
| CN113192985A (zh) * | 2021-04-23 | 2021-07-30 | 武汉华星光电技术有限公司 | Tft基板及其制备方法、显示面板和显示装置 |
| CN114203787A (zh) * | 2021-12-10 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
| US11675237B2 (en) | 2020-08-21 | 2023-06-13 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Array substrate and method for manufacturing the same, display panel and display device |
| WO2023197368A1 (zh) * | 2022-04-14 | 2023-10-19 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示面板 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1489189A (zh) * | 2002-09-04 | 2004-04-14 | Lg. ������Lcd��ʽ���� | 制造具有低温多晶硅的顶栅型薄膜晶体管的方法 |
| CN106024706A (zh) * | 2016-06-22 | 2016-10-12 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN106098560A (zh) * | 2016-06-22 | 2016-11-09 | 深圳市华星光电技术有限公司 | 顶栅型薄膜晶体管的制作方法 |
| CN106129086A (zh) * | 2016-07-21 | 2016-11-16 | 深圳市华星光电技术有限公司 | Tft基板及其制作方法 |
| CN106531782A (zh) * | 2016-11-21 | 2017-03-22 | 陕西师范大学 | 一种金属氧化物薄膜晶体管及其制备方法 |
| CN107799570A (zh) * | 2017-10-09 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
| CN109860107A (zh) * | 2019-01-31 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
| CN110071176A (zh) * | 2019-04-08 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 |
| CN110504212A (zh) * | 2019-08-12 | 2019-11-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
-
2019
- 2019-11-27 CN CN201911182488.3A patent/CN110797355A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1489189A (zh) * | 2002-09-04 | 2004-04-14 | Lg. ������Lcd��ʽ���� | 制造具有低温多晶硅的顶栅型薄膜晶体管的方法 |
| CN106024706A (zh) * | 2016-06-22 | 2016-10-12 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN106098560A (zh) * | 2016-06-22 | 2016-11-09 | 深圳市华星光电技术有限公司 | 顶栅型薄膜晶体管的制作方法 |
| CN106129086A (zh) * | 2016-07-21 | 2016-11-16 | 深圳市华星光电技术有限公司 | Tft基板及其制作方法 |
| CN106531782A (zh) * | 2016-11-21 | 2017-03-22 | 陕西师范大学 | 一种金属氧化物薄膜晶体管及其制备方法 |
| CN107799570A (zh) * | 2017-10-09 | 2018-03-13 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法 |
| CN109860107A (zh) * | 2019-01-31 | 2019-06-07 | 武汉华星光电半导体显示技术有限公司 | 阵列基板及其制作方法 |
| CN110071176A (zh) * | 2019-04-08 | 2019-07-30 | 深圳市华星光电半导体显示技术有限公司 | 顶栅自对准金属氧化物半导体tft及其制作方法、显示面板 |
| CN110504212A (zh) * | 2019-08-12 | 2019-11-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制作方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111739897A (zh) * | 2020-07-14 | 2020-10-02 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN111739897B (zh) * | 2020-07-14 | 2022-07-12 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| US11675237B2 (en) | 2020-08-21 | 2023-06-13 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Array substrate and method for manufacturing the same, display panel and display device |
| CN112420741A (zh) * | 2020-11-05 | 2021-02-26 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN112420741B (zh) * | 2020-11-05 | 2023-12-05 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN112599568A (zh) * | 2020-12-03 | 2021-04-02 | 福建华佳彩有限公司 | 一种激光切割的面板结构及其制备方法 |
| CN113192985A (zh) * | 2021-04-23 | 2021-07-30 | 武汉华星光电技术有限公司 | Tft基板及其制备方法、显示面板和显示装置 |
| CN114203787A (zh) * | 2021-12-10 | 2022-03-18 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
| WO2023197368A1 (zh) * | 2022-04-14 | 2023-10-19 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制作方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110797355A (zh) | 一种阵列基板及其制作方法 | |
| US9953969B2 (en) | Semiconductor power device having shielded gate structure and ESD clamp diode manufactured with less mask process | |
| JP2507567B2 (ja) | 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ | |
| JP2002299619A (ja) | 半導体装置およびその製造方法 | |
| KR960032731A (ko) | BiCMOS 반도체장치 및 그 제조방법 | |
| JPH05206451A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| JPH0883852A (ja) | 半導体素子及びその製造方法 | |
| US11367791B2 (en) | Thin film transistor and fabricating method thereof, array substrate and display device | |
| JP2951893B2 (ja) | 半導体素子のトランジスター製造方法 | |
| CN108010919B (zh) | 一种tft阵列基板及其制作方法、显示装置 | |
| KR100360416B1 (ko) | 높은 브레이크다운 전압을 갖는 전력용 반도체소자 및 그제조방법 | |
| JP2773221B2 (ja) | 半導体装置 | |
| CN112928127B (zh) | 阵列基板 | |
| CN114937701A (zh) | 阵列基板及其制作方法、显示面板 | |
| KR960036096A (ko) | 반도체장치 및 그 제조방법 | |
| CN110047848B (zh) | 一种阵列基板及其制备方法 | |
| EP1184908B1 (en) | Field effect transistor | |
| KR100235620B1 (ko) | 모스 트랜지스터 및 그의 제조방법 | |
| KR100235625B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0167669B1 (ko) | 반도체장치의 제조방법 | |
| KR0167662B1 (ko) | 반도체장치의 제조방법 | |
| JP2765142B2 (ja) | 半導体装置の製造方法 | |
| JP2826671B2 (ja) | ラテラル―ｄｍｏｓの製造方法 | |
| KR810000754B1 (ko) | 절연게이트형 전계효과 트랜지스터 | |
| KR100252767B1 (ko) | 반도체장치 및 그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200214 |